KR100646995B1 - Organic light emitting display having precharge function - Google Patents

Organic light emitting display having precharge function Download PDF

Info

Publication number
KR100646995B1
KR100646995B1 KR1020040043263A KR20040043263A KR100646995B1 KR 100646995 B1 KR100646995 B1 KR 100646995B1 KR 1020040043263 A KR1020040043263 A KR 1020040043263A KR 20040043263 A KR20040043263 A KR 20040043263A KR 100646995 B1 KR100646995 B1 KR 100646995B1
Authority
KR
South Korea
Prior art keywords
output data
line
scan
current
control signal
Prior art date
Application number
KR1020040043263A
Other languages
Korean (ko)
Other versions
KR20050117965A (en
Inventor
신동용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040043263A priority Critical patent/KR100646995B1/en
Publication of KR20050117965A publication Critical patent/KR20050117965A/en
Application granted granted Critical
Publication of KR100646995B1 publication Critical patent/KR100646995B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 유기 발광 표시장치(organic light emitting display)에 관한 것이다. 본 발명은 전달되는 출력데이터전류에 대응되는 화상을 표현하는 복수의 화소, 상기 복수의 화소에 주사신호를 전달하는 복수의 주사선, 상기 복수의 화소에 상기 출력데이터전류를 전달하는 복수의 출력데이터선, 상기 복수의 주사선에 상기 주사신호를 출력하는 주사 구동부, 복수의 역다중화 회로를 포함하는 역다중화부, 및 상기 역다중화부에 입력데이터전류를 출력하는 데이터 구동부를 포함하는 유기 발광 표시장치를 제공한다. 상기 역다중화 회로는 복수의 출력데이터선을 순차적으로 선택하여 선택된 출력데이터선에 상기 입력데이터전류를 전달하고 선택되지 아니한 출력데이터선에 소정의 프리차지 전압을 인가한다. 본 발명에 의한 유기 발광 표시장치는 문턱전압의 편차에도 불구하고 균일한 화면을 얻을 수 있는 전류 기입 방식의 화소 회로 및 데이터 구동부와 유기 발광 표시장치 패널 사이에 위치한 역다중화부를 사용하되, 데이터 기입에 소요되는 시간을 줄일 수 있다는 장점이 있다.The present invention relates to an organic light emitting display. The present invention provides a plurality of pixels representing an image corresponding to the output data current to be transmitted, a plurality of scan lines for transmitting a scan signal to the plurality of pixels, and a plurality of output data lines for transmitting the output data current to the plurality of pixels. And a scan driver for outputting the scan signal to the plurality of scan lines, a demultiplexer including a plurality of demultiplexing circuits, and a data driver for outputting an input data current to the demultiplexer. do. The demultiplexing circuit sequentially selects a plurality of output data lines to transfer the input data current to the selected output data lines and applies a predetermined precharge voltage to the unselected output data lines. The organic light emitting diode display according to the present invention uses a current write type pixel circuit and a demultiplexer positioned between the data driver and the organic light emitting diode display panel to obtain a uniform screen despite variations in threshold voltage. This has the advantage of reducing the time required.

유기 발광 표시장치(organic light emitting display), OLED, 프리차지(precharge), 역다중화부(demultiplexer).Organic light emitting displays, OLEDs, precharges, demultiplexers.

Description

프리차지 기능을 가진 유기 발광 표시 장치 및 역다중화부 {Organic light emitting display having precharge function} Organic light emitting display having precharge function and demultiplexer {Organic light emitting display having precharge function}             

도 1은 종래기술에 의한 능동 매트릭스 방식의 n×m 유기 발광 표시장치를 도시한 도면이다. 1 is a diagram illustrating an n × m organic light emitting display device of an active matrix type according to the prior art.

도 2는 도 1의 유기 발광 표시장치에 채용된 화소의 회로도이다. FIG. 2 is a circuit diagram of a pixel employed in the OLED display of FIG. 1.

도 3은 본 발명의 제 1 실시예에 의한 n×2m 능동 매트릭스 방식의 유기 발광 표시장치의 회로도이다.3 is a circuit diagram of an n × 2m active matrix type organic light emitting diode display according to a first exemplary embodiment of the present invention.

도 4는 도 3의 유기 발광 표시장치에 채용된 화소의 회로도이다.4 is a circuit diagram of a pixel employed in the OLED display of FIG. 3.

도 5는 도 4의 화소 회로를 구동하기 위한 신호가 시간에 따라 도시된 신호도이다. FIG. 5 is a signal diagram illustrating a signal for driving the pixel circuit of FIG. 4 over time. FIG.

도 6은 도 3의 유기 발광 표시장치에 채용된 화소의 다른 일례를 나타내는 회로도이다.6 is a circuit diagram illustrating another example of a pixel employed in the organic light emitting diode display of FIG. 3.

도 7은 도 6의 화소 회로를 구동하기 위한 신호가 시간에 따라 도시된 신호도이다. FIG. 7 is a signal diagram illustrating a signal for driving the pixel circuit of FIG. 6 over time.

도 8은 도 3의 유기 발광 표시장치에 채용된 역다중화부의 회로의 제 1 예를 나타내는 도면이다. 8 is a diagram illustrating a first example of a circuit of a demultiplexer employed in the organic light emitting diode display of FIG. 3.

도 9는 도 8의 역다중화 회로의 입출력 신호 및 도 3의 제 1 주사신호가 시간에 따라 도시된 신호도이다. 9 is a signal diagram illustrating an input / output signal of the demultiplexing circuit of FIG. 8 and a first scan signal of FIG. 3 according to time.

도 10 및 11은 도 9에 표현된 신호에 의하여 동작하는 유기 발광 표시장치의 홀수번째 프레임 및 짝수번째 프레임에서의 각 화소의 점멸 상태가 도시된 도면이다. 10 and 11 are diagrams illustrating flashing states of pixels in odd and even frames of an organic light emitting diode display operating according to a signal represented in FIG. 9.

도 12는 도 3의 유기 발광 표시장치에 채용된 역다중화부의 회로의 제 2 예를 나타내는 도면이다. FIG. 12 is a diagram illustrating a second example of a circuit of a demultiplexer employed in the OLED display of FIG. 3.

도 13은 유기 발광 표시장치 패널에서 이전 행에 위치한 화소의 계조 레벨 및 해당 행에 위치한 화소의 계조 레벨에 따른 데이터 기입시간을 나타낸 그래프이다. FIG. 13 is a graph illustrating data writing time according to a gray level of a pixel located in a previous row and a gray level of a pixel located in a corresponding row in an organic light emitting display panel.

본 발명은 유기 발광 표시장치(organic light emitting display)에 관한 것이다. 특히 전류기입 방식의 화소의 데이터 기입시간을 줄인 유기 발광 표시장치에 관한 것이다.The present invention relates to an organic light emitting display. In particular, the present invention relates to an organic light emitting display device having reduced data writing time of a pixel of a current writing method.

유기 발광 표시장치는 유기물 박막에 음극과 양극을 통하여 주입된 전자와 정공이 재결합(recombination)하여 여기자(exciton)을 형성하고 형성된 여기자로부 터 특정한 파장의 빛이 발생되는 현상을 이용한 표시장치이다. 유기 발광 표시장치는 자체 발광소자를 이용하여 구성되므로 LCD(liquid crystal display)와 달리 별도의 광원을 필요로 하지 않는다는 특징을 가지고 있다. 또한, 유기 발광 표시장치를 구성하는 유기 발광 소자의 휘도는 유기 발광 소자에 흐르는 전류량에 의하여 제어된다는 특징을 가지고 있다. The organic light emitting display is a display device using a phenomenon in which electrons and holes injected through a cathode and an anode are recombined in an organic thin film to form excitons, and light of a specific wavelength is generated from the formed excitons. Since the organic light emitting diode display is configured using a self-light emitting device, it does not require a separate light source, unlike a liquid crystal display (LCD). In addition, the luminance of the organic light emitting diode constituting the organic light emitting diode display is controlled by the amount of current flowing through the organic light emitting diode.

유기 발광 표시장치의 구동 방식으로는 수동 매트릭스 방식과 능동 매트릭스 방식이 있다. 이 중에서, 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는 방식이다. 수동 매트릭스 방식에 의한 유기 발광 표시장치는 그 구조가 단순하므로 구현이 용이한 반면에, 대화면 구현시 많은 전류량이 소모되고 각 발광 소자를 구동할 수 있는 시간이 줄어든다는 문제점이 있다. 능동 매트릭스 방식은 능동 소자를 이용하여 발광 소자에 흐르는 전류량을 제어하는 방식이다. 능동 소자로는 박막 트랜지스터(thin film transistor, 이하 TFT라 함)가 주로 사용된다. 능동 매트릭스 방식은 다소 복잡하나 전류 소모량이 적고 발광 시간이 길어진다는 장점이 있다. As the driving method of the organic light emitting diode display, there are a passive matrix method and an active matrix method. Among these, the passive matrix method is a method in which the anode and the cathode are formed to be orthogonal and the lines are selected and driven. While the organic light emitting display device using the passive matrix method is simple in its structure, it is easy to implement, while the large screen consumes a large amount of current and there is a problem in that the time for driving each light emitting device is reduced. The active matrix method is a method of controlling the amount of current flowing through the light emitting device using the active device. As an active element, a thin film transistor (hereinafter referred to as TFT) is mainly used. The active matrix method is somewhat complicated but has the advantage of low current consumption and long light emission time.

이하 도 1 및 2를 참조하여 종래기술에 의한 유기 발광 표시장치를 설명한다. Hereinafter, an organic light emitting diode display according to the related art will be described with reference to FIGS. 1 and 2.

도 1은 종래기술에 의한 능동 매트릭스 방식의 n×m 유기 발광 표시장치를 도시한 도면이다. 1 is a diagram illustrating an n × m organic light emitting display device of an active matrix type according to the prior art.

도 1을 참조하면, 유기 발광 표시장치는 유기 발광 표시장치 패널(11), 주사 구동부(scan driver)(12) 및 데이터 구동부(data driver)(13)를 포함한다. 유기 발광 표시장치 패널(11)은 n×m개의 화소(14), 가로 방향으로 형성된 n개의 주사선(SCAN[1], SCAN[2], ... SCAN[n]) 및 세로 방향으로 형성된 m개의 데이터선(DATA[1], DATA[2], ... DATA[m])을 포함한다. 주사선(SCAN1)은 주사신호를 화소(14)에 전달한다. 데이터선(DATA)은 데이터전압을 화소(14)에 전달한다. 주사 구동부(22)는 주사선(SCAN)에 주사신호를 인가한다. 데이터 구동부(23)는 데이터선(DATA)에 데이터전압을 인가한다.Referring to FIG. 1, the organic light emitting diode display includes an organic light emitting diode display panel 11, a scan driver 12, and a data driver 13. The organic light emitting display panel 11 includes n x m pixels 14, n scan lines SCAN [1], SCAN [2], ... SCAN [n] formed in the horizontal direction, and m formed in the vertical direction. Data lines DATA [1], DATA [2], ... DATA [m]. The scan line SCAN1 transmits a scan signal to the pixel 14. The data line DATA transfers the data voltage to the pixel 14. The scan driver 22 applies a scan signal to the scan line SCAN. The data driver 23 applies a data voltage to the data line DATA.

도 2는 도 1의 유기 발광 표시장치에 채용된 화소의 회로도이다. FIG. 2 is a circuit diagram of a pixel employed in the OLED display of FIG. 1.

도 2를 참조하면, 유기 발광 표시장치의 화소는 유기 발광 소자(OLED), 구동 트랜지스터(MD), 캐패시터(C) 및 스위칭 트랜지스터(MS)를 포함한다. 구동 트랜지스터(MD)는 캐패시터의 양단자 사이에 걸린 전압에 대응하는 전류를 유기 발광 표시장치에 공급한다. 캐패시터(C)는 구동 트랜지스터(MD)의 소오스와 게이트 사이에 연결되어, 스위칭 트랜지스터(MS)를 통해 인가되는 데이터 전압을 일정 기간 유지한다. 이와 같은 구성으로 인하여, 먼저 스위칭 트랜지스터(MS)의 게이트에 인가되는 주사 신호에 의하여 스위칭 트랜지스터(MS)가 온 되면, 데이터선을 통해 인가된 데이터 전압이 캐패시터(C)에 저장된다. 이후 스위칭 트랜지스터(MS)가 오프되면, 캐패시터(C)에 저장된 데이터 전압에 대응되는 전류가 구동 트랜지스터(MD)를 통해 유기 발광 소자(OLED)에 흘러 발광이 이루어진다. Referring to FIG. 2, a pixel of an organic light emitting diode display includes an organic light emitting diode OLED, a driving transistor MD, a capacitor C, and a switching transistor MS. The driving transistor MD supplies a current corresponding to the voltage applied between both terminals of the capacitor to the organic light emitting display. The capacitor C is connected between the source and the gate of the driving transistor MD to maintain a data voltage applied through the switching transistor MS for a predetermined time. Due to this configuration, when the switching transistor MS is first turned on by the scan signal applied to the gate of the switching transistor MS, the data voltage applied through the data line is stored in the capacitor C. Thereafter, when the switching transistor MS is turned off, a current corresponding to the data voltage stored in the capacitor C flows through the driving transistor MD to the organic light emitting diode OLED to emit light.

이때, 유기 발광 소자에 흐르는 전류는 수학식 1과 같다. At this time, the current flowing through the organic light emitting device is represented by Equation 1.

IOLED = ID =(β/2)(VGS-VTH)2 = (β/2)(VDD -VDATA-|VTH|)2 I OLED = I D = (β / 2) (V GS -V TH ) 2 = (β / 2) (V DD -V DATA- | V TH |) 2

여기서, IOLED는 유기 발광 소자(OLED)에 흐르는 전류, ID는 구동 트랜지스터의 소우스에서 드레인방향으로 흐르는 전류, VGS는 구동 트랜지스터(MD)의 게이트와 소오스 사이의 전압 VTH는 구동 트랜지스터(MD)의 문턱 전압, VDD는 전원 전압, V DATA는 데이터 전압, β는 이득 계수(gain factor)를 나타낸다. Here, I OLED is a current flowing through the OLED, I D is a current flowing from the source to the drain of the driving transistor, V GS is a voltage V TH between the gate and the source of the driving transistor MD is the driving transistor. The threshold voltage of (MD), V DD is a power supply voltage, V DATA is a data voltage, and β is a gain factor.

상술한 종래기술에 의한 유기 발광 표시장치는 데이터 구동부(13)가 직접 픽셀의 데이터선(DATA)에 연결되어 있다. 따라서, 데이터선(DATA)의 수가 늘어나면 데이터 구동부(13)의 복잡도가 데이터선(DATA)의 수에 비례하여 증가하게 된다. 또한, 데이터 구동부(13)가 유기 발광 표시장치 패널(11)과는 별도의 칩으로 구현되는 경우에는 데이터선(DATA)의 수가 늘면 데이터 구동부(13)의 핀 수와 데이터 구동부(13)와 유기 발광 표시장치 패널(11)을 접속시키는 배선의 수가 늘어야 한다. 이는 많은 비용과 공간을 소모한다는 문제점이 있다. In the above-described organic light emitting diode display, the data driver 13 is directly connected to the data line DATA of the pixel. Therefore, as the number of data lines DATA increases, the complexity of the data driver 13 increases in proportion to the number of data lines DATA. In addition, when the data driver 13 is implemented as a chip separate from the organic light emitting display panel 11, when the number of data lines DATA increases, the number of pins of the data driver 13 and the data driver 13 and the organic light emitting diode are increased. The number of wirings connecting the light emitting display panel 11 should increase. This is a problem that consumes a lot of cost and space.

또한, 종래기술에 의한 유기 발광 표시장치에 채용된 화소는 인가되는 데이터전압에 대응하는 전류가 유기 발광 소자(OLED)에 공급되고, 유기 발광 소자(OLED)에 공급되는 전류에 대응하여 유기 발광 소자(OLED)가 발광하는 방식으로 동작하는데, 제조 공정의 불균일성에 의해 생기는 구동 트랜지스터(MD)의 문턱전압(VTH)의 편차로 인하여 균일한 밝기의 화면을 얻기 어려운 문제점이 있다. 즉, 동일한 데이터전압이 공급되는 경우에도, 유기 발광 표시장치를 구성하는 일부 화소들은 낮은 문턱전압의 절대값(|VTH|)을 가지므로 밝은 빛을 발광하게 되고, 다른 화소들은 높은 문턱전압의 절대값(|VTH|)을 가지므로 어두운 빛을 발광하게 되므로, 화면의 밝기가 균일하지 아니하게 된다. In addition, in the pixel employed in the organic light emitting diode display according to the related art, a current corresponding to an applied data voltage is supplied to the organic light emitting diode OLED, and the organic light emitting diode corresponds to a current supplied to the organic light emitting diode OLED. The OLED operates in the manner of emitting light, and there is a problem in that it is difficult to obtain a uniform brightness screen due to the variation in the threshold voltage V TH of the driving transistor MD caused by the nonuniformity of the manufacturing process. That is, even when the same data voltage is supplied, some pixels constituting the organic light emitting display have a low threshold voltage (| V TH |) and emit bright light, and the other pixels emit light of high threshold voltage. Since the absolute value (| V TH |) emits dark light, the brightness of the screen is not uniform.

따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 문턱전압의 편차에도 불구하고 균일한 화면을 얻을 수 있는 전류 기입 방식의 화소 회로 및 데이터 구동부와 유기 발광 표시장치 패널 사이에 위치한 역다중화부를 포함하되, 데이터 기입에 소요되는 시간을 줄인 유기 발광 표시장치를 제공하는데 있다.
Accordingly, an object of the present invention is to solve the above-described problem, and an object of the present invention is to provide a current display method between a pixel circuit and a data driver and an organic light emitting diode display panel in which a uniform screen can be obtained despite variation in threshold voltage. SUMMARY An organic light emitting display device including a demultiplexer located in a short position and reducing the time required for data writing is provided.

상술한 목적을 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면은 전달되는 출력데이터전류에 대응되는 화상을 표현하는 복수의 화소, 상기 복수의 화소에 주사신호를 전달하는 복수의 주사선, 상기 복수의 화소에 상기 출력데이터전류를 전달하는 복수의 출력데이터선, 상기 복수의 주사선에 상기 주사신호를 출력하는 주사 구동부, 복수의 역다중화 회로를 포함하는 역다중화부, 및 상기 역다중화부에 입력데이터전류를 출력하는 데이터 구동부를 포함하는 유기 발광 표시장치 를 제공한다. 상기 역다중화 회로는 복수의 출력데이터선을 순차적으로 선택하여 선택된 출력데이터선에 상기 입력데이터전류를 전달하고 선택되지 아니한 출력데이터선에 소정의 프리차지 전압을 인가한다.As a technical means for achieving the above object, a first aspect of the present invention is a plurality of pixels representing an image corresponding to the output data current to be transmitted, a plurality of scan lines for transmitting a scan signal to the plurality of pixels, the plurality of A plurality of output data lines for transmitting the output data current to a pixel of the pixel, a scan driver for outputting the scan signals to the plurality of scan lines, a demultiplexer including a plurality of demultiplexing circuits, and input data to the demultiplexer An organic light emitting display device including a data driver to output a current is provided. The demultiplexing circuit sequentially selects a plurality of output data lines to transfer the input data current to the selected output data lines and applies a predetermined precharge voltage to the unselected output data lines.

이하, 도 3 내지 11을 참조하여 본 발명의 제 1 실시예에 의한 유기 발광 표시장치를 설명한다. Hereinafter, the organic light emitting diode display according to the first exemplary embodiment will be described with reference to FIGS. 3 to 11.

도 3은 본 발명의 제 1 실시예에 의한 n×2m 능동 매트릭스 방식의 유기 발광 표시장치의 회로도이다.3 is a circuit diagram of an n × 2m active matrix type organic light emitting diode display according to a first exemplary embodiment of the present invention.

도 3을 참조하면, 유기 발광 표시장치는 유기 발광 표시장치 패널(21), 주사 구동부(scan driver)(22), 데이터 구동부(data driver)(23) 및 역다중화부(demultiplexer)(24)를 포함한다.Referring to FIG. 3, the organic light emitting diode display includes an organic light emitting diode display panel 21, a scan driver 22, a data driver 23, and a demultiplexer 24. Include.

유기 발광 표시장치 패널(21)은 n×2m개의 화소(25), 가로 방향으로 형성된 n개의 제 1 주사선(SCAN1[1], SCAN1[2], ... SCAN1[n])과 n개의 제 2 주사선(SCAN2[1], SCAN2[2], ... SCAN2[n]), 및 세로 방향으로 형성된 2m개의 출력데이터선(Dout1[1], Dout2[1], ... Dout1[m], Dout2[m])을 포함한다. 제 1 및 2 주사선(SCAN1, SCAN2)은 제 1 및 2 주사신호를 화소(25)에 전달한다. 출력데이터선(Dout1, Dout2)은 출력 데이터전류를 화소(25)에 전달한다. 화소(25)는 전류 기입방식으로 동작한다. 구체적으로, 선택 기간동안 출력데이터선(Dout1, Dout2)에 흐르는 전류에 대응하는 전압을 캐패시터(미도시)에 기록하였다가, 발광 기간동안 상기 캐패시터의 전압에 대응하는 전류를 유기 발광 소자(미도시)에 공급하는 방식으로 동작한다. The organic light emitting display panel 21 includes n x 2m pixels 25, n first scanning lines SCAN1 [1], SCAN1 [2], ... SCAN1 [n] and n-th pixels formed in the horizontal direction. 2 scanning lines SCAN2 [1], SCAN2 [2], ... SCAN2 [n], and 2m output data lines Dout1 [1], Dout2 [1], ... Dout1 [m] formed in the longitudinal direction. , Dout2 [m]). The first and second scan lines SCAN1 and SCAN2 transfer the first and second scan signals to the pixel 25. The output data lines Dout1 and Dout2 transfer the output data current to the pixel 25. The pixel 25 operates in a current write method. Specifically, the voltage corresponding to the current flowing in the output data lines Dout1 and Dout2 is written in the capacitor (not shown) during the selection period, and the current corresponding to the voltage of the capacitor is output during the light emission period (not shown). It works by supplying

주사 구동부(22)는 제 1 및 2 주사선(SCAN1, SCAN2)에 제 1 및 2 주사신호를 인가한다. The scan driver 22 applies the first and second scan signals to the first and second scan lines SCAN1 and SCAN2.

데이터 구동부(23)는 m개의 입력데이터선(Din[1], Din[2], ... Din[m])에 입력데이터전류를 전달한다.The data driver 23 transfers the input data current to the m input data lines Din [1], Din [2], ... Din [m].

역다중화부(24)는 입력데이터전류를 전달받고, 이를 역다중화한 출력데이터전류를 2m개의 출력데이터선(Dout1[1], Dout2[1], ... Dout1[m], Dout2[m])으로 전달한다. 역다중화부(24)는 m개의 역다중화 회로(미도시)를 가진다. 도면에 표현된 역다중화 회로는 1:2 역다중화 회로이므로, 1개의 입력데이터선(Din)으로 전달된 입력데이터전류가 역다중화되어 2개의 출력데이터선(Dout1, Dout2)으로 전달된다. 역다중화 회로는 1:3 및 1:4 역다중화 회로 등 다양한 역다중화 회로가 사용 가능하다. The demultiplexer 24 receives the input data current and outputs the output data current obtained by demultiplexing the 2m output data lines Dout1 [1], Dout2 [1], ... Dout1 [m] and Dout2 [m]. ). The demultiplexer 24 has m demultiplexing circuits (not shown). Since the demultiplexing circuit shown in the drawing is a 1: 2 demultiplexing circuit, the input data current delivered to one input data line Din is demultiplexed and transferred to two output data lines Dout1 and Dout2. As the demultiplexing circuit, various demultiplexing circuits such as 1: 3 and 1: 4 demultiplexing circuits can be used.

주사 구동부(22), 데이터 구동부(23) 및 역다중화부(24) 각각은 유기 발광 표시장치 패널(21)이 위치한 유리 등을 소재로 하는 기판(미도시)에 위치할 수도 있으며, 집적회로 소자에 위치할 수도 있다. Each of the scan driver 22, the data driver 23, and the demultiplexer 24 may be located on a substrate (not shown) made of glass or the like on which the organic light emitting diode display panel 21 is disposed. It can also be located at.

이와 같이, 본 발명의 제 1 실시예에 의한 유기 발광 표시장치는 역다중화부(24)를 유기 발광 표시장치 패널(21)과 데이터 구동부(23) 사이에 배치함으로써, 작은 수의 출력을 가지는 데이터 구동부(23)를 사용하여 많은 열을 가지는 유기 발광 표시장치 패널(21)을 구동할 수 있다. 따라서, 데이터 구동부(23)의 복잡도 및 입력데이터선(Din)의 수가 감소되어 비용과 공간이 절감된다. As described above, in the organic light emitting diode display according to the first exemplary embodiment of the present invention, the demultiplexer 24 is disposed between the organic light emitting diode display panel 21 and the data driver 23 so that data having a small number of outputs can be obtained. The driving unit 23 may be used to drive the organic light emitting display panel 21 having many rows. Therefore, the complexity of the data driver 23 and the number of input data lines Din are reduced, thereby reducing cost and space.

도 4는 도 3의 유기 발광 표시장치에 채용된 화소의 회로도의 일례이다. 도면에 표현된 화소는 전류 기입 방식으로 동작하는 화소 중 하나이다.4 is an example of a circuit diagram of a pixel employed in the OLED display of FIG. 3. The pixel represented in the figure is one of the pixels operating in the current writing method.

도 4를 참조하면, 화소는 유기 발광 소자(OLED) 및 화소 회로를 포함한다. 화소 회로는 구동 트랜지스터(MD), 제 1 내지 3 스위칭 트랜지스터(MS1, MS2, MS3) 및 캐패시터(C)를 포함한다. 구동 트랜지스터(MD) 및 제 1 내지 3 스위칭 트랜지스터(MS1, MS2, MS3)는 각자 게이트, 소오스 및 드레인을 가진다. 캐패시터(C)는 제 1 단자 및 제 2 단자를 가진다. Referring to FIG. 4, a pixel includes an organic light emitting diode OLED and a pixel circuit. The pixel circuit includes a driving transistor MD, first to third switching transistors MS1, MS2, and MS3, and a capacitor C. The driving transistor MD and the first to third switching transistors MS1, MS2, and MS3 each have a gate, a source, and a drain. Capacitor C has a first terminal and a second terminal.

제 1 스위칭 트랜지스터(MS1)의 게이트는 제 1 주사선(SCAN1)에 접속되고 소오스는 제 1 노드(N1)에 접속되고 드레인은 출력데이터선(Dout)에 접속된다. 제 1 스위칭 트랜지스터(MS1)는 제 1 주사선(SCAN1)에 인가되는 제 1 주사신호에 응답하여 캐패시터(C)에 전하를 충전하는 기능을 수행한다. The gate of the first switching transistor MS1 is connected to the first scan line SCAN1, the source is connected to the first node N1, and the drain is connected to the output data line Dout. The first switching transistor MS1 charges the capacitor C in response to the first scan signal applied to the first scan line SCAN1.

제 2 스위칭 트랜지스터(MS2)의 게이트는 제 1 주사선(SCAN1)에 접속되고 소오스는 제 2 노드(N2)에 접속되고 드레인은 출력데이터선(Dout)에 접속된다. 제 2 스위칭 트랜지스터(MS2)는 제 1 주사선(SCAN1)에 인가되는 제 1 주사신호에 응답하여 출력데이터선(Dout)에 흐르는 출력데이터전류(IDout)를 구동 트랜지스터(MD)에 전달하는 기능을 수행한다. The gate of the second switching transistor MS2 is connected to the first scan line SCAN1, the source is connected to the second node N2, and the drain is connected to the output data line Dout. The second switching transistor MS2 transfers the output data current I Dout flowing through the output data line Dout to the driving transistor MD in response to the first scan signal applied to the first scan line SCAN1. Perform.

제 3 스위칭 트랜지스터(MS3)의 게이트는 제 2 주사선(SCAN2)에 접속되고 소 오스는 제 2 노드(N2)에 접속되고 드레인은 유기 발광 소자(OLED)에 접속된다. 제 3 스위칭 트랜지스터(MS3)는 제 2 주사선(SCAN2)에 인가되는 제 2 주사신호에 응답하여 구동 트랜지스터(MD)에 흐르는 전류를 유기 발광 소자(OLED)에 공급하는 기능을 수행한다.The gate of the third switching transistor MS3 is connected to the second scan line SCAN2, the source is connected to the second node N2, and the drain thereof is connected to the organic light emitting diode OLED. The third switching transistor MS3 supplies a current flowing to the driving transistor MD to the organic light emitting diode OLED in response to the second scan signal applied to the second scan line SCAN2.

캐패시터(C)의 제 1 단자에는 전원전압(VDD)이 인가되고, 제 2 단자는 제 1 노드(N1)에 접속된다. 캐패시터(C)는 제 1 및 2 스위칭 트랜지스터(MS1, MS2)가 온 상태인 기간에 구동 트랜지스터(MD)에 흐르는 출력데이터전류(IDout)에 대응하는 게이트 소오스간 전압(VGS)에 해당하는 전하량을 충전하고, 제 1 및 2 스위칭 트랜지스터(MS1, MS2)가 오프 상태인 기간동안에 상기 전압을 유지하는 기능을 수행한다.The power supply voltage VDD is applied to the first terminal of the capacitor C, and the second terminal is connected to the first node N1. The capacitor C corresponds to the gate-source voltage V GS corresponding to the output data current I Dout flowing in the driving transistor MD during the period when the first and second switching transistors MS1 and MS2 are on. The charge amount is charged, and the first and second switching transistors MS1 and MS2 maintain the voltage during the off period.

구동 트랜지스터(MD)의 게이트는 제 1 노드(N1)에 접속되고, 소오스에는 전원전압이 인가되고, 드레인은 제 2 노드(N2)에 접속된다. 구동 트랜지스터(MD)는 제 3 스위칭 트랜지스터(MS3)가 온 상태인 기간동안에 캐패시터의 제 1 단자와 제 2 단자 사이에 걸린 전압에 대응하는 전류를 유기 발광 소자(OLED)에 공급하는 기능을 수행한다. A gate of the driving transistor MD is connected to the first node N1, a power supply voltage is applied to the source, and a drain thereof is connected to the second node N2. The driving transistor MD performs a function of supplying a current corresponding to the voltage applied between the first terminal and the second terminal of the capacitor to the organic light emitting diode OLED while the third switching transistor MS3 is in an on state. .

도 5는 도 4의 화소 회로를 구동하기 위한 신호를 시간에 따라 표현한 신호도이다. 도 5에는 제 1 및 2 주사신호(scan1, scan2)가 표현되어 있다. FIG. 5 is a signal diagram of a signal for driving the pixel circuit of FIG. 4 according to time. 5, the first and second scan signals scan1 and scan2 are represented.

도 4 및 5를 참조하여 화소 회로의 동작을 설명하면, 제 1 주사신호(scan1)가 로우(low)이고, 제 2 주사신호(scan2)가 하이(high)인 선택 기간에는 제 1 및 2 스위칭 트랜지스터(MS1, MS2)가 온(on) 상태가 되고, 제 3 스위칭 트랜지스터(MS3)는 오프(off) 상태가 된다. 이 기간에 출력데이터선(Dout)에 흐르는 출력데이터전류(IDout)가 구동 트랜지스터(MD)에 전달된다. 수학식 2에 의하여 구동 트랜지스터(MD)의 게이트 및 소오스 사이의 전압(VGS)이 결정되고, 게이트 및 소오스 사이의 전압(VGS)에 상응하는 전하가 캐패시터(C)에 충전된다. Referring to FIGS. 4 and 5, the operation of the pixel circuit will be described. In the selection period in which the first scan signal scan1 is low and the second scan signal scan2 is high, the first and second switching are performed. Transistors MS1 and MS2 are turned on, and third switching transistor MS3 is turned off. In this period, the output data current I Dout flowing through the output data line Dout is transferred to the driving transistor MD. The voltage V GS between the gate and the source of the driving transistor MD is determined by Equation 2, and a charge corresponding to the voltage V GS between the gate and the source is charged in the capacitor C.

ID = IDout =(β/2)(VGS-VTH)2 I D = I Dout = (β / 2) (V GS -V TH ) 2

제 1 주사신호(scan1)가 하이이고, 제 2 주사신호(scan2)가 로우인 발광 기간에는 제 3 스위칭 트랜지스터(MS3)가 온 상태가 되고, 제 1 및 2 스위칭 트랜지스터(MS1, MS2)는 오프 상태가 된다. 선택 기간동안 캐패시터(C)에 충전된 전하가 발광 기간동안 유지되므로, 선택 기간에 정해진 캐패시터(C)의 제 1 단자와 제 2 단자 사이의 전압 즉 구동 트랜지스터(MD)의 게이트와 소오스 사이의 전압이 발광 기간동안 유지된다. 구동 트랜지스터(MD)에 흐르는 전류(ID)는 수학식 2에 표현된 바와 같이 소오스와 드레인 사이의 전압(VGS)에 의하여 결정되므로, 선택 기간에 구동 트랜지스터에 흐르는 출력데이터전류(IDout)가 발광 기간동안에도 구동 트랜지스터(MD)에 흐르게 된다. 따라서, 유기 발광 소자(OLED)에 흐르는 전류 IOLED는 수학식 3과 같다. In the light emission period when the first scan signal scan1 is high and the second scan signal scan2 is low, the third switching transistor MS3 is turned on, and the first and second switching transistors MS1 and MS2 are turned off. It becomes a state. Since the charge charged in the capacitor C is maintained during the light emitting period during the selection period, the voltage between the first and second terminals of the capacitor C determined in the selection period, that is, the voltage between the gate and the source of the driving transistor MD in the selection period. This is maintained during the light emission period. Since the current I D flowing in the driving transistor MD is determined by the voltage V GS between the source and the drain as represented in Equation 2, the output data current I Dout flowing in the driving transistor in the selection period. Flows to the driving transistor MD even during the light emission period. Therefore, the current I OLED flowing in the organic light emitting diode OLED is represented by Equation 3 below.

IOLED = ID = IDout I OLED = I D = I Dout

상기 수학식 3에 표현된 바와 같이, 도 4에 표현된 화소의 유기 발광 소자(OLED)에 흐르는 전류(IOLED)는 출력데이터전류(IDout)와 같으므로, 유기 발광 소자(OLED)에 흐르는 전류(IOLED)는 구동 트랜지스터(MD)의 문턱전압에 영향을 받지 않는다. 즉, 상기의 화소 회로를 사용하면, 구동 트랜지스터(MD)의 문턱전압의 영향을 받지 않으므로, 화소간의 휘도 불균일성 문제가 개선된 유기 발광 표시장치를 구현할 수 있다. As represented by Equation 3, the current I OLED flowing in the organic light emitting diode OLED of the pixel illustrated in FIG. 4 is the same as the output data current I Dout , and thus, flows in the organic light emitting diode OLED. The current I OLED is not affected by the threshold voltage of the driving transistor MD. That is, when the pixel circuit is used, the organic light emitting diode display may have an improved luminance non-uniformity problem between pixels because the pixel voltage is not affected by the threshold voltage of the driving transistor MD.

그러나, 전류 기입 방식의 화소 회로는 출력데이터선(Dout)에 연결된 기생 캐패시터를 충방전하여야 하므로 데이터 기입에 많은 시간이 소요된다는 문제점이 있다. 구체적으로, 출력데이터전류(IDout)가 변화하면 이에 대응하여 제 1 노드(N1)의 전압이 변화하여야 하고, 제 1 노드(N1)의 전압이 변화하기 위해서는 출력데이터선(Dout)의 전압이 변화하여야 하나, 출력데이터선(Dout)에는 기생 캐패시터가 연결되어 있으므로 이를 충방전하는데 많은 시간이 소요된다. 따라서, 출력데이터전류(IDout)에 대응하는 전압을 캐패시터가 저장하는데 소요되는 시간 즉 데이터 기입에 소요되는 시간이 길어진다. 이러한 현상은 출력데이터전류(IDout)의 변화량이 클수록, 기생 캐패시터가 클수록, 출력데이터전류(IDout)가 작을수록 더욱 심각하게 나타난다. However, the current write type pixel circuit has a problem in that data writing takes a long time since the parasitic capacitor connected to the output data line Dout needs to be charged and discharged. Specifically, when the output data current I Dout changes, the voltage of the first node N1 should change accordingly. In order for the voltage of the first node N1 to change, the voltage of the output data line Dout is changed. However, since the parasitic capacitor is connected to the output data line Dout, it takes a long time to charge and discharge it. Therefore, the time required for the capacitor to store the voltage corresponding to the output data current I Dout , that is, the time required for writing the data, becomes long. This phenomenon becomes more serious as the amount of change in the output data current I Dout increases, the larger the parasitic capacitor, and the smaller the output data current I Dout .

도 6은 도 3의 유기 발광 표시장치에 채용된 화소의 다른 일례를 나타내는 회로도이다.6 is a circuit diagram illustrating another example of a pixel employed in the organic light emitting diode display of FIG. 3.

도 6을 참조하면, 화소는 유기 발광 소자(OLED) 및 화소 회로를 포함한다. 화소 회로는 구동 트랜지스터(MD), 제 1 내지 3 스위칭 트랜지스터(MS1, MS2, MS3) 및 제 1 및 2 캐패시터(C1, C2)를 포함한다. 구동 트랜지스터(MD) 및 제 1 내지 3 스위칭 트랜지스터(MS1, MS2, MS3)는 각자 게이트, 소오스 및 드레인을 가진다. 제 1 및 2 캐패시터(C1, C2)는 각각 제 1 단자 및 제 2 단자를 가진다. Referring to FIG. 6, a pixel includes an organic light emitting element OLED and a pixel circuit. The pixel circuit includes a driving transistor MD, first to third switching transistors MS1, MS2, and MS3, and first and second capacitors C1 and C2. The driving transistor MD and the first to third switching transistors MS1, MS2, and MS3 each have a gate, a source, and a drain. The first and second capacitors C1 and C2 have a first terminal and a second terminal, respectively.

제 1 스위칭 트랜지스터(MS1)의 게이트는 제 1 주사선(SCAN1)에 접속되고 소오스는 제 1 노드(N1)에 접속되고 드레인은 출력데이터선(Dout)에 접속된다. 제 1 스위칭 트랜지스터(MS1)는 제 1 주사선(SCAN1)에 인가되는 제 1 주사신호에 응답하여 제 1 노드(N1)을 출력데이터선(Dout)에 접속시킴으로써, 구동 트랜지스터(MD)에 흐르는 전류에 대응하는 제 1 레벨의 전압이 제 1 캐패시터(C1)에 저장되도록 하는 기능을 수행한다. The gate of the first switching transistor MS1 is connected to the first scan line SCAN1, the source is connected to the first node N1, and the drain is connected to the output data line Dout. The first switching transistor MS1 connects the first node N1 to the output data line Dout in response to the first scan signal applied to the first scan line SCAN1, thereby preventing current flowing through the driving transistor MD. A function of causing a voltage of a corresponding first level to be stored in the first capacitor C1.

제 2 스위칭 트랜지스터(MS2)의 게이트는 제 1 주사선(SCAN1)에 접속되고 소오스는 제 2 노드(N2)에 접속되고 드레인은 출력데이터선(Dout)에 접속된다. 제 2 스위칭 트랜지스터(MS2)는 제 1 주사선(SCAN1)에 인가되는 제 1 주사신호에 응답하 여 출력데이터전류(IDout)를 구동 트랜지스터(MD)에 전달하는 기능을 수행한다. The gate of the second switching transistor MS2 is connected to the first scan line SCAN1, the source is connected to the second node N2, and the drain is connected to the output data line Dout. The second switching transistor MS2 transfers the output data current I Dout to the driving transistor MD in response to the first scan signal applied to the first scan line SCAN1.

제 3 스위칭 트랜지스터(MS3)의 게이트는 제 3 주사선(SCAN3)에 접속되고 소오스는 제 2 노드(N2)에 접속되고 드레인은 유기 발광 소자(OLED)에 접속된다. 제 3 스위칭 트랜지스터(MS3)는 제 3 주사선(SCAN3)에 인가되는 제 3 주사신호에 응답하여 구동 트랜지스터(MD)에 흐르는 전류를 유기 발광 소자(OLED)에 공급하는 기능을 수행한다.The gate of the third switching transistor MS3 is connected to the third scan line SCAN3, the source is connected to the second node N2, and the drain is connected to the organic light emitting diode OLED. The third switching transistor MS3 performs a function of supplying a current flowing through the driving transistor MD to the organic light emitting diode OLED in response to the third scan signal applied to the third scan line SCAN3.

제 1 캐패시터(C1)의 제 1 단자에는 전원전압(VDD)이 인가되고, 제 2 단자는 제 1 노드(N1)에 접속된다. 제 1 캐패시터(C1)는 제 1 및 2 스위칭 트랜지스터(MS1, MS2)가 온 상태인 기간에 구동 트랜지스터(MD)에 흐르는 출력데이터전류(IDout)에 대응하는 게이트 소오스간 전압(VGS)에 해당하는 제 1 레벨의 전압을 저장하고, 제 1 및 2 스위칭 트랜지스터(MS1, MS2)가 오프 상태이고, 제 2 주사선(SCAN2)의 전압이 변화한 후에는 제 1 레벨의 전압에 제 2 주사선(SCAN2)의 전압 변화에 의한 영향을 반영한 전압인 제 2 레벨의 전압을 유지하는 기능을 수행한다.The power supply voltage VDD is applied to the first terminal of the first capacitor C1, and the second terminal is connected to the first node N1. The first capacitor C1 is applied to the gate source voltage V GS corresponding to the output data current I Dout flowing through the driving transistor MD during the period in which the first and second switching transistors MS1 and MS2 are turned on. After the voltage of the corresponding first level is stored, and the first and second switching transistors MS1 and MS2 are turned off and the voltage of the second scan line SCAN2 is changed, the second scan line is applied to the voltage of the first level. It maintains the voltage of the second level, which is a voltage reflecting the influence of the voltage change of the SCAN2).

제 2 캐패시터(C2)의 제 1 단자는 제 1 노드(N1)에 접속되고, 제 2 단자는 제 2 주사선(SCAN2)에 접속된다. 제 2 캐패시터(C2)는 제 1 캐패시터(C1)에 직렬연결되어, 제 1 및 2 스위칭 트랜지스터(MS1, MS2)가 오프 상태이고, 제 2 주사선(SCAN2)의 전압이 변화한 후에는 제 2 주사선(SCAN2)의 전압 변화량을 전압 분배하여 제 1 캐패시터(C1)로 전달하는 기능을 수행한다. The first terminal of the second capacitor C2 is connected to the first node N1, and the second terminal is connected to the second scan line SCAN2. The second capacitor C2 is connected in series with the first capacitor C1 so that the first and second switching transistors MS1 and MS2 are in an off state, and after the voltage of the second scan line SCAN2 changes, the second scan line The voltage change amount of the SCAN2 is divided and transferred to the first capacitor C1.

구동 트랜지스터(MD)의 게이트는 제 1 노드(N1)에 접속되고, 소오스에는 전원전압이 인가되고, 드레인은 제 2 노드(N2)에 접속된다. 구동 트랜지스터(MD)는 제 3 스위칭 트랜지스터(MS3)가 온 상태인 기간동안에 제 1 캐패시터(C1)의 제 1 단자와 제 2 단자 사이에 걸린 전압에 대응하는 전류를 유기 발광 소자(OLED)에 공급하는 기능을 수행한다. A gate of the driving transistor MD is connected to the first node N1, a power supply voltage is applied to the source, and a drain thereof is connected to the second node N2. The driving transistor MD supplies a current corresponding to the voltage applied between the first terminal and the second terminal of the first capacitor C1 to the organic light emitting diode OLED during the period when the third switching transistor MS3 is on. It performs the function.

도 7은 도 6의 화소 회로를 구동하기 위한 신호를 시간에 따라 표현한 신호도이다. 도 7에는 제 1 내지 3 주사신호(scan1, scan2, scan3)가 표현되어 있다. FIG. 7 is a signal diagram illustrating a signal for driving the pixel circuit of FIG. 6 over time. In FIG. 7, first to third scan signals scan1, scan2, and scan3 are represented.

도 6 및 7을 참조하여 화소 회로의 동작을 설명하면, 제 1 및 2 주사신호(scan1, scan2)가 로우(low)이고, 제 3 주사신호(scan3)가 하이(high)인 선택 기간에는 제 1 및 2 스위칭 트랜지스터(MS1, MS2)가 온(on) 상태가 되고, 제 3 스위칭 트랜지스터(MS3)는 오프(off) 상태가 된다. 이 기간에 출력데이터선(Dout)에 흐르는 출력데이터전류(IDout)가 구동 트랜지스터(MD)에 전달된다. 수학식 4에 의하여 구동 트랜지스터(MD)의 게이트 및 소오스 사이의 전압(VGS)이 결정되고, 게이트 및 소오스 사이의 전압(VGS)에 상응하는 전하가 제 1 캐패시터(C1)에 충전된다. Referring to FIGS. 6 and 7, the operation of the pixel circuit will be described in the selection period in which the first and second scan signals scan1 and scan2 are low and the third scan signal scan3 is high. The first and second switching transistors MS1 and MS2 are turned on, and the third switching transistor MS3 is turned off. In this period, the output data current I Dout flowing through the output data line Dout is transferred to the driving transistor MD. According to Equation 4, the voltage V GS between the gate and the source of the driving transistor MD is determined, and a charge corresponding to the voltage V GS between the gate and the source is charged in the first capacitor C1.

Figure 112004025396711-pat00001
Figure 112004025396711-pat00001

여기에서 VTH는 구동 트랜지스터(MD)의 문턱전압이고, VG는 구동 트랜지스터(MD)의 게이트 전압이며, β는 이득 계수(gain factor)이다. Here, V TH is a threshold voltage of the driving transistor MD, V G is a gate voltage of the driving transistor MD, and β is a gain factor.

제 1 및 2 주사신호(scan1, scan2)가 하이이고, 제 3 주사신호(scan3)가 로우인 발광 기간에는 제 3 스위칭 트랜지스터(MS3)가 온 상태가 되고, 제 1 및 2 스위칭 트랜지스터(MS1, MS2)는 오프 상태가 된다. 제 2 주사신호(scan2)가 로우에서 하이로 변화할 때, 제 1 및 2 캐패시터(C1, C2)의 커플링에 의하여 구동 트랜지스터(MD)의 게이트 전압(VG)은 변화하게 되고, 그 변화값(△VG)은 수학식 5와 같다. In the light emission period when the first and second scan signals scan1 and scan2 are high and the third scan signal scan3 is low, the third switching transistor MS3 is turned on, and the first and second switching transistors MS1, MS2) is turned off. When the second scan signal scan2 changes from low to high, the gate voltage V G of the driving transistor MD is changed by the coupling of the first and second capacitors C1 and C2, and the change is made. The value ΔV G is shown in equation (5).

Figure 112004025396711-pat00002
Figure 112004025396711-pat00002

여기에서, △VSCAN2는 제 2 주사신호의 전압 변화값이고, C1 및 C2는 제 1 및 2 캐패시터(C1, C2)의 캐패시턴스이다. DELTA V SCAN2 is a voltage change value of the second scan signal, and C 1 and C 2 are capacitances of the first and second capacitors C1 and C2.

구동 트래지스터(MD)의 게이트 전압이 △VG만큼 증가하였으므로 구동 트랜지스터(MD)에 흐르는 전류(IOLED)는 수학식 6과 같다. Since the gate voltage of the driving transistor MD is increased by ΔV G , the current I OLED flowing in the driving transistor MD is represented by Equation 6 below.

Figure 112004025396711-pat00003
Figure 112004025396711-pat00003

수학식 6에서 알 수 있듯이, 구동 트랜지스터(MD)의 게이트 전압이 증가한 만큼 구동 트랜지스터(MD)의 게이트-소스간 전압이 작아지므로, 유기 발광 소자(OLED)에 흐르는 전류(IOLED)는 출력데이터전류(IDout)에 비해 작게 할 수 있다. 따라서, 큰 출력데이터전류(IDout)로 유기 발광 소자(OLED)에 흐르는 미세한 전류(IOLED)를 제어할 수 있으며, 데이터선(Dout)의 충전 시간을 확보할 수 있다. As can be seen from Equation 6, since the gate-source voltage of the driving transistor MD decreases as the gate voltage of the driving transistor MD increases, the current I OLED flowing through the organic light emitting element OLED is output data. It can be made small compared to the current I Dout . Therefore, the minute current I OLED flowing in the organic light emitting diode OLED can be controlled by the large output data current I Dout , and the charging time of the data line Dout can be ensured.

도 6 및 7에서는 제 1 주사선(SCAN1) 및 제 2 주사선(SCAN2)이 별도로 사용되어진 경우에 대하여만 설명하였으나, 제 1 주사선(SCAN1) 및 제 2 주사선(SCAN2)는 상호접속되어, 하나의 신호를 이용하여 제 1 및 2 스위칭 트랜지스터(MS1, MS2)를 제어함과 함께 제 2 캐패시터(C2)의 제 2 단자의 전압을 변화시킬 수 있다. 이 경우에도 동작 원리는 도 6 및 7에 설명된 것과 동일하여 설명의 편의상 이 경우의 동작에 대한 설명은 생략한다.6 and 7 illustrate only the case where the first scan line SCAN1 and the second scan line SCAN2 are used separately, but the first scan line SCAN1 and the second scan line SCAN2 are connected to each other so that one signal is connected. By controlling the first and second switching transistors (MS1, MS2) and the voltage of the second terminal of the second capacitor (C2) can be changed. Also in this case, the operation principle is the same as that described in FIGS. 6 and 7, and for the convenience of description, the description of the operation in this case will be omitted.

도 8은 도 3의 유기 발광 표시장치에 채용된 역다중화부의 회로의 제 1 예를 나타내는 도면이다. 8 is a diagram illustrating a first example of a circuit of a demultiplexer employed in the organic light emitting diode display of FIG. 3.

도 8에서, 역다중화부는 m개의 역다중화 회로(31)를 가진다. 각 역다중화 회로(31)는 제 1 및 2 출력데이터선(Dout1, Dout2)을 번갈아 선택하여, 선택된 출력데이터선(Dout1 또는 Dout2)에 입력데이터선(Din)으로 전달된 입력데이터전류를 전달하고, 선택되지 아니한 출력데이터선(Dout1 또는 Dout2)에 프리차지 전압(Vpre) 을 인가한다. 구체적으로, 각 역다중화 회로(31)는 제 1 및 2 출력데이터선(Dout1, Dout2)을 번갈아 선택하여, 선택된 출력데이터선(Dout1 또는 Dout2)에 입력데이터선(Din)으로 전달된 입력데이터전류를 전달하는 방식으로 역다중화를 수행하되, 선택되지 아니한 출력데이터선(Dout1 또는 Dout2)에는 프리차지 전압을 인가한다.In FIG. 8, the demultiplexer has m demultiplexing circuits 31. Each demultiplexing circuit 31 alternately selects the first and second output data lines Dout1 and Dout2 to transfer the input data current delivered to the input data line Din to the selected output data line Dout1 or Dout2. The precharge voltage Vpre is applied to the unselected output data lines Dout1 or Dout2. Specifically, each demultiplexing circuit 31 alternately selects the first and second output data lines Dout1 and Dout2, so that the input data current transferred to the input data line Din to the selected output data line Dout1 or Dout2. The demultiplexing is performed in a manner of transmitting a, but a precharge voltage is applied to the unselected output data lines Dout1 or Dout2.

각 역다중화 회로(31)는 제 1 내지 4 스위치(SW1 내지 SW4)를 포함하며, 입력데이터선(Din), 프리차지 전압선(Pre), 제 1 및 2 출력데이터선(Dout1, Dout2), 및 제 1 및 2 제어신호선(S1, S2)에 접속된다. 제 1 스위치(SW1)는 제 1 제어신호선(S1)으로 인가되는 제 1 제어신호에 응답하여 입력데이터선(Din)으로 전달되는 입력데이터전류를 제 1 출력데이터선(Dout1)에 전달한다. 제 2 스위치(SW2)는 제 2 제어신호선(S2)으로 인가되는 제 2 제어신호에 응답하여 입력데이터선(Din)으로 전달되는 입력데이터전류를 제 2 출력데이터선(Dout2)에 전달한다. 제 3 스위치(SW3)는 제 2 제어신호선(S2)으로 인가되는 제 2 제어신호에 응답하여 프리차지 전압선(Pre)에 인가되는 프리차지 전압(Vpre)을 제 1 출력데이터선(Dout1)에 인가한다. 제 4 스위치(SW4)는 제 1 제어신호선(S1)으로 인가되는 제 1 제어신호에 응답하여 프리차지 전압선(Pre)에 인가되는 프리차지 전압(Vpre)을 제 2 출력데이터선(Dout2)에 인가한다. Each demultiplexing circuit 31 includes first to fourth switches SW1 to SW4, and includes an input data line Din, a precharge voltage line Pre, first and second output data lines Dout1 and Dout2, and It is connected to the first and second control signal lines S1 and S2. The first switch SW1 transfers the input data current transmitted to the input data line Din to the first output data line Dout1 in response to the first control signal applied to the first control signal line S1. The second switch SW2 transfers the input data current transmitted to the input data line Din to the second output data line Dout2 in response to the second control signal applied to the second control signal line S2. The third switch SW3 applies the precharge voltage Vpre applied to the precharge voltage line Pre to the first output data line Dout1 in response to the second control signal applied to the second control signal line S2. do. The fourth switch SW4 applies the precharge voltage Vpre applied to the precharge voltage line Pre to the second output data line Dout2 in response to the first control signal applied to the first control signal line S1. do.

도 9는 도 8의 역다중화 회로의 입출력 신호 및 도 3의 제 1 주사신호가 시간에 따라 도시된 신호도이다. 9 is a signal diagram illustrating an input / output signal of the demultiplexing circuit of FIG. 8 and a first scan signal of FIG. 3 according to time.

도 9에는 입력데이터전류(IDin), 제 1 및 2 제어신호(s1, s2), 제 1 및 2 출력데이터신호(dout1, dout2) 및 제 1 주사신호(scan1)가 도시되어 있다. 설명의 편의를 위하여, 도 8의 역다중화 회로(31)에서 제 1 내지 4 스위치(SW1, SW2, SW3, SW4)는 제 1 및 2 제어신호(s1, s2)가 로우 상태인 경우 온(on) 상태가 되고, 제 1 및 2 제어신호(s1, s2)가 하이 상태인 경우 오프(off) 상태가 되는 방식으로 동작하는 것으로 가정한다. 9 illustrates an input data current I Din , first and second control signals s1 and s2, first and second output data signals dout1 and dout2, and a first scan signal scan1. For convenience of description, in the demultiplexing circuit 31 of FIG. 8, the first to fourth switches SW1, SW2, SW3, and SW4 are turned on when the first and second control signals s1 and s2 are low. ) And the first and second control signals s1 and s2 are in an off state when they are high.

도 3, 8 및 9를 참조하면, 제 1 제어신호(s1)가 로우(low) 상태이고, 제 2 제어신호(s2)가 하이(high) 상태인 제 1 기간에는 제 1 제어신호선(S1)에 인가되는 로우 상태인 제 1 제어신호(s1)에 응답하여 제 1 및 4 스위치(SW1, SW4)는 온 상태가 되고, 제 2 제어신호선(S2)에 인가되는 하이 상태인 제 2 제어신호(s2)에 응답하여 제 2 및 3 스위치(SW2, SW3)는 오프 상태가 된다. 이 기간에, 제 1 출력데이터선(Dout1)으로 입력데이터전류(IDin)가 전달되고, 제 2 출력데이터선(Dout2)으로 프리차지 전압(Vpre)이 인가된다. 제 1 제어신호(s1)가 하이 상태이고, 제 2 제어신호(s2)가 로우 상태인 제 2 기간에는 제 1 제어신호선(S1)에 인가되는 하이 상태인 제 1 제어신호(s1)에 응답하여 제 1 및 4 스위치(SW1, SW4)는 오프 상태가 되고, 제 2 제어신호선(S2)에 인가되는 로우 상태인 제 2 제어신호(s2)에 응답하여 제 2 및 3 스위치(SW2, SW3)는 온 상태가 된다. 이 기간에, 제 1 출력데이타선(Dout1)으로 프리차지 전압(Vpre)이 인가되고, 제 2 출력데이터선(Dout2)으로 입력데이터전류(IDin)가 전달된다. 이와 같이 동작하여, 제 1 및 2 출력데이터선(Dout1, Dout2) 중 어느 하나가 선택되어, 선택된 출력데이터선에는 입력데이터전류(IDin)가 전달되고, 선택되지 아니한 출력데이터선에는 프리차지 전압(Vpre)이 인가된다. 3, 8, and 9, the first control signal line S1 in a first period in which the first control signal s1 is in a low state and the second control signal s2 is in a high state. In response to the first control signal s1 in the low state applied to the first and fourth switches SW1 and SW4, the first and fourth switches SW1 and SW4 are turned on and the second control signal in the high state applied to the second control signal line S2 ( In response to s2), the second and third switches SW2 and SW3 are turned off. In this period, the input data current I Din is transmitted to the first output data line Dout1, and the precharge voltage Vpre is applied to the second output data line Dout2. In response to the first control signal s1 being in a high state applied to the first control signal line S1 in a second period in which the first control signal s1 is in a high state and the second control signal s2 is in a low state, The first and fourth switches SW1 and SW4 are turned off, and the second and third switches SW2 and SW3 are in response to the second control signal s2 which is a low state applied to the second control signal line S2. It turns on. In this period, the precharge voltage Vpre is applied to the first output data line Dout1, and the input data current I Din is transmitted to the second output data line Dout2. In this manner, either one of the first and second output data lines Dout1 and Dout2 is selected, the input data current I Din is transmitted to the selected output data line, and the precharge voltage is applied to the unselected output data line. (Vpre) is applied.

제 1 주사신호(scan1)에 따른 화소의 동작을 살펴보면, 제 1 행의 제 1 주사선(SCAN1[1])에 인가되는 제 1 주사신호(scan1[1])가 로우 상태인 기간에는 제 1 및 2 출력데이터선(Dout1, Dout2)으로 출력되는 신호가 제 1 행에 위치한 화소에 전달된다. 제 1 행에 위치한 화소 중에서 제 1 출력데이터선(Dout1)에 접속된 화소는 입력데이터선(Din)으로부터 전달된 전류(a1)에 대응하는 전압을 저장한 후, 발광 기간동안 저장된 전압에 대응하여 발광을 수행한다. 제 1 행에 위치한 화소 중에서 제 2 출력데이터선(Dout2)에 접속된 화소는 프리차지 전압(Vpre)에 대응하는 전압을 저장한 후, 발광 기간동안 저장된 전압에 대응하여 발광을 수행한다. 이때, 제 2 출력데이터선(Dout2)에 접속된 화소의 발광은 콘트라스트 비(contrast ratio)를 저하시키는 요인이 될 수 있다. 따라서, 프리차지 전압(Vpre)은 블랙에 해당하는 전압에 인접한 전압을 가져야 한다. Referring to the operation of the pixel according to the first scan signal scan1, the first scan signal scan1 [1] applied to the first scan line SCAN1 [1] in the first row is in the low state. The signals output to the two output data lines Dout1 and Dout2 are transmitted to the pixels located in the first row. Among the pixels located in the first row, the pixel connected to the first output data line Dout1 stores a voltage corresponding to the current a1 transmitted from the input data line Din, and then corresponds to the voltage stored during the light emission period. Perform luminescence. Among the pixels located in the first row, the pixel connected to the second output data line Dout2 stores a voltage corresponding to the precharge voltage Vpre and emits light corresponding to the stored voltage during the light emission period. In this case, light emission of the pixel connected to the second output data line Dout2 may be a factor of lowering the contrast ratio. Therefore, the precharge voltage Vpre should have a voltage adjacent to the voltage corresponding to black.

제 2 행의 제 1 주사선(SCAN1[2])에 인가되는 제 1 주사신호(scan1[2])가 로우 상태인 기간에는 제 1 및 2 출력데이터선(Dout1, Dout2)으로 출력되는 신호가 제 2 행에 위치한 화소에 전달된다. 제 2 행에 위치한 화소 중에서 제 1 출력데이터선(Dout1)에 접속된 화소는 프리차지 전압(Vpre)에 대응하는 전압을 저장한 후, 발광 기간동안 저장된 전압에 대응하여 발광을 수행한다. 제 1 행에 위치한 화소 중에서 제 2 출력데이터선(Dout2)에 접속된 화소는 입력데이터선(Din)으로부터 전달된 전류(b2)에 대응하는 전압을 저장한 후, 발광 기간동안 저장된 전압에 대응하여 발광을 수행한다. During the period in which the first scan signal scan1 [2] applied to the first scan line SCAN1 [2] of the second row is in the low state, the signals output to the first and second output data lines Dout1 and Dout2 are outputted. It is delivered to the pixels located in two rows. The pixels connected to the first output data line Dout1 among the pixels located in the second row store a voltage corresponding to the precharge voltage Vpre and emit light in response to the stored voltage during the light emission period. Among the pixels located in the first row, the pixel connected to the second output data line Dout2 stores a voltage corresponding to the current b2 transferred from the input data line Din, and then corresponds to the voltage stored during the light emission period. Perform luminescence.

같은 방식으로, 제 3 행에 위치한 화소 중에서 제 1 출력데이터선(Dout1)에 접속된 화소는 입력데이터선(Din)으로부터 전달된 전류(a3)에 대응하여 발광을 수행하고, 제 2 출력데이터선(Dout2)에 접속된 화소는 프리차지 전압(Vpre)에 대응하여 발광을 수행한다. 제 4 행에 위치한 화소 중에서 제 1 출력데이터선(Dout1)에 접속된 화소는 프리차지 전압(Vpre)에 대응하여 발광을 수행하고, 제 2 출력데이터선(Dout2)에 접속된 화소는 입력데이터선(Din)으로부터 전달된 전류(b4)에 대응하여 발광을 수행한다. 제 5 행에 위치한 화소 중에서 제 1 출력데이터선(Dout1)에 접속된 화소는 입력데이터선(Din)으로부터 전달된 전류(a5)에 대응하여 발광을 수행하고, 제 2 출력데이터선(Dout2)에 접속된 화소는 프리차지 전압(Vpre)에 대응하여 발광을 수행한다. In the same manner, the pixels connected to the first output data line Dout1 among the pixels located in the third row emit light in response to the current a3 transmitted from the input data line Din, and the second output data line The pixel connected to Dout2 emits light in response to the precharge voltage Vpre. Of the pixels located in the fourth row, the pixel connected to the first output data line Dout1 emits light corresponding to the precharge voltage Vpre, and the pixel connected to the second output data line Dout2 is an input data line. Light emission is performed in response to the current b4 transmitted from Din. Pixels connected to the first output data line Dout1 among the pixels located in the fifth row emit light in response to the current a5 transmitted from the input data line Din, and are applied to the second output data line Dout2. The connected pixels emit light in response to the precharge voltage Vpre.

이와 같이 동작하는 역다중화부는 선택되지 아니한 출력데이터선(Dout1 또는 Dout2)에 프리차지 전압(Vpre)을 인가함으로써, 출력데이터선(Dout1, Dout2)에 연결된 기생 캐패시터를 충방전하는데 소요되는 시간을 감소시킬 수 있다. 따라서, 출력데이터선(Dout1, Dout2)에 연결된 화소에 데이터 기입을 수행하는데 소요되는 시간을 감소시킬 수 있다. 또한, 선택된 출력데이터선(Dout1 또는 Dout2)으로 입력데이터전류(IDin)가 전달되는 기간에 선택되지 아니한 출력데이터선(Dout1 또는 Dout2)에 프리차지 전압(Vpre)를 인가함으로써, 프리차지를 위하여 별도의 시간이 추가적으로 소요되지 아니한다는 장점이 있다. The demultiplexer operating as described above reduces the time required to charge and discharge the parasitic capacitors connected to the output data lines Dout1 and Dout2 by applying the precharge voltage Vpre to the unselected output data lines Dout1 or Dout2. You can. Therefore, the time required to perform data writing on the pixels connected to the output data lines Dout1 and Dout2 can be reduced. Also, the precharge voltage Vpre is applied to the unselected output data line Dout1 or Dout2 during the period in which the input data current I Din is transmitted to the selected output data line Dout1 or Dout2, thereby precharging. There is an advantage that no additional time is required.

도 10 및 11은 도 9에 표현된 신호에 의하여 동작하는 유기 발광 표시장치의 홀수번째 프레임 및 짝수번째 프레임에서의 각 화소의 점멸 상태가 도시된 도면이다. 홀수번째 프레임에서의 각 화소의 점멸 상태가 도시된 도 10에서, 제 1 출력데이터선(Dout1)에 연결된 화소 중에서 홀수번째 행의 화소는 입력데이터전류에 대응하는 발광을 수행하고 짝수번째 행의 화소는 프리차지 전압에 대응하는 발광을 수행한다. 상기한 바와 같이, 프리차지 전압은 블랙 또는 블랙에 인접한 색에 대응하는 전압이므로, 짝수번째 행의 화소는 블랙 또는 블랙에 인접한 색을 가질 것이다. 그리고, 제 2 출력데이터선(Dout2)에 연결된 화소 중에서 홀수번째 행의 화소는 프리차지 전압에 대응하는 발광을 수행하여 블랙 또는 블랙에 인접한 색을 가지고, 짝수번째 행의 화소는 입력데이터전류에 대응하여 발광을 수행하다. 이에 반하여, 짝수번째 프레임에서의 각 화소의 점멸 상태가 도시된 도 11에서, 제 1 출력데이터선(Dout1)에 연결된 화소 중에서 홀수번째 행의 화소는 프리차지 전압에 대응하는 발광을 수행하여 블랙 또는 블랙에 인접한 색을 가지고, 짝수번째 행의 화소는 입력데이터전류에 대응하여 발광을 수행하다. 그리고, 제 2 출력데이터선(Dout2)에 연결된 화소 중에서 홀수번째 행의 화소는 입력데이터전류에 대응하여 발광을 수행하고 짝수번째 행의 화소는 프리차지 전압에 대응하는 발광을 수행하여 블랙 또는 블랙에 인접한 색을 가진다. 홀수번째 프레임의 점멸 상태는 도 9에 표현된 신호 그대로에 의하여 얻어질 수 있고, 짝수번째 프레임의 점멸 상태는 도 9에 표현된 신호에서 제 1 및 2 제어신호를 상호 교체한 신호에 의하여 얻어질 수 있다. 10 and 11 are diagrams illustrating flashing states of pixels in odd and even frames of an organic light emitting diode display operating according to a signal represented in FIG. 9. In FIG. 10 in which the blinking state of each pixel in the odd-numbered frame is shown, the pixels in the odd row among the pixels connected to the first output data line Dout1 perform light emission corresponding to the input data current and the pixels in the even row. Performs light emission corresponding to the precharge voltage. As described above, since the precharge voltage is a voltage corresponding to black or a color adjacent to black, the pixels in even rows will have a color adjacent to black or black. The pixels in the odd-numbered rows among the pixels connected to the second output data line Dout2 perform light emission corresponding to the precharge voltage and have black or adjacent colors, and the pixels in the even-numbered rows correspond to the input data current. Perform light emission. In contrast, in FIG. 11, in which the blinking state of each pixel in the even-numbered frame is illustrated, the pixels in the odd-numbered row among the pixels connected to the first output data line Dout1 perform light emission corresponding to the precharge voltage to black or Pixels of even-numbered rows having a color adjacent to black emit light in response to the input data current. The pixels in the odd row among the pixels connected to the second output data line Dout2 emit light in response to the input data current, and the pixels in the even row perform light emission corresponding to the precharge voltage to black or black. Have adjacent colors. The flickering state of the odd-numbered frame may be obtained by the signal represented in FIG. 9, and the flickering state of the even-numbered frame may be obtained by a signal in which the first and second control signals are interchanged in the signal represented in FIG. Can be.

도 12는 도 3의 유기 발광 표시장치에 채용된 역다중화부의 회로의 제 2 예를 나타내는 도면이다. FIG. 12 is a diagram illustrating a second example of a circuit of a demultiplexer employed in the OLED display of FIG. 3.

도 12에서, 역다중화부는 m개의 역다중화 회로(32R, 32G, 32B)를 가진다. 각 역다중화 회로(31)는 제 1 및 2 출력데이터선(Dout1, Dout2)을 번갈아 선택하여, 선택된 출력데이터선(Dout1 또는 Dout2)에 입력데이터선(Din)으로 전달된 입력데이터전류를 전달하고, 선택되지 아니한 출력데이터선(Dout1 또는 Dout2)에 프리차지 전압(VpreR, VpreG 또는 VpreB)을 인가한다. 만일 선택되지 아니한 출력데이터선(Dout1 또는 Dout2)이 적색 화소에 연결된 경우에는 이 출력데이터선(Dout1 또는 Dout2)으로 적색 화소용 프리차지 전압(VpreR)을 인가한다. 만일 선택되지 아니한 출력데이터선(Dout1 또는 Dout2)이 녹색 화소에 연결된 경우에는 이 출력데이터선(Dout1 또는 Dout2)으로 녹색 화소용 프리차지 전압(VpreG)을 인가한다. 만일 선택되지 아니한 출력데이터선(Dout1 또는 Dout2)이 청색 화소에 연결된 경우에는 이 출력데이터선(Dout1 또는 Dout2)으로 청색 화소용 프리차지 전압(VpreB)을 인가한다. In Fig. 12, the demultiplexer has m demultiplexing circuits 32R, 32G, and 32B. Each demultiplexing circuit 31 alternately selects the first and second output data lines Dout1 and Dout2 to transfer the input data current delivered to the input data line Din to the selected output data line Dout1 or Dout2. The precharge voltage VpreR, VpreG, or VpreB is applied to the unselected output data lines Dout1 or Dout2. If the unselected output data line Dout1 or Dout2 is connected to the red pixel, the precharge voltage VpreR for the red pixel is applied to the output data line Dout1 or Dout2. If the unselected output data line Dout1 or Dout2 is connected to the green pixel, the precharge voltage VpreG for the green pixel is applied to the output data line Dout1 or Dout2. If the unselected output data line Dout1 or Dout2 is connected to the blue pixel, the precharge voltage VpreB for the blue pixel is applied to the output data line Dout1 or Dout2.

각 역다중화 회로(32)는 제 1 내지 4 스위치(SW1 내지 SW4)를 포함하며, 입력데이터선(Din), 필요한 프리차지 전압선(PreR, PreG, PreB), 제 1 및 2 출력데이터선(Dout1, Dout2), 및 제 1 및 2 제어신호선(S1, S2)에 접속된다. 제 1 스위치(SW1)는 제 1 제어신호선(S1)으로 인가되는 제 1 제어신호에 응답하여 입력데이터선(Din)으로 전달되는 입력데이터전류를 제 1 출력데이터선(Dout1)에 전달한다. 제 2 스위치(SW2)는 제 2 제어신호선(S2)으로 인가되는 제 2 제어신호에 응답하여 입력데이터선(Din)으로 전달되는 입력데이터전류를 제 2 출력데이터선(Dout2)에 전달한다. 제 3 스위치(SW3)는 제 2 제어신호선(S2)으로 인가되는 제 2 제어신호에 응답하여 프리차지 전압선(PreR, PreG 또는 PreB)에 인가되는 프리차지 전압(VpreR, VpreG 또는 VpreB)을 제 1 출력데이터선(Dout1)에 인가한다. 이때, 제 1 출력데이터선(Dout1)이 연결된 화소의 발광색에 따라서 적색, 녹색 및 청색 화소용 프리차지 전압(VpreR, VpreG 또는 VpreB) 중 하나를 제 1 출력데이터선(Dout1)에 인가한다. 제 4 스위치(SW4)는 제 1 제어신호선(S1)으로 인가되는 제 1 제어신호에 응답하여 프리차지 전압선(PreR, PreG 또는 PreB)에 인가되는 프리차지 전압(VpreR, VpreG 또는 VpreB)을 제 2 출력데이터선(Dout2)에 인가한다. 이때, 제 2 출력데이터선(Dout2)이 연결된 화소의 발광색에 따라서 적색, 녹색 및 청색 화소용 프리차지 전압(VpreR, VpreG 또는 VpreB) 중 하나를 제 2 출력데이터선(Dout2)에 인가한다.Each demultiplexing circuit 32 includes first to fourth switches SW1 to SW4, and includes an input data line Din, required precharge voltage lines PreR, PreG, and PreB, and first and second output data lines Dout1. , Dout2) and the first and second control signal lines S1 and S2. The first switch SW1 transfers the input data current transmitted to the input data line Din to the first output data line Dout1 in response to the first control signal applied to the first control signal line S1. The second switch SW2 transfers the input data current transmitted to the input data line Din to the second output data line Dout2 in response to the second control signal applied to the second control signal line S2. The third switch SW3 receives the precharge voltage VpreR, VpreG, or VpreB applied to the precharge voltage line PreR, PreG, or PreB in response to the second control signal applied to the second control signal line S2. It is applied to the output data line Dout1. At this time, one of the precharge voltages VpreR, VpreG, or VpreB for the red, green, and blue pixels is applied to the first output data line Dout1 according to the emission color of the pixel to which the first output data line Dout1 is connected. The fourth switch SW4 receives the precharge voltage VpreR, VpreG, or VpreB applied to the precharge voltage line PreR, PreG, or PreB in response to the first control signal applied to the first control signal line S1. It is applied to the output data line Dout2. In this case, one of the precharge voltages VpreR, VpreG, or VpreB for the red, green, and blue pixels is applied to the second output data line Dout2 according to the emission color of the pixel to which the second output data line Dout2 is connected.

도 13은 유기 발광 표시장치 패널에서 해당 행이 선택되기 이전에 선택된 이전 행에 위치한 화소의 계조 레벨 및 해당 행에 위치한 화소의 계조 레벨에 따른 데이터 기입시간을 나타낸 그래프이다. 이전 행에 위치한 화소 및 해당 행에 위치한 화소는 동일 출력데이터선에 연결되어 있다. 각 화소는 출력데이터선을 통하여 화소로 전달된 출력데이터전류에 대응하는 계조 레벨을 가진다. 또한, 출력데이터선은 화소의 계조 레벨에 대응하는 전압을 가진다. FIG. 13 is a graph illustrating a data writing time according to the gradation level of a pixel located in a previous row and a gradation level of a pixel positioned in a corresponding row before a corresponding row is selected in the OLED display panel. The pixels located in the previous row and the pixels located in the row are connected to the same output data line. Each pixel has a gradation level corresponding to the output data current transferred to the pixel via the output data line. The output data line also has a voltage corresponding to the gradation level of the pixel.

도 13에서, 도면의 우측(41)에는 이전 행에 위치한 화소의 계조 레벨에 대응하는 선의 종류가 도시되어 있다. 여기에서, 계조 레벨 0(gray00)은 블랙을 의미하고, 계조 레벨 63(gray63)은 화이트를 의미한다. 출력데이터선은 계조 레벨에 대응하는 전압을 가지므로, 이전 행에 위치한 화소의 계조 레벨은 그 계조 레벨에 대응하는 프리차지 전압으로 이해되어질 수 있다. 그리고, 가로축은 해당 행에 위치한 화소의 계조 레벨을 의미하고, 세로축은 이전 행에 위치한 화소의 계조 레벨에서 해당 행에 위치한 화소의 계조 레벨로 변화하는데 소요되는 시간 즉 데이터 기입시간을 의미한다. In Fig. 13, the right type 41 of the figure shows the types of lines corresponding to the gradation levels of the pixels located in the previous row. Here, gray level 0 (gray00) means black and gray level 63 (gray63) means white. Since the output data line has a voltage corresponding to the gradation level, the gradation level of the pixel located in the previous row can be understood as the precharge voltage corresponding to the gradation level. The horizontal axis represents the gray level of the pixels located in the row, and the vertical axis represents the time required to change from the gray level of the pixels located in the previous row to the gray level of the pixels located in the row.

구체적으로, 이전 행에 위치한 화소의 계조 레벨이 4인 경우의 그래프를 참조하면, 해당 행에 위치한 화소의 계조 레벨이 4인 경우에는 계조 레벨에 대응하는 출력데이터선의 전압에 변화가 없으므로, 데이터 기입에 필요한 시간은 0이 된다. 해당 행에 위치한 화소의 계조 레벨이 4보다 작아질수록 출력데이터선의 전압의 변화가 커지는 반면 출력데이터선에 흐르는 전류는 작아지므로, 출력데이터선에 연결된 기생 캐패시터를 충방전하는데 많은 시간이 소요되어 데이터 기입시간은 급격히 증가하게 된다. 해당 행에 위치한 화소의 계조 레벨이 4보다 커질수록 출력데이터선의 전압의 변화가 커지므로, 출력데이터선에 연결된 기생 캐패시터를 충방전하는데 많은 시간이 소요되어 데이터 기입시간은 증가하게 된다. 그러나, 계조 레벨이 4보다 많이 커지는 경우에는 출력데이터선에 흐르는 전류가 증가하여 데이터 기입 시간은 오히려 감소하게 된다. Specifically, referring to the graph when the gradation level of the pixel located in the previous row is 4, when the gradation level of the pixel located in the corresponding row is 4, there is no change in the voltage of the output data line corresponding to the gradation level. The time required is 0. As the gradation level of the pixel located in the corresponding row is smaller than 4, the voltage change of the output data line increases, while the current flowing through the output data line decreases, so that it takes much time to charge and discharge the parasitic capacitor connected to the output data line. The write time increases rapidly. As the gradation level of the pixel located in the corresponding row is greater than 4, the voltage change of the output data line increases, so that it takes much time to charge and discharge the parasitic capacitor connected to the output data line, thereby increasing the data writing time. However, when the gradation level is larger than 4, the current flowing through the output data line increases, so that the data writing time is rather reduced.

해당 행에 위치한 화소의 모든 계조 레벨에서 데이터 기입시간이 t보다 작을 것이 요구된다고 가정하고, 가능한 이전 행에 위치한 화소의 계조 레벨 즉 가능한 프리차지 전압의 범위를 구하면 다음과 같다. Assuming that data writing time is required to be smaller than t at all gray levels of the pixels located in the corresponding row, a range of possible gray levels of the pixels located in the previous row, that is, possible precharge voltages is obtained as follows.

먼저, 이전 행에 위치한 화소의 계조 레벨이 0인 경우 즉 계조 레벨 0에 대응하는 프리차지 전압을 출력데이터선에 인가하는 경우의 데이터 기입시간을 나타낸 그래프(gray00)를 보면, 해당 행에 쓰여지는 데이터의 계조 레벨이 0 또는 8 내지 63인 경우에는 데이터 기입시간이 t보다 작으나, 해당 행에 쓰여지는 데이터의 계조 레벨이 1 내지 7인 경우에는 데이터 기입시간이 t보다 크다. 따라서, 계조 레벨 0에 대응하는 프리차지 전압을 출력데이터선에 인가하는 경우에는 모든 계조 레벨에서 데이터 기입시간이 t보다 작다는 조건을 만족할 수 없다. 이에 반하여 계조 레벨 1 내지 3에 대응하는 프리차지 전압을 출력데이터선에 인가하는 경우의 데이터 기입시간을 나타낸 그래프(gray01 내지 gray 03)를 보면, 해당 행에 쓰여지는 모든 계조 레벨의 데이터에 대하여 데이터 기입시간이 t보다 작다. 따라서, 계조 레벨 1 내지 3에 대응하는 프리차지 전압을 출력데이터선에 인가하는 경우에는 모든 계조 레벨에서 데이터 기입시간이 t보다 작다는 조건을 만족할 수 있다. 그리고, 계조 레벨이 4 내지 63에 대응하는 프리차지 전압을 출력데이터선에 인가하는 경우의 데이터 기입시간을 나타낸 그래프(gray04 내지 gray63)를 보면, 적어도 해당 행에 쓰여지는 데이터의 계조 레벨이 0인 경우에는 데이터 기입시간이 t보다 크다. 따라서, 계조 레벨 4 내지 63에 대응하는 프리차지 전압을 출력데이터선에 인 가하는 경우에는 모든 계조 레벨에서 데이터 기입시간이 t보다 작다는 조건을 만족할 수 없다. 정리하자면, 계조 레벨 1 내지 3에 대응하는 프리차지 전압을 출력데이터선에 인가하는 경우에는 모든 계조 레벨에서 데이터 기입시간이 t보다 작다는 조건을 만족할 수 있다.First, when the gray level of the pixel located in the previous row is 0, that is, when the precharge voltage corresponding to the gray level 0 is applied to the output data line (gray00), the graph (gray00) shows the data writing time. If the gradation level of the data is 0 or 8 to 63, the data writing time is less than t. However, if the gradation level of the data written to the corresponding row is 1 to 7, the data writing time is larger than t. Therefore, when the precharge voltage corresponding to the gradation level 0 is applied to the output data line, the condition that the data writing time is less than t at all the gradation levels cannot be satisfied. On the other hand, in the graphs (gray01 to gray 03) showing the data writing time when the precharge voltages corresponding to the gradation levels 1 to 3 are applied to the output data lines, the data for all the gradation levels written in the corresponding rows is displayed. The write time is less than t. Therefore, when the precharge voltage corresponding to the gradation levels 1 to 3 is applied to the output data line, the condition that the data writing time is smaller than t at all the gradation levels can be satisfied. Then, when a graph (gray04 to gray63) showing the data writing time when the precharge voltage corresponding to the gradation level of 4 to 63 is applied to the output data line, gray gradation level of data written in the corresponding row is 0. In this case, the data writing time is larger than t. Therefore, when the precharge voltage corresponding to the gradation levels 4 to 63 is applied to the output data line, the condition that the data writing time is less than t at all the gradation levels cannot be satisfied. In summary, when a precharge voltage corresponding to the gradation levels 1 to 3 is applied to the output data line, the condition that the data writing time is less than t at all gradation levels can be satisfied.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야한다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, it will be understood by those skilled in the art that various modifications are possible within the scope of the technical idea of the present invention.

본 발명에 의한 유기 발광 표시장치는 문턱전압의 편차에도 불구하고 균일한 화면을 얻을 수 있는 전류 기입 방식의 화소 회로 및 데이터 구동부와 유기 발광 표시장치 패널 사이에 위치한 역다중화부를 사용하되, 데이터 기입에 소요되는 시간을 줄일 수 있다는 장점이 있다.The organic light emitting diode display according to the present invention uses a current write type pixel circuit and a demultiplexer positioned between the data driver and the organic light emitting diode display panel to obtain a uniform screen despite variations in threshold voltage. This has the advantage of reducing the time required.

Claims (7)

전달되는 출력데이터전류에 대응되는 화상을 표현하는 복수의 화소;A plurality of pixels representing an image corresponding to the transmitted output data current; 상기 복수의 화소에 주사신호를 전달하는 복수의 주사선;A plurality of scan lines transferring scan signals to the plurality of pixels; 상기 복수의 화소에 상기 출력데이터전류를 전달하는 복수의 출력데이터선;A plurality of output data lines for transferring the output data currents to the plurality of pixels; 상기 복수의 주사선에 상기 주사신호를 출력하는 주사 구동부;A scan driver which outputs the scan signals to the plurality of scan lines; 복수의 역다중화 회로를 포함하는 역다중화부; 및A demultiplexing unit including a plurality of demultiplexing circuits; And 상기 역다중화부에 입력데이터전류를 출력하는 데이터 구동부를 포함하며, A data driver configured to output an input data current to the demultiplexer; 상기 역다중화 회로는 복수의 출력데이터선을 순차적으로 선택하여 선택된 출력데이터선에 상기 입력데이터전류를 전달하고 선택되지 아니한 출력데이터선에 소정의 프리차지 전압을 인가하며, The demultiplexing circuit sequentially selects a plurality of output data lines to transfer the input data current to the selected output data lines and applies a predetermined precharge voltage to the unselected output data lines, 상기 프리차지 전압은 상기 이전에 선택된 출력데이터선에 연결된 화소의 계조레벨에 대응되는 전압임을 특징으로 하는 유기 발광 표시장치.And the precharge voltage is a voltage corresponding to a gray level of a pixel connected to the previously selected output data line. 제 1 항에 있어서, The method of claim 1, 상기 역다중화 회로에 있어서,In the demultiplexing circuit, 상기 복수의 출력데이터선은 제 1 및 2 출력데이터선인 유기 발광 표시장치.And the plurality of output data lines are first and second output data lines. 제 2 항에 있어서, The method of claim 2, 상기 역다중화 회로는The demultiplexing circuit 제 1 제어신호선으로 인가되는 제 1 제어신호에 응답하여 상기 입력데이터전류를 상기 제 1 출력데이터선에 전달하는 제 1 스위치;A first switch transferring the input data current to the first output data line in response to a first control signal applied to the first control signal line; 제 2 제어신호선으로 인가되는 제 2 제어신호에 응답하여 상기 입력데이터전류를 상기 제 2 출력데이터선에 전달하는 제 2 스위치;A second switch transferring the input data current to the second output data line in response to a second control signal applied to a second control signal line; 상기 제 2 제어신호에 응답하여 프리차지 전압선에 인가되는 프리차지 전압을 상기 제 1 출력데이터선에 인가하는 제 3 스위치; 및A third switch for applying a precharge voltage applied to a precharge voltage line to the first output data line in response to the second control signal; And 상기 제 1 제어신호에 응답하여 상기 프리차지 전압을 상기 제 2 출력데이터선에 인가하는 제 4 스위치를 포함하는 유기 발광 표시장치.And a fourth switch configured to apply the precharge voltage to the second output data line in response to the first control signal. 제 2 항에 있어서, The method of claim 2, 상기 역다중화 회로는The demultiplexing circuit 제 1 제어신호선으로 인가되는 제 1 제어신호에 응답하여 상기 입력데이터전류를 상기 제 1 출력데이터선에 전달하는 제 1 스위치;A first switch transferring the input data current to the first output data line in response to a first control signal applied to the first control signal line; 제 2 제어신호선으로 인가되는 제 2 제어신호에 응답하여 상기 입력데이터전류를 상기 제 2 출력데이터선에 전달하는 제 2 스위치;A second switch transferring the input data current to the second output data line in response to a second control signal applied to a second control signal line; 상기 제 2 제어신호에 응답하여 제 1 프리차지 전압선에 인가되는 제 1 프리차지 전압을 상기 제 1 출력데이터선에 인가하는 제 3 스위치; 및A third switch applying a first precharge voltage applied to a first precharge voltage line to the first output data line in response to the second control signal; And 상기 제 1 제어신호에 응답하여 제 2 프리차지 전압선에 인가되는 제 2 프리차지 전압을 상기 제 2 출력데이터선에 인가하는 제 4 스위치를 포함하는 유기 발광 표시장치.And a fourth switch configured to apply a second precharge voltage applied to a second precharge voltage line to the second output data line in response to the first control signal. 제 3 또는 4 항에 있어서, The method according to claim 3 or 4, 상기 제 1 및 2 제어신호는 주기적인 신호이고, 1 주기는 제 1 및 2 기간을 포함하며, The first and second control signals are periodic signals, and one period includes first and second periods, 상기 제 1 및 4 스위치가 상기 제 1 기간동안 온 상태가 되고 상기 제 2 기간동안 오프 상태가 되도록 상기 제 1 제어신호가 설정되고, The first control signal is set such that the first and fourth switches are turned on for the first period and off for the second period, 상기 제 2 및 3 스위치가 상기 제 1 기간동안 오프 상태가 되고 상기 제 2 기간동안 온 상태가 되도록 상기 제 2 제어신호가 설정된 유기 발광 표시장치.And the second control signal is set such that the second and third switches are turned off during the first period and turned on during the second period. 제 1 항에 있어서, The method of claim 1, 상기 복수의 주사선은 복수의 제 1 주사선, 복수의 제 2 주사선 및 복수의 제 3 주사선을 포함하며, The plurality of scan lines includes a plurality of first scan lines, a plurality of second scan lines, and a plurality of third scan lines. 상기의 화소는The pixel above 상기 제 1 주사선으로 인가되는 제 1 선택신호에 따라, 상기 출력데이터선으로 인가되는 출력데이터전류에 대응하는 제 1 레벨의 전압을 저장하는 제 1 캐패시터;A first capacitor for storing a voltage of a first level corresponding to an output data current applied to the output data line according to the first selection signal applied to the first scan line; 상기 제 2 주사선으로 인가되는 전압의 변화에 대응하여 상기 제 1 캐패시터의 전압을 제 1 레벨에서 제 2 레벨로 변경시키는 제 2 캐패시터;A second capacitor configured to change the voltage of the first capacitor from a first level to a second level in response to a change in the voltage applied to the second scan line; 상기 제 2 레벨의 제 1 캐패시터의 전압에 대응하는 전류를 전달하는 트랜지스터; 및A transistor transferring a current corresponding to the voltage of the first capacitor of the second level; And 상기 전달된 전류에 대응하는 발광을 수행하는 유기 발광 소자를 포함하는 유기 발광 표시장치.And an organic light emitting diode configured to emit light corresponding to the transferred current. 제 6 항에 있어서, The method of claim 6, 상기 제 1 주사선 및 상기 제 2 주사선은 상호 접속된 유기 발광 표시장치.And the first scan line and the second scan line are interconnected.
KR1020040043263A 2004-06-12 2004-06-12 Organic light emitting display having precharge function KR100646995B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040043263A KR100646995B1 (en) 2004-06-12 2004-06-12 Organic light emitting display having precharge function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040043263A KR100646995B1 (en) 2004-06-12 2004-06-12 Organic light emitting display having precharge function

Publications (2)

Publication Number Publication Date
KR20050117965A KR20050117965A (en) 2005-12-15
KR100646995B1 true KR100646995B1 (en) 2006-11-23

Family

ID=37291206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040043263A KR100646995B1 (en) 2004-06-12 2004-06-12 Organic light emitting display having precharge function

Country Status (1)

Country Link
KR (1) KR100646995B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100962921B1 (en) 2008-11-07 2010-06-10 삼성모바일디스플레이주식회사 Organic light emitting display

Also Published As

Publication number Publication date
KR20050117965A (en) 2005-12-15

Similar Documents

Publication Publication Date Title
KR100581800B1 (en) Organic electroluminescent display and demultiplexer
US7782277B2 (en) Display device having demultiplexer
US8130181B2 (en) Luminescence display and driving method thereof
US8018401B2 (en) Organic electroluminescent display and demultiplexer
KR100600350B1 (en) demultiplexer and Organic electroluminescent display using thereof
US8115705B2 (en) Display device
US7262751B2 (en) Digital driving method of organic electroluminescent display device
KR100530559B1 (en) Display driving circuit
US7586468B2 (en) Display device using current driving pixels
US20050231535A1 (en) Display device
KR100646995B1 (en) Organic light emitting display having precharge function
KR100670332B1 (en) An Organic Light Emitting Display Device and driving method thereof
US20100085388A1 (en) Active matrix display device
KR100721946B1 (en) Organic Electroluminescence Display Device
KR20010030517A (en) Active matrix type electro luminescence display device
KR100671821B1 (en) Organic Light Emitting Diode Display
JP2006003621A (en) Pixel structure of active matrix light-emitting diode, and its driving method
KR100623802B1 (en) Electro-Luminescence panel
CN117558239A (en) Pixel circuit, driving method thereof and display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee