KR100671821B1 - Organic Light Emitting Diode Display - Google Patents
Organic Light Emitting Diode Display Download PDFInfo
- Publication number
- KR100671821B1 KR100671821B1 KR1020030020315A KR20030020315A KR100671821B1 KR 100671821 B1 KR100671821 B1 KR 100671821B1 KR 1020030020315 A KR1020030020315 A KR 1020030020315A KR 20030020315 A KR20030020315 A KR 20030020315A KR 100671821 B1 KR100671821 B1 KR 100671821B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- scan line
- light emitting
- transistors
- source
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
유기 발광 다이오드를 사용하는 화소 회로 및 그를 이용하는 표시 장치에 관하여 개시 한다. 본 발명에 따른 유기 발광 다이오드 표시 장치의 화소 회로는, 데이터 전압을 인가 받고 유기 발광 다이오드에 구동 전류를 출력하는 제 1 트랜지스터와; 주사선 선택 신호에 따라 데이터 전압을 제 1트랜지스터에 전달하는 제 2 트랜지스터와; 제 1 트랜지스터의 게이트와 드레인 단자 사이를 연결하는 제 3 트랜지스터와; 제 1 트랜지스터의 게이트 단자의 전압을 저장하기 위한 커패시터와; 제 1 트랜지스터의 드레인 단자에 연결되는 제 4트랜지스터와; 상기 제 1트랜지스터와 상기 유기 발광 다이오드를 연결하는 제 5트랜지스터를 구비하거나, 혹은 유기 발광 다이오드가 제 5 트랜지스터 없이 제 1 트랜지스터의 소스단자에 연결되는 것을 특징으로 한다. 따라서 본 발명은 크게 5개의 트랜지스터와 1개의 커패시터로 이루어진 화소 회로와 4개의 트랜지스터와 1개의 커패시터로 이루어진 화소 회로로 나뉘어진다. 본 발명의 화소 회로에 의하면, 트랜지스터의 불균일한 문턱 전압을 보상하여, 구동 전류를 발생시키기 때문에 발광 소자의 휘도를 균일하게 할 수 있다.
Disclosed are a pixel circuit using an organic light emitting diode and a display device using the same. A pixel circuit of an organic light emitting diode display according to the present invention includes: a first transistor configured to receive a data voltage and output a driving current to the organic light emitting diode; A second transistor configured to transfer a data voltage to the first transistor according to the scan line selection signal; A third transistor connecting between the gate and the drain terminal of the first transistor; A capacitor for storing the voltage at the gate terminal of the first transistor; A fourth transistor connected to the drain terminal of the first transistor; And a fifth transistor connecting the first transistor and the organic light emitting diode, or an organic light emitting diode connected to a source terminal of the first transistor without a fifth transistor. Therefore, the present invention is largely divided into a pixel circuit composed of five transistors and one capacitor and a pixel circuit composed of four transistors and one capacitor. According to the pixel circuit of the present invention, since the nonuniform threshold voltage of the transistor is compensated for to generate a driving current, the luminance of the light emitting element can be made uniform.
유기 발광 다이오드, 화소 회로, 박막 트랜지스터, 문턱전압 Organic light emitting diode, pixel circuit, thin film transistor, threshold voltage
Description
도 1은 종래의 액티브 매트릭스 방식에 따라 화소 회로를 구비하고 있는 표시장치를 나타내기 위한 개략도;1 is a schematic diagram showing a display device having a pixel circuit according to a conventional active matrix method;
도 2는 액티브 매트릭스 방식에 따른 종래의 화소 회로에 관하여 나타낸 회로도;2 is a circuit diagram showing a conventional pixel circuit according to an active matrix system;
도 3-a 본 발명에 따른 유기 발광 다이오드 표시기를 위한 화소 회로의 제 1 실시 예3-a first embodiment of a pixel circuit for an organic light emitting diode display according to the present invention
도 3-b 본 발명에 따른 유기 발광 다이오드 표시기를 위한 화소 회로의 제 2 실시 예3-b A second embodiment of a pixel circuit for an organic light emitting diode display according to the present invention
도 4-a는 도 3-a에 따른 화소 회로의 구동을 설명하기 위한 파형도4-A is a waveform diagram illustrating the driving of a pixel circuit according to FIG. 3-A.
도 4-b는 도 3-b에 따른 화소 회로의 구동을 설명하기 위한 파형도FIG. 4-B is a waveform diagram for explaining the driving of the pixel circuit according to FIG. 3-B.
도 5-a 본 발명에 따른 유기 발광 다이오드 표시기를 위한 화소 회로의 제 3 실시 예Fig. 5-a Third embodiment of pixel circuit for organic light emitting diode display according to the present invention
도 5-b 본 발명에 따른 유기 발광 다이오드 표시기를 위한 화소 회로의 제 4 실시 예Fig. 5-b Fourth embodiment of pixel circuit for organic light emitting diode display according to the present invention
도 6-a는 도 5-a에 따른 화소 회로의 구동을 설명하기 위한 파형도FIG. 6-A is a waveform diagram illustrating the driving of the pixel circuit according to FIG. 5-A
도 6-b는 도 5-b에 따른 화소 회로의 구동을 설명하기 위한 파형도 6-b are waveform diagrams for explaining the driving of the pixel circuit according to FIG. 5-b.
도 7-a 본 발명에 따른 유기 발광 다이오드 표시기를 위한 화소 회로의 제 5 실시 예7-a, fifth embodiment of a pixel circuit for an organic light emitting diode display according to the present invention
도 7-b 본 발명에 따른 유기 발광 다이오드 표시기를 위한 화소 회로의 제 6 실시 예7-b, sixth embodiment of pixel circuit for organic light emitting diode display according to the present invention
도 8-a는 도 7-a에 따른 화소 회로의 구동을 설명하기 위한 파형도8A is a waveform diagram illustrating driving of the pixel circuit of FIG. 7A.
도 8-b는 도 7-b에 따른 화소 회로의 구동을 설명하기 위한 파형도8-b is a waveform diagram illustrating the driving of the pixel circuit according to FIG. 7-b.
도 9-a 본 발명에 따른 유기 발광 다이오드 표시기를 위한 화소 회로의 제 7 실시 예9-a a seventh embodiment of a pixel circuit for an organic light emitting diode display according to the present invention
도 9-b 본 발명에 따른 유기 발광 다이오드 표시기를 위한 화소 회로의 제 8 실시 예9-b, eighth embodiment of a pixel circuit for an organic light emitting diode display according to the present invention
도 10-a는 도 9-a에 따른 화소 회로의 구동을 설명하기 위한 파형도FIG. 10-A is a waveform diagram illustrating the driving of the pixel circuit according to FIG. 9-A
도 10-b는 도 9-b에 따른 화소 회로의 구동을 설명하기 위한 파형도
10-b are waveform diagrams for explaining the driving of the pixel circuit according to FIG. 9-b.
본 발명은 유기 발광 다이오드(Organic Light Emitting Diode; OLED)에 사용하는 화소 회로 및 그를 이용하는 표시장치에 관한 것으로서, 특히, 능동 소자로 박막 트랜지스터(TFT)를 사용하는 화소 회로 및 그를 이용하는 유기 발광 다이오드 표시장치에 관한 것이다.
BACKGROUND OF THE
현재, 박막형 표시장치로서 유기 발광 다이오드 표시장치는 상업적으로 널리 쓰이는 액정 표시기와 마찬가지로 화소들의 배열이 단순 매트릭스(Passive matrix)방식에서 나아가 액티브 매트릭스(Active matrix) 방식을 적용할 수 있다. 여기서, 단순 매트릭스 방식은 구조가 간단하며 각 화소마다 정확한 데이터를 인가할 수 있지만, 대형화와 고정세(高精細)화에 적용하기가 어려운 단점을 갖고 있어서 액티브 매트릭스 방식의 개발이 활발히 진행되고 있는 것이다.Currently, the organic light emitting diode display device as a thin film type display device can apply an active matrix method in addition to a passive matrix method in which the arrangement of pixels is similar to a liquid crystal display that is widely used commercially. Here, the simple matrix method is simple in structure and accurate data can be applied to each pixel. However, the active matrix method is being actively developed due to the disadvantage that it is difficult to apply to large size and high definition. .
이하에서는 종래의 액티브 매트릭스 방식에 따른 유기 발광 다이오드 표시장치의 화소 회로에 관하여 도면을 참조하여 설명한다.Hereinafter, a pixel circuit of an organic light emitting diode display according to a conventional active matrix method will be described with reference to the drawings.
도 1은 일반적인 액티브 매트릭스 방식에 따라 화소 회로를 구비하고 있는 표시장치를 나타내기 위한 개략도이다.1 is a schematic diagram illustrating a display device including a pixel circuit according to a general active matrix method.
도 1을 참조하면, 표시장치는 소정의 주사 사이클(예를 들면, NTSC 규격에 따른 프레임 주기)로 화소를 선택 및 비선택 하기 위한 복수의 주사선들(X1, X2, X3
,...)과, 화소(30)를 구동하기 위한 휘도 정보를 공급하는 복수의 데이터선들(Y1, Y2, Y3,...)을 매트릭스형으로 배치하고 있다. 이러한 매트릭스 교차 지점에는 각각 화소(30)들이 형성되고, 각 화소(30)는 화소 회로로 이루어진다. Referring to FIG. 1, the display device includes a plurality of scan lines X 1 , X 2 , X 3 ,... For selecting and non-selecting pixels at predetermined scan cycles (eg, frame periods according to the NTSC standard). ) And a plurality of data lines Y 1 , Y 2 , Y 3 ,..., Which supply luminance information for driving the
여기서, 주사선들(X1, X2, X3,...)은 주사선 구동회로(20)에 접속되는 한편, 데이터선들(Y1, Y2, Y3,...)은 데이터선 구동회로(10)에 접속된다. 주사선 구동회로(20)에 의해 주사선들(X1, X2, X3,...)을 차례로 선택해서 데이터선 구동회로(10)에 의해 데 이터선(Y1, Y2, Y3,...)으로부터 휘도 정보에 대한 전압을 공급받아서 주입을 반복함으로써, 원하는 화상을 표시할 수 있다. 이때, 단순 매트릭스형의 표시 장치에서는 각 화소(30)에 포함되는 발광 소자는 선택된 순간에만 발광하는 반면에, 액티브 매트릭스형의 표시 장치에서는 휘도정보 주입 종료 후에도 각 화소(30)의 발광 소자가 발광을 계속하기 때문에, 단순 매트릭스형과 비교하여 발광 소자의 구동 전류 레벨이 낮아져서 대형 고정세화의 디스플레이에서는 유리하게 된다.Here, the scan lines X 1 , X 2 , X 3 ,... Are connected to the scan
여기서, 복수 개의 화소(30)로 이루어진 표시 장치의 구동을 자세히 살펴보면, 먼저, 주사선 구동회로(20)에서 주사선들(X1, X2, X3,...)에서 하나의 주사선(X
N) 선택하여 선택신호를 전송시키고, 데이터선 구동회로(10)에서 휘도 정보의 데이터들이 데이터선들(Y1, Y2, Y3,...)을 통해 행 방향으로 배열된 화소에 전달되는 방식으로 이루어진다. 그리고 나서, 주사선 구동 회로(20)에서 상기 선택된 주사선(XN)에 비선택신호를 전송시키고, 다음 주사선(XN+1)을 선택하여 선택신호를 전송시킨다. 이렇게 주사선에 순차적으로 선택 및 비선택 신호를 전송시키면 데이터 전달이 반복적으로 전달되어 표시 장치에 원하는 표시를 할 수 있게 되는 것이다.Herein, the driving of the display device including the plurality of
도 2는 액티브 매트릭스 방식에 따른 종래의 화소 회로에 관하여 나타낸 회로도이다.2 is a circuit diagram of a conventional pixel circuit according to an active matrix method.
도 2를 참조하면, 화소(30)를 구동하기 위한 화소 회로는 NMOS 트랜지스터들(T1, T2)과 유기 발광 다이오드(OLED)로 이루어진다. 화소 회로는 유기 발광 다이오드 와, 전류를 제어하기 위한 제 1 트랜지스터(T1)와, 제 2 트랜지스터(T2), 그리고 커패시터(Cs)로 되어 있다. 이때, T1는 소스(source)단자가 유기 발광 다이오드의 양극(애노드)에 연결되고 드레인(drain)단자가 양의 전원(Vdd)에 연결되어 있다. T2는 게이트(gate) 단자가 주사선(XN)에 연결되고, 드레인 단자가 데이터선(YM)에 연결되며 소스 단자가 T1의 게이트 단자와 커패시터(Cs)에 연결되어 있다. 그리고, 유기 발광 다이오드의 음극(캐소드)은 접지 전위에 연결되어 있다. 따라서, 데이터선(YM)의 전압을 T2를 통해 T1의 게이트 단자로 인가하여 유기 발광 다이오드의 전류를 제어하게 되는 것이다.Referring to FIG. 2, a pixel circuit for driving the
화소 회로의 구동을 살펴보면, T2의 게이트 단자는 주사선(XN)에서 선택신호를 전송 받아 T2가 켜지게 된다. 이때, 상기 데이터선 구동회로에서 데이터선(YM)에 인가한 휘도 정보에 해당하는 전압이, T2를 통해서 T1의 게이트 단자에 전달되는 것과 더불어, 휘도 정보 전압은 커패시터(Cs)에 저장된다. 그리하면, 주사선(XN)에 인가되는 비선택신호를 전송 받아 T2가 꺼진 상태로 있는 1 프레임 시간 동안에도, T1의 게이트 단자 전압은 커패시터(Cs)에 의해 안정적으로 일정하게 유지하게 됨으로써, T1를 통해 유기 발광 다이오드에 흐르는 전류가 일정하게 유지된다.Referring to the driving of the pixel circuit, the gate terminal of T2 receives the selection signal from the scan line X N to turn on T2. At this time, the voltage corresponding to the luminance information applied to the data line Y M by the data line driving circuit is transmitted to the gate terminal of T1 through T2, and the luminance information voltage is stored in the capacitor Cs. Thus, even during one frame time in which T2 is turned off by receiving the non-selection signal applied to the scan line X N , the gate terminal voltage of T1 is stably kept constant by the capacitor Cs, whereby T1 Through the current flowing through the organic light emitting diode is kept constant.
이와 같이, 종래에서의 화소 회로에서는 유기 발광 다이오드에 흐르는 T1의 드레인 단자에서 소스 단자로 흐르는 전류와 같으므로, 이 전류는 T1의 게이트 단자 전압에 의해 제어되지만, T1의 특성 불균일이나 또는 오랜 작동으로 인한 특성 열화에 의해서 원하는 전류의 크기와 다르게 된다. As described above, in the pixel circuit in the related art, since the current flowing from the drain terminal of the T1 flowing through the organic light emitting diode to the source terminal is controlled by the gate terminal voltage of the T1, the current is controlled by nonuniformity of the T1 or long operation. Due to the deterioration of characteristics, the desired current is different from the magnitude.
이때, 표시 장치에 사용되는 박막 트랜지스터는 대형 고정세화의 추세에 용이한 능동 소자이지만, 동일 기판 상에 형성된 것이라도 그 문턱 전압이 화소에 따라 수백 mV, 경우에 따라서는 1V 이상의 편차를 가지는 것도 드물지 않아서 문제가 되고 있다. 이 경우, 예를 들면 상이한 화소에 대하여 동일 신호 전위(Vw)를 박막 트랜지스터의 게이트에 입력해도, 화소마다 구비된 트랜지스터의 문턱 전압이 다르면 유기 발광 다이오드로 흐르는 전류는 각각의 화소에서 아주 원하는 값으로부터 벗어나는 결과로 나타나서 디스플레이로서의 높은 화질을 기대할 수는 없다. 이 문턱 전압은 제조 루트마다, 또는 제품마다에 따라서도 어느 정도 변동되는 것을 피할 수는 없다. 이 경우는 그러므로, 유기 발광 다이오드로 흐르게 해야 할 원하는 구동 전류에 대하여 데이터선 전위를 어떻게 설정해야 하는가를 제품마다 각 파라미터의 완성에 따라 결정할 필요가 있지만, 이것은 디스플레이의 양산 공정에서는 비현실적이다. 또한 환경 온도에 의한, 장기간의 사용에 의한 특성 열화로 문턱 전압 초기 값에서 크게 변동되기도 하는데, 이 경우는 제품이 사용되어지는 동안에 디스플레이 화질 또는 밝기가 크게 달라지는 경우로, 디스플레이의 수명을 급격히 감소시키며, 이에 대해서는 대책을 강구하는 것이 매우 어렵다. In this case, the thin film transistor used in the display device is an active device that is easy to be used in the trend of large-definition, but even if it is formed on the same substrate, it is rare that the threshold voltage varies by several hundred mV depending on the pixel and in some cases, 1V or more. It's not a problem. In this case, for example, even if the same signal potential Vw is inputted to the gate of the thin film transistor for different pixels, if the threshold voltages of the transistors provided for each pixel are different, the current flowing to the organic light emitting diode is from a very desired value in each pixel. As a result, it is impossible to expect high image quality as a display. This threshold voltage cannot be avoided to some extent depending on the manufacturing route or the product. In this case, therefore, it is necessary to determine how to set the data line potential with respect to the desired drive current to be flowed to the organic light emitting diode according to the completion of each parameter for each product, but this is unrealistic in the mass production process of the display. In addition, due to deterioration of characteristics due to long-term use due to environmental temperature, the threshold voltage may fluctuate greatly from the initial value. In this case, the display quality or brightness is greatly changed while the product is being used. In this regard, it is very difficult to take countermeasures.
상술한 문제점을 해결하고자 하여 본 발명의 과제는 액티브 매트릭스에 이용되는 트랜지스터의 문턱 전압의 불균일성에 영향을 받지 않고 유기 발광 다이오드에 구동 전류를 인가하는 화소 회로 및 그로 인해 고품위의 화상을 표시할 수 있는 표시 장치를 제공하는 데 있다.
SUMMARY OF THE INVENTION In order to solve the above problems, a problem of the present invention is to be able to display a pixel circuit for applying a driving current to an organic light emitting diode without affecting the nonuniformity of the threshold voltage of a transistor used in an active matrix, and thereby displaying a high quality image. It is to provide a display device.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 표시 장치는, 주사선 구동회로의 선택 및 비선택 신호를 전달하는 복수의 주사선들과, 데이터선 구동회로에서 출력되는 데이터 전압을 인가 받아 전송하는 복수의 데이터선들과, 상기 주사선들과 상기 데이터 선들의 교차부에 배치되고 구동 전류에 의해 발광하는 유기 발광 다이오드와 상기 유기 발광 다이오드로 적절한 전류를 공급하기 위한 트랜지스터들로 이루진 화소 회로를 포함한다. 상기 화소 회로는 상기 데이터선을 통해서 전송된 상기 데이터 전압을 인가 받고 상기 유기 발광 다이오드에 구동 전류를 출력하는 제 1 트랜지스터와; 상기 주사선 선택 신호에 따라 상기 데이터선으로부터 전송된 전압을 상기 제 1트랜지스터에 전달하는 제 2 트랜지스터와; 상기 제 1 트랜지스터의 게이트와 드레인 단자 사이를 연결하는 제 3 트랜지스터와; 상기 제 1 트랜지스터의 게이트 단자의 전압을 저장하기 위한 커패시터와; 상기 제 1 트랜지스터의 드레인 단자에 연결되는 제 4트랜지스터와; 상기 제 1트랜지스터와 상기 유기 발광 다이오드를 연결하는 제 5트랜지스터를 구비하거나, 상기 유기 발광 다이오드가 상기 제 5 트랜지스터 없이 상기 제 1 트랜지스터의 소스단자에 연결되는 것을 특징으로 한다. 따라서 본 발명은 크게 5개의 트랜지스터와 1개의 커패시터로 이루어진 화소 회로와 4개의 트랜지스터와 1개의 커패시터로 이루어진 화소 회로로 나뉘어진다. According to an aspect of the present invention, a display device includes a plurality of scan lines for transmitting selection and non-selection signals of a scan line driver circuit, and a plurality of data for receiving and transmitting a data voltage output from the data line driver circuit. And a pixel circuit comprising lines, an organic light emitting diode disposed at an intersection of the scan lines and the data lines, and emitting light by a driving current, and transistors for supplying an appropriate current to the organic light emitting diode. The pixel circuit may include a first transistor configured to receive the data voltage transmitted through the data line and output a driving current to the organic light emitting diode; A second transistor transferring a voltage transmitted from the data line to the first transistor according to the scan line selection signal; A third transistor connecting between the gate and the drain terminal of the first transistor; A capacitor for storing the voltage at the gate terminal of the first transistor; A fourth transistor connected to the drain terminal of the first transistor; And a fifth transistor connecting the first transistor and the organic light emitting diode, or wherein the organic light emitting diode is connected to the source terminal of the first transistor without the fifth transistor. Therefore, the present invention is largely divided into a pixel circuit composed of five transistors and one capacitor and a pixel circuit composed of four transistors and one capacitor.
이하, 첨부한 도면들을 참조하여 본 발명에 따라 바람직한 실시 예를 설명하겠다.
도 3의 (a)는 5개의 트랜지스터와 1개의 캐패시터로 구성된 유기 발광 다이오드 표시장치를 도시한 것으로 nMOS 트랜지스터일 경우의 유기 발광 다이오드 표시장치이다.
도 4의 (a)는 도 3의 nMOS 트랜지스터를 사용한 도3(a)의 동작 타이밍도를 보여주는 것이다.
먼저 도 4 (a)의 An구간에서 scan1[n]이 하이가 되면 트랜지스터(T3)(T2)가 턴-온이 되고 VDD 전원전압은 이미 턴-온 상태에 있던 트랜지스터(T4)를 통해 캐패시터(Cst)에 충전이 된다. 이때, 트랜지스터(T2)는 온(on) 상태이고 트랜지스터(T5)는 오프(off) 상태이므로 트랜지스터(T1)의 소오스에는 데이터(data) 전압이 인가된다.
이 후, Bn 구간에서 scan2[n]가 로우가 되면 트랜지스터(T4)가 턴-오프가 되고 캐패시터(Cst)에 충전되어 있던 전하들은 이미 턴-온 되어 있는 트랜지스터(T3)(T1)를 통하여 데이터 라인(data line)으로 방전이 된다. 이때, 트랜지스터(T1)는 다이오드 연결이고, 트랜지스터(T1)의 소오스는 데이터(data) 전압이 인가되어 있으므로 캐패시터(Cst)의 전압은 트랜지스터(T1)의 문턱전압에 데이터(data) 전압을 합친 전압까지만 유지되고 나머지는 방전된다. 그 다음으로 An+1Bn+1 구간에서 scan1[n]이 로우가 되면 트랜지스터(T1)(T3)가 턴-오프가 되어 트랜지스터(T1)의 게이트에는 트랜지스터(T1)의 문턱전압과 데이터(data) 전압을 합친 전압이 유지되고 scan2[n-1]이 하이가 되면서 트랜지스터(T5)가 턴-온이 되고 트랜지스터(T1)를 통하여 트랜지스터(T1)에 인가된 전압에 해당하는 전류가 트랜지스터(T5)를통하여 유기발광다이오드로 흐르게 된다. 그러므로 트랜지스터(T1)의 문턱전압이 증가함에 따라 트랜지스터(T1)의 게이트에는 문턱전압만큼 높은 전압이 인가되면서 유기발광 다이오드로 일정한 전류가 흐르게 되어 nMOS 트랜지스터(T1)의 열화에 의한 문턱전압을 보상해준다. 또한 본 발명은 일반적으로 사용되는 4개의 트랜지스터와 2개의 캐패시터에 비해 1개의 트랜지스터를 추가하는 대신에 면적이 큰 1개의 캐패시터를 줄여 개구율을 증가시켰다.
도 3 (b)는 도 3 (a)의 회로를 pMOS 트랜지스터로 구성한 유기 발광 다이오드 표시장치를 도시한 것이다.
도 4의 (b)는 pMOS 트랜지스터를 사용한 도 3 (b)의 동작 타이밍도를 보여주는 것이다. pMOS 트랜지스터로 도 3(a)와 같이 구성하였을 경우 pMOS 트랜지스터(T)의 불균일한 문턱전압을 보상하여 발광소자의 휘도를 균일하게 할 수 있다.
도 5(a)는 도3(a)의 제 3 트랜지스터와 제 4 트랜지스터를 pMOS로 구성한 유기 발광 다이오드 표시장치를 도시한 것이다.
도 6의 (a)는 도 5의 (a)의 동작 타이밍도로서 도 6(a)의 An 구간에서 scan1[n]은 로우상태에 있고 scan2[n]가 로우가 되면 pMOS로 구성된 트랜지스터(T3)(T4)는 턴온된다. 이때, VDD 전원전압은 트랜지스터(T3)(T4)를 통하여 캐패시터(Cst)에 저장된다.
이후, Bn 구간에서 scan1[n]이 하이가 되면 트랜지스터(T2)가 턴-온이 되면서 데이터 전압이 트랜지스터(T1)의 소오스에 인가되고 이와 동시에, 트랜지스터(T4)가 턴-오프되면서 전원전압과 단락이 되고 캐패시터(Cst)에 충전된 전하는 다이오드 형태로 연결된 트랜지스터(T1)를 통해 트랜지스터(T2)로 방전이 된다. 이때 트랜지스터(T2)를 통하여 데이터(data) 전압이 인가되어 있으므로 트랜지스터(T1)의 게이트 전압은 트랜지스터(T1)의 문턱전압과 데이터(data) 전압을 합친 전압까지만 방전이 된다. 그리고, 트랜지스터(T1)는 턴-오프가 된다. 이후 Cn 구간에서 scan1[n]이 로우가 되면 트랜지스터(T2)는 턴-오프가 되고 트랜지스터(T4)는 턴-온된다. 이와 동시에 트랜지스터(T1)의 문턱전압과 데이터(data) 전압을 합친 전압에 해당하는 전류가 트랜지스터(T5)를 통해 유기발광 다이오드로 일정한 전류가 흐르게 된다. 이 또한 트랜지스터(T1)의 열화에 의한 문턱 전압 변화를 보상해준다. 본 발명은 도 3 (a)의 회로에서 nMOS와 pMOS를 함께 사용하여도 문턱 전압 보상이 가능함을 보여준다.
도 5의(b)는 도 3(b)의 제 3 트랜지스터와 제 4 트랜지스터를 nMOS로 구성한 유기 발광 다이오드 표시장치를 도시한 것이다.
도 6의 (b)는 도 5(b)의 동작 타이밍도를 보여주는 그림이다. 이 또한 도 3(b)의 회로에서 nMOS와 pMOS를 함께 사용하여도 문턱 전압 보상이 가능함을 보여준다.
도 7의 (a)는 도 3(a)의 회로에서 문턱전압 보상동안 유기발광 다이오드로 흐르는 전류를 막는 트랜지스터(T5) 대신에 유기발광 다이오드의 소오스에 하이전압을 인가하여 전류의 흐름을 막도록 되어 있다.
도 8(a)는 도 7(a)의 동작타이밍도이다. 문턱 전압 보상동안에 유기발광 다이오드로 흐르는 전류를 막기 위해 1개의 scan 신호가 추가되지만 트랜지스터를 1개 줄여 개구율을 증가시킬 수 있다.
도 7(b)는 도 3(b)의 회로에서 문턱 전압 보상 동안 유기발광 다이오드로 흐르는 전류를 막는 트랜지스터(T5) 대신에 유기발광 다이오드의 드레인에 로우전압을 인가하여 전류의 흐름을 막도록 되어 있다. 이 또한 도 7(a)와 마찬가지로 1개의 트랜지스터를 줄일 수 있어 개구율이 증가한다.
도 8(b)는 도 7(b)의 동작 타이밍도이다.
도 9의 (a)는 도 7(a)의 제 3 트랜지스터와 제 4 트랜지스터를 pMOS로 구성한 유기 발광 다이오드 표시장치를 도시한 것이다. 이 또한 도 7 (a)의 회로에서 nMOS와 pMOS를 함께 사용하여도 문턱 전압 보상이 가능함을 보여준다.
도 10의 (a)는 도 9(a)의 동작 타이밍도이다.
도 9의 (b)는 도 7 (b)의 제 3 트랜지스터와 제 4 트랜지스터를 nMOS로 구성한 유기 발광 다이오드 표시장치를 도시한 것이다.
도 10의 (b)는 도 9(b)의 동작 타이밍도이다. 이 또한 도 7(b)의 회로에서 nMOS와 pMOS를 함께 사용하여도 문턱 전압 보상이 가능함을 보여준다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
3A illustrates an organic light emitting diode display including five transistors and one capacitor, which is an organic light emitting diode display in the case of an nMOS transistor.
FIG. 4A shows an operation timing diagram of FIG. 3A using the nMOS transistor of FIG. 3.
First, when scan1 [n] becomes high in the section A n of FIG. 4A, transistors T3 and T2 are turned on, and the VDD power supply voltage is turned on through a transistor T4 that is already turned on. (C st ) is charged. At this time, since the transistor T2 is in an on state and the transistor T5 is in an off state, a data voltage is applied to a source of the transistor T1.
After that, when scan2 [n] becomes low in the B n period, the transistor T4 is turned off, and the charges charged in the capacitor C st are turned off from the transistors T3 and T1 that are already turned on. Through the discharge to the data line (data line). In this case, since the transistor T1 is a diode connection and the source of the transistor T1 is applied with a data voltage, the voltage of the capacitor C st is obtained by adding the data voltage to the threshold voltage of the transistor T1. Only voltage is maintained and the rest is discharged. Next, when scan1 [n] becomes low in the period A n + 1 B n + 1 , the transistors T1 and T3 are turned off, and the threshold voltage and data of the transistor T1 are stored in the gate of the transistor T1. (data) The sum of the voltages is maintained and scan2 [n-1] becomes high so that transistor T5 is turned on and the current corresponding to the voltage applied to transistor T1 through transistor T1 is transistor. Through (T5) it flows to the organic light emitting diode. Therefore, as the threshold voltage of the transistor T1 increases, a voltage as high as the threshold voltage is applied to the gate of the transistor T1 and a constant current flows to the organic light emitting diode, thereby compensating the threshold voltage due to deterioration of the nMOS transistor T1. . In addition, the present invention increases the aperture ratio by reducing one capacitor having a large area instead of adding one transistor compared to four transistors and two capacitors that are generally used.
FIG. 3 (b) shows an organic light emitting diode display in which the circuit of FIG. 3 (a) is composed of pMOS transistors.
FIG. 4B shows an operation timing diagram of FIG. 3B using a pMOS transistor. When the pMOS transistor is configured as shown in FIG. 3A, the luminance of the light emitting device may be uniform by compensating for the non-uniform threshold voltage of the pMOS transistor T. FIG.
FIG. 5A illustrates an organic light emitting diode display in which the third transistor and the fourth transistor of FIG. 3A are formed of pMOS.
6A is an operation timing diagram of FIG. 5A. When scan1 [n] is in a low state and scan2 [n] is low in an A n section of FIG. T3) T4 is turned on. At this time, the VDD power supply voltage is stored in the capacitor C st through the transistors T3 and T4.
Subsequently, when scan1 [n] becomes high in the B n period, the transistor T2 is turned on and the data voltage is applied to the source of the transistor T1. At the same time, the transistor T4 is turned off and the power supply voltage is turned off. The electric charge charged in the capacitor C st is discharged to the transistor T2 through the transistor T1 connected in the form of a diode. At this time, since the data voltage is applied through the transistor T2, the gate voltage of the transistor T1 is discharged only up to the sum of the threshold voltage and the data voltage of the transistor T1. The transistor T1 is turned off. Subsequently, when scan1 [n] becomes low in the C n period, the transistor T2 is turned off and the transistor T4 is turned on. At the same time, a current corresponding to the sum of the threshold voltage and the data voltage of the transistor T1 flows through the transistor T5 to the organic light emitting diode. This also compensates for the threshold voltage change due to deterioration of the transistor T1. According to the present invention, threshold voltage compensation is possible even when nMOS and pMOS are used together in the circuit of FIG.
FIG. 5B illustrates an organic light emitting diode display in which the third transistor and the fourth transistor of FIG. 3B are formed of nMOS.
FIG. 6B is a diagram illustrating an operation timing diagram of FIG. 5B. In addition, in the circuit of FIG. 3 (b), threshold voltage compensation is possible even when nMOS and pMOS are used together.
FIG. 7A is a circuit of FIG. 3A to apply a high voltage to a source of an organic light emitting diode instead of a transistor T5 that blocks a current flowing to the organic light emitting diode during threshold voltage compensation, thereby preventing current flow. It is.
Fig. 8A is an operation timing diagram of Fig. 7A. One scan signal is added to block the current flowing to the organic light emitting diode during threshold voltage compensation, but the transistor can be reduced by one to increase the aperture ratio.
FIG. 7 (b) prevents the flow of current by applying a low voltage to the drain of the organic light emitting diode instead of the transistor T5 which blocks the current flowing to the organic light emitting diode during the threshold voltage compensation in the circuit of FIG. 3 (b). have. In addition, as in Fig. 7A, one transistor can be reduced, and the aperture ratio is increased.
FIG. 8B is an operation timing diagram of FIG. 7B.
FIG. 9A illustrates an organic light emitting diode display in which the third transistor and the fourth transistor of FIG. 7A are formed of pMOS. This also shows that the threshold voltage compensation is possible even when the nMOS and pMOS are used together in the circuit of FIG.
FIG. 10A is an operation timing diagram of FIG. 9A.
FIG. 9B illustrates an organic light emitting diode display in which the third transistor and the fourth transistor of FIG. 7B are formed of nMOS.
FIG. 10B is an operation timing diagram of FIG. 9B. This also shows that the threshold voltage compensation is possible even when using the nMOS and pMOS in the circuit of FIG.
상술한 바와 같이, 본 발명에 따른 화소 회로에 의하면, 능동 소자인 트랜지스터의 불균일한 문턱 전압을 보상하여 구동전류를 발생시키기 때문에 발광 소자의 휘도를 균일하게 할 수 있다.As described above, according to the pixel circuit of the present invention, since the driving current is generated by compensating the non-uniform threshold voltage of the transistor which is the active element, the luminance of the light emitting element can be made uniform.
또한 발명에 따른 화소 회로를 이용하는 본 발명에 따른 유기 발광 다이오드 표시 장치에 의하면, 오랜 시간의 사용으로 인한 트랜지스터의 열화로 발생되는 문턱 전압의 변화도 보상이 되어서, 표시 장치의 수명을 증가 시킬 수 있다.In addition, according to the organic light emitting diode display device using the pixel circuit according to the invention, the change in the threshold voltage caused by the deterioration of the transistor due to the use of a long time can be compensated, thereby increasing the life of the display device. .
또한, 발명에 따른 화소 회로를 이용하는 본 발명에 따른 유기 발광 다이오드 표시 장치에 의하면, 각 화소마다의 유기 발광 다이오드에 원하는 전류가 흐르도록 제어하기 때문에 디스플레이의 고정세화에도 고품질의 화상을 제공할 수 있다.In addition, according to the organic light emitting diode display according to the present invention using the pixel circuit according to the invention, since a desired current flows through the organic light emitting diode for each pixel, a high quality image can be provided even with high definition of the display. .
본 발명은 상기 실시 예에만 한정되지 않으며, 본 발명의 기술적 사상 내의 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.The present invention is not limited only to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical spirit of the present invention.
상술한 바와 같이, 본 발명에 따른 화소 회로에 의하면, 능동 소자인 트랜지스터의 불균일한 문턱 전압을 보상하여 구동전류를 발생시키기 때문에 발광 소자의 휘도를 균일하게 할 수 있다.As described above, according to the pixel circuit of the present invention, since the driving current is generated by compensating the non-uniform threshold voltage of the transistor which is the active element, the luminance of the light emitting element can be made uniform.
또한 발명에 따른 화소 회로를 이용하는 본 발명에 따른 유기 발광 다이오드 표시 장치에 의하면, 오랜 시간의 사용으로 인한 트랜지스터의 열화로 발생되는 문턱 전압의 변화도 보상이 되어서, 표시 장치의 수명을 증가 시킬 수 있다. In addition, according to the organic light emitting diode display device using the pixel circuit according to the invention, the change in the threshold voltage caused by the deterioration of the transistor due to the use of a long time can be compensated, thereby increasing the life of the display device. .
또한, 발명에 따른 화소 회로를 이용하는 본 발명에 따른 유기 발광 다이오드 표시 장치에 의하면, 각 화소마다의 유기 발광 다이오드에 원하는 전류가 흐르도록 제어하기 때문에 디스플레이의 고정세화에도 고품질의 화상을 제공할 수 있다.In addition, according to the organic light emitting diode display according to the present invention using the pixel circuit according to the invention, since a desired current flows through the organic light emitting diode for each pixel, a high quality image can be provided even with high definition of the display. .
본 발명은 상기 실시 예에만 한정되지 않으며, 본 발명의 기술적 사상 내의 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.The present invention is not limited only to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical spirit of the present invention.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030020315A KR100671821B1 (en) | 2003-04-01 | 2003-04-01 | Organic Light Emitting Diode Display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030020315A KR100671821B1 (en) | 2003-04-01 | 2003-04-01 | Organic Light Emitting Diode Display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040085575A KR20040085575A (en) | 2004-10-08 |
| KR100671821B1 true KR100671821B1 (en) | 2007-01-19 |
Family
ID=37368547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030020315A KR100671821B1 (en) | 2003-04-01 | 2003-04-01 | Organic Light Emitting Diode Display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100671821B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017024454A1 (en) * | 2015-08-07 | 2017-02-16 | 深圳市柔宇科技有限公司 | Pixel circuit and drive method therefor, and display panel |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100846984B1 (en) | 2007-02-27 | 2008-07-17 | 삼성에스디아이 주식회사 | Organic light emitting display and fabricating method thereof |
-
2003
- 2003-04-01 KR KR1020030020315A patent/KR100671821B1/en active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017024454A1 (en) * | 2015-08-07 | 2017-02-16 | 深圳市柔宇科技有限公司 | Pixel circuit and drive method therefor, and display panel |
| CN106688030A (en) * | 2015-08-07 | 2017-05-17 | 深圳市柔宇科技有限公司 | Pixel circuit and drive method therefor, and display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040085575A (en) | 2004-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100452114B1 (en) | Pixel circuit and Organic Light Eitting Dode display using the same | |
| KR100653846B1 (en) | circuit and method for driving 0rganic Light-Emitting Diode | |
| US8395567B2 (en) | Display device and method of controlling the same | |
| JP4398413B2 (en) | Pixel drive circuit with threshold voltage compensation | |
| KR101499236B1 (en) | Display device and driving method thereof | |
| US7138967B2 (en) | Display device and driving method thereof | |
| US9552760B2 (en) | Display panel | |
| US8115705B2 (en) | Display device | |
| KR100547515B1 (en) | Organic light emitting diode display and method for driving oled | |
| KR100600350B1 (en) | demultiplexer and Organic electroluminescent display using thereof | |
| US8487843B2 (en) | Display device and driving method thereof | |
| KR100670129B1 (en) | Image display apparatus and driving method thereof | |
| KR20100064940A (en) | Display device and driving method thereof | |
| CN113053281A (en) | Pixel driving circuit and electroluminescent display device including the same | |
| US8305310B2 (en) | Display device and method of controlling the same | |
| CN1443002B (en) | Semi conductor integrated circuit and its driving method | |
| US7586468B2 (en) | Display device using current driving pixels | |
| KR100354642B1 (en) | Active matrix type electro luminesence display device | |
| CN100437701C (en) | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device | |
| KR20100054001A (en) | Display device and driving method thereof | |
| US7675018B2 (en) | Circuit and method for driving organic light emitting diode | |
| JP2005156705A (en) | Driving method of pixel circuit, pixel circuit, electrooptical device and electronic equipment | |
| KR100671821B1 (en) | Organic Light Emitting Diode Display | |
| CN116343675A (en) | Display device | |
| CN116312344A (en) | Pixel circuit and pixel driving device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120824 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130308 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151111 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170110 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171227 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190408 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20200106 Year of fee payment: 14 |