KR100646975B1 - Thin film transistor and method for fabricating the same - Google Patents

Thin film transistor and method for fabricating the same Download PDF

Info

Publication number
KR100646975B1
KR100646975B1 KR1020050084881A KR20050084881A KR100646975B1 KR 100646975 B1 KR100646975 B1 KR 100646975B1 KR 1020050084881 A KR1020050084881 A KR 1020050084881A KR 20050084881 A KR20050084881 A KR 20050084881A KR 100646975 B1 KR100646975 B1 KR 100646975B1
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor layer
gate insulating
gate
thin film
Prior art date
Application number
KR1020050084881A
Other languages
Korean (ko)
Inventor
정재경
신현수
권세열
진동언
모연곤
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050084881A priority Critical patent/KR100646975B1/en
Application granted granted Critical
Publication of KR100646975B1 publication Critical patent/KR100646975B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

A TFT is provided to operate a TFT without causing photoconductive effect and reduce power consumption by using a transparent TFT in a liquid display apparatus. A gate electrode(220) is formed on a substrate(210). A gate insulation layer(230) is formed on the gate electrode, composed of at least two insulation layers having different dielectric constants. A semiconductor layer(240) is formed on the gate insulation layer, made of a transparent semiconductor. A source/drain electrode(260) is formed on the semiconductor layer. The gate insulation layer includes first and second insulation layers. The first insulation layer is formed between electrode the semiconductor layer and the gate, made of a transparent material. The second insulation layer is formed between the first insulation layer and the semiconductor layer, made of a transparent material having a lower dielectric constant than that of the first insulation layer.

Description

박막 트랜지스터 및 그 제조방법{Thin Film Transistor and Method for Fabricating the Same}Thin Film Transistor and Method for Fabricating the Same

도 1은 종래의 박막 트랜지스터의 측단면도이다.1 is a side cross-sectional view of a conventional thin film transistor.

도 2는 본 발명의 제1 실시예에 의한 박막 트랜지스터의 측단면도이다.2 is a side cross-sectional view of a thin film transistor according to a first embodiment of the present invention.

도 3a 내지 도3e는 도 2에 도시된 박막 트랜지스터의 형성단계별 측단면도이다.3A to 3E are side cross-sectional views of the formation steps of the thin film transistor illustrated in FIG. 2.

도 4는 본 발명의 제2 실시예에 의한 박막 트랜지스터의 측단면도이다.4 is a side cross-sectional view of a thin film transistor according to a second embodiment of the present invention.

도 5는 본 발명의 제3 실시예에 의한 박막 트랜지스터의 측단면도이다.5 is a side cross-sectional view of a thin film transistor according to a third embodiment of the present invention.

도 6a 내지 도 6d는 도 5에 도시된 박막 트랜지스터의 형성단계별 측단면도이다.6A to 6D are side cross-sectional views of the formation steps of the thin film transistor illustrated in FIG. 5.

도 7은 본 발명의 제4 실시예에 의한 박막 트랜지스터의 측단면도이다.7 is a side cross-sectional view of a thin film transistor according to a fourth embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

200,500 : 박막 트랜지스터 210,510 : 기판 200,500: thin film transistor 210,510: substrate

220,560 : 게이트 전극 230,550 : 게이트 절연막220,560: gate electrode 230,550: gate insulating film

230b,550b: 제1 게이트 절연막 230c,550a: 제2 게이트 절연막230b, 550b: first gate insulating film 230c, 550a: second gate insulating film

230a,550c: 제3 게이트 절연막 240,540 : 반도체층230a, 550c: third gate insulating film 240, 540: semiconductor layer

250,530 : 오믹 컨택층 260,520 : 소스 및 드레인전극250,530: ohmic contact layer 260,520: source and drain electrodes

본 발명은 박막 트랜지스터 및 그 제조방법에 관한 것으로, 특히 투명 반도체막 및 다층 구조의 게이트 절연막을 구비하는 박막 트랜지스터 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor and a method for manufacturing the same, and more particularly, to a thin film transistor including a transparent semiconductor film and a multi-layered gate insulating film.

최근, 박막 트랜지스터(Thin Film Transistor, TFT)는 유기 발광 표시장치(Organic Light Emitting Display, OLED) 또는 액정 표시장치(Liquid Crystal Display, LCD) 등의 표시장치에서 각각의 화소(pixel)를 동작시키는 스위칭 소자로써 광범위하게 사용되고 있다. 이에 따라 박막 트랜지스터의 제조에 많은 관심이 기울여지고 있으며, 더 효율적인 박막 트랜지스터 및 그 제조 방법들이 고안되고 있다.Recently, thin film transistors (TFTs) are switching for operating respective pixels in a display device such as an organic light emitting display (OLED) or a liquid crystal display (LCD). It is widely used as an element. Accordingly, much attention has been paid to the manufacture of thin film transistors, and more efficient thin film transistors and their manufacturing methods have been devised.

도 1은 종래의 박막 트랜지스터의 측단면도이다.1 is a side cross-sectional view of a conventional thin film transistor.

도 1을 참조하면, 종래의 박막 트랜지스터(100)는 기판(110), 기판(110) 상에 형성된 게이트 전극(120), 게이트 전극(120) 상에 형성된 게이트 절연막(130), 게이트 절연막(130) 상에 형성된 반도체층(140), 반도체층(140) 상에 형성된 오믹 컨택층(150) 및 오믹 컨택층(150) 상에 형성된 소스 및 드레인 전극(160)을 구비한다.Referring to FIG. 1, the conventional thin film transistor 100 includes a substrate 110, a gate electrode 120 formed on the substrate 110, a gate insulating film 130 formed on the gate electrode 120, and a gate insulating film 130. The semiconductor layer 140 is formed on the semiconductor layer 140, the ohmic contact layer 150 formed on the semiconductor layer 140, and the source and drain electrodes 160 formed on the ohmic contact layer 150.

여기서, 게이트 절연막(130)은 산화막 또는 질화막으로 형성된다. 그리고, 반도체층(140)은 일반적으로 비정질 실리콘(a-Si)을 이용하여 형성된다. 이와 같은 반도체층(140)은 정공 또는 전자와 같은 캐리어들이 이동할 수 있는 통로인 채널영역을 형성한다. Here, the gate insulating film 130 is formed of an oxide film or a nitride film. The semiconductor layer 140 is generally formed using amorphous silicon (a-Si). The semiconductor layer 140 forms a channel region that is a passage through which carriers such as holes or electrons can move.

이와 같은 종래의 박막 트랜지스터(100)가 발광 표시장치의 스위칭 소자로 이용될 경우, 불투명한 비정질 실리콘의 특성으로 인하여 채널의 폭을 넓히는 데 한계가 있었다. 따라서, 채널에 대전류가 흐르지 못하여 박막 트랜지스터(100)에 높은 전압을 인가해야만 했다. 이로 인하여, 종래의 박막 트랜지스터(100)에서는 소자가 열화되고 소비전력이 증대되는 문제점이 발생했다.When such a conventional thin film transistor 100 is used as a switching element of a light emitting display device, there is a limit in widening a channel width due to opaque amorphous silicon. Therefore, a large current cannot flow through the channel, and a high voltage must be applied to the thin film transistor 100. For this reason, the conventional thin film transistor 100 has a problem that the element is deteriorated and the power consumption is increased.

또한, 종래의 박막 트랜지스터(100)가 액정 표시장치에서 사용될 경우, 불투명한 반도체층(140)이 백-라이트(Back-Light)의 빛을 부분적으로 흡수하여 광전도 현상이 발생했고, 이는 불필요한 빛의 손실로도 이어져서 소비 전력이 증대되는 문제점이 발생했다.In addition, when the conventional thin film transistor 100 is used in the liquid crystal display, the opaque semiconductor layer 140 partially absorbs the light of the back-light, thereby causing a photoconductive phenomenon. It also led to a loss of, resulting in a problem of increased power consumption.

전술한 바와 같은 종래의 박막 트랜지스터(100)의 문제점을 해결하기 위하여 채널을 형성하는 반도체층(140)을 투명막으로 형성하는 기술이 요구되고 있다. 또한, 투명한 반도체층의 특성에 적합한 게이트 절연막을 형성하는 기술도 더불어 요구되고 있다.In order to solve the problems of the conventional thin film transistor 100 as described above, there is a need for a technique for forming a semiconductor layer 140 forming a channel as a transparent film. There is also a demand for a technique for forming a gate insulating film suitable for the characteristics of the transparent semiconductor layer.

따라서, 본 발명의 목적은 투명 반도체막을 구비하는 박막 트랜지스터 및 그 제조방법을 제공하는 것이다. Accordingly, an object of the present invention is to provide a thin film transistor having a transparent semiconductor film and a method of manufacturing the same.

본 발명의 다른 목적은 투명 반도체막의 특성에 적합한 게이트 절연막을 구비하는 박막 트랜지스터 및 그 제조방법을 제공하는 것이다.Another object of the present invention is to provide a thin film transistor having a gate insulating film suitable for the characteristics of a transparent semiconductor film and a method of manufacturing the same.

상기 목적을 달성하기 위하여, 본 발명의 제1 측면은 기판 상에 형성된 게이트 전극과, 상기 게이트 전극 상에 형성되며, 유전율이 다른 적어도 두 개의 절연막으로 이루어진 게이트 절연막과, 상기 게이트 절연막 상에 형성되며, 투명한 반도체로 이루어지는 반도체층 및 상기 반도체층 상에 형성된 소스 및 드레인 전극을 구비하는 박막 트랜지스터를 제공한다.In order to achieve the above object, a first aspect of the present invention is a gate electrode formed on a substrate, a gate insulating film formed on the gate electrode, at least two insulating films having different dielectric constants, and formed on the gate insulating film A thin film transistor comprising a semiconductor layer made of a transparent semiconductor and source and drain electrodes formed on the semiconductor layer.

바람직하게, 상기 게이트 절연막은 상기 게이트 전극과 상기 반도체층 사이에 형성되며, 투명한 물질로 이루어진 제1 절연막 및 상기 제1 절연막과 상기 반도체층 사이에 형성되며, 상기 제1 절연막보다 저유전상수를 가진 투명 물질로 이루어진 제2 절연막을 구비한다. 상기 제1 절연막은 HfO2 또는 ZrO2로 이루어진다. 상기 제2 절연막은 Al2O3로 이루어진다.Preferably, the gate insulating film is formed between the gate electrode and the semiconductor layer, and is formed between a first insulating film made of a transparent material and the first insulating film and the semiconductor layer, and has a lower dielectric constant than the first insulating film. And a second insulating film made of a material. The first insulating layer is made of HfO 2 or ZrO 2 . The second insulating layer is made of Al 2 O 3 .

본 발명의 제2 측면은 기판 상에 형성된 소스 및 드레인 전극과, 상기 소스 및 드레인 전극 상에 형성되며, 투명한 반도체로 이루어지는 반도체층과, 상기 반 도체층 상에 형성되며, 유전율이 다른 적어도 두 개의 절연막으로 이루어진 게이트 절연막 및 상기 게이트 절연막 상에 형성된 게이트 전극을 구비하는 박막 트랜지스터를 제공한다. A second aspect of the present invention provides a source and drain electrode formed on a substrate, a semiconductor layer formed on the source and drain electrodes, a semiconductor layer made of a transparent semiconductor, and formed on the semiconductor layer, and at least two different dielectric constants. A thin film transistor having a gate insulating film made of an insulating film and a gate electrode formed on the gate insulating film is provided.

바람직하게, 상기 게이트 절연막은 상기 게이트 전극과 상기 반도체층 사이에 형성되며, 투명한 물질로 이루어진 제1 절연막 및 상기 제1 절연막과 상기 반도체층 사이에 형성되며, 상기 제1 절연막보다 저유전상수를 가진 투명 물질로 이루어진 제2 절연막을 구비한다. 상기 제1 절연막은 HfO2 또는 ZrO2로 이루어진다. 상기 제2 절연막은 Al2O3로 이루어진다.Preferably, the gate insulating film is formed between the gate electrode and the semiconductor layer, and is formed between a first insulating film made of a transparent material and the first insulating film and the semiconductor layer, and has a lower dielectric constant than the first insulating film. And a second insulating film made of a material. The first insulating layer is made of HfO 2 or ZrO 2 . The second insulating layer is made of Al 2 O 3 .

본 발명의 제3 측면은 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 상에 서로 다른 유전율을 가진 적어도 두 개의 절연막으로 이루어지는 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 투명한 반도체로 반도체층을 형성하는 단계 및 상기 반도체층 상에 소스 및 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공한다.According to a third aspect of the present invention, there is provided a method of forming a gate electrode on a substrate, forming a gate insulating film including at least two insulating films having different dielectric constants on the gate electrode, and forming a transparent semiconductor on the gate insulating film. It provides a method of manufacturing a thin film transistor comprising forming a semiconductor layer and forming a source and a drain electrode on the semiconductor layer.

바람직하게, 상기 게이트 절연막을 형성하는 단계는 상기 게이트 전극과 상기 반도체층 사이에 투명한 물질로 이루어지는 제1 절연막을 형성하는 단계 및 상기 제1 절연막과 상기 반도체층 사이에 상기 제1 절연막보다 저유전상수를 가진 투명 물질로 이루어진 제2 절연막을 형성하는 단계를 포함한다. 상기 제1 절연막은 HfO2 또는 ZrO2로 형성된다. 상기 제2 절연막은 Al2O3로 형성된다. Preferably, the forming of the gate insulating film may include forming a first insulating film made of a transparent material between the gate electrode and the semiconductor layer, and having a lower dielectric constant than the first insulating film between the first insulating film and the semiconductor layer. And forming a second insulating film made of the transparent material having the same. The first insulating layer is formed of HfO 2 or ZrO 2 . The second insulating film is formed of Al 2 O 3 .

본 발명의 제4 측면은 기판 상에 소스 및 드레인 전극을 형성하는 단계와, 상기 소스 및 드레인 전극 상에 투명한 반도체로 반도체층을 형성하는 단계와, 상기 반도체층 상에 서로 다른 유전율을 가진 적어도 두 개의 절연막으로 이루어지는 게이트 절연막을 형성하는 단계 및 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공한다.A fourth aspect of the invention provides a method of forming a source and drain electrode on a substrate, forming a semiconductor layer with a transparent semiconductor on the source and drain electrodes, and at least two having different dielectric constants on the semiconductor layer. It provides a method for manufacturing a thin film transistor comprising the step of forming a gate insulating film consisting of two insulating films and forming a gate electrode on the gate insulating film.

바람직하게, 상기 게이트 절연막을 형성하는 단계는 상기 게이트 전극과 상기 반도체층 사이에 투명한 물질로 이루어지는 제1 절연막을 형성하는 단계 및 상기 제1 절연막과 상기 반도체층 사이에 상기 제1 절연막보다 저유전상수를 가진 투명 물질로 이루어진 제2 절연막을 형성하는 단계를 포함한다. 상기 제1 절연막은 HfO2 또는 ZrO2로 형성된다. 상기 제2 절연막은 Al2O3로 형성된다. Preferably, the forming of the gate insulating film may include forming a first insulating film made of a transparent material between the gate electrode and the semiconductor layer, and having a lower dielectric constant than the first insulating film between the first insulating film and the semiconductor layer. And forming a second insulating film made of the transparent material having the same. The first insulating layer is formed of HfO 2 or ZrO 2 . The second insulating film is formed of Al 2 O 3 .

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예가 첨부된 도 2 내지 도 7을 참조하여 자세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to FIGS. 2 to 7 in which preferred embodiments of the present invention may be easily implemented by those skilled in the art.

도 2는 본 발명의 제1 실시예에 의한 박막 트랜지스터의 측단면도이다.2 is a side cross-sectional view of a thin film transistor according to a first embodiment of the present invention.

도 2를 참조하면, 본 발명의 제1 실시예에 의한 박막 트랜지스터(200)는 기판(210), 기판(210) 상에 형성된 게이트 전극(220), 게이트 전극(220) 상에 형성된 제1 게이트 절연막(230b), 제1 게이트 절연막(230b) 상에 형성된 제2 게이트 절연막(230c), 제2 게이트 절연막(230c) 상에 형성된 반도체층(240), 반도체층(240) 상 에 형성된 오믹 컨택층(250) 및 오믹 컨택층(250) 상에 형성된 소스 및 드레인 전극(260)을 구비하는 바텀 게이트(Bottom Gate) 구조로 형성된다.2, the thin film transistor 200 according to the first embodiment of the present invention may include a substrate 210, a gate electrode 220 formed on the substrate 210, and a first gate formed on the gate electrode 220. The ohmic contact layer formed on the insulating film 230b, the second gate insulating film 230c formed on the first gate insulating film 230b, the semiconductor layer 240 formed on the second gate insulating film 230c, and the semiconductor layer 240. And a bottom gate structure including source and drain electrodes 260 formed on the 250 and the ohmic contact layer 250.

게이트 전극(220)은 기판(210) 상에 소정의 패턴으로 형성된다. 여기서, 게이트 전극(220)은 투명성을 띠는 ITO( indium tin oxide ), IZO (indium zinc oxide ), ITZO( indium zinc oxide ), ICO(Indium Cesium Oxide) 또는 반투명 메탈 등으로 형성될 수 있으며, 이들에 제한되지는 않는다. 이와 같은 게이트 전극(220)은 박막 트랜지스터(200)를 구동하기 위한 전압을 공급받는다.The gate electrode 220 is formed on the substrate 210 in a predetermined pattern. The gate electrode 220 may be formed of transparent indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (ITZO), indium cesium oxide (ICO), or a translucent metal. It is not limited to. The gate electrode 220 receives a voltage for driving the thin film transistor 200.

반도체층(240)은 게이트 전극(220)에 구동전압이 인가되었을 때, 캐리어가 이동하는 통로인 채널을 형성한다. 이와 같은 반도체층(240)은 투명한 물질로 형성된다. 예를 들어, 반도체층(240)은 ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, LaCuOS와 같은 산화물, GaN, InGaN, AlGaN, InGaAlN과 같은 질화물 및 SiC, Diamond와 같은 탄화물 중 어느 하나로 형성될 수 있다. 그런데, 이와 같은 대부분의 투명 반도체들은 단원자 반도체인 비정질 실리콘(a-Si)이나 다결정 실리콘(poly-Si)에 비해 무질서하며 조성이 복잡하고 밴드-갭(band-gap)이 큰 화합물이다. 따라서, 결함이 적은 투명 반도체층(240)을 형성하기 위해서는 고온에서 공정을 수행해야만 한다. 하지만, 기판(210) 등이 열에 약하기 때문에 실제로 박막 트랜지스터(200)를 제조할 때에는 충분히 높은 온도에서 제조하지 못한다. 이에 따라 반도체층(240) 내의 결함으로 인한 트랩(trap)이 발생할 수 있다. 이러한 트랩은 박막 트랜지스터(200)의 게이트 효율이 떨어뜨리고, 게이트 누설전류를 증가시킨다.The semiconductor layer 240 forms a channel that is a path through which the carrier moves when a driving voltage is applied to the gate electrode 220. The semiconductor layer 240 is formed of a transparent material. For example, the semiconductor layer 240 may be any one of ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, oxides such as LaCuOS, nitrides such as GaN, InGaN, AlGaN, InGaAlN, and carbides such as SiC and Diamond. It can be formed as one. By the way, most of the transparent semiconductors are a chaotic, complex composition, and a large band-gap compound compared to the monoatomic semiconductors such as amorphous silicon (a-Si) or polycrystalline silicon (poly-Si). Therefore, in order to form the transparent semiconductor layer 240 having fewer defects, the process must be performed at a high temperature. However, since the substrate 210 or the like is weak in heat, the thin film transistor 200 may not be manufactured at a sufficiently high temperature when the thin film transistor 200 is actually manufactured. Accordingly, traps due to defects in the semiconductor layer 240 may occur. This trap decreases the gate efficiency of the thin film transistor 200 and increases the gate leakage current.

이를 방지하게 위하여, 본 실시예에서는 게이트 전극(220)과 반도체층(240) 사이에 투명하며 고유전상수(high-k)를 가진 물질로 이루어진 제1 게이트 절연막(230b)을 형성한다. 예를 들어, 제1 게이트 절연막(230b)은 HfO2 또는 ZrO2 등으로 형성될 수 있다. 이와 같은 물질들은 투명한 반도체층(240)의 장점을 살리면서, 게이트 누설전류를 줄이고 스위칭 효율을 높인다. 그런데, 이때 고유전상수 물질들은 반응성이 커서 반도체층(240)의 물질과 계면반응 및 상호확산을 일으켜 소자를 열화시킬 수 있다.In order to prevent this, in the present embodiment, a first gate insulating layer 230b made of a material having a high dielectric constant (high-k) is formed between the gate electrode 220 and the semiconductor layer 240. For example, the first gate insulating layer 230b may be formed of HfO 2, ZrO 2 , or the like. Such materials reduce the gate leakage current and increase the switching efficiency while taking advantage of the transparent semiconductor layer 240. However, at this time, the high dielectric constant materials are highly reactive, which may cause interfacial reactions and interdiffusion with the material of the semiconductor layer 240, resulting in deterioration of the device.

이러한 제1 게이트 절연막(230b)과 반도체층(240) 사이의 계면특성을 개선하기 위하여 본 실시예에서는 제1 게이트 절연막(230b)과 반도체층(240) 사이에 투명하며 제1 게이트 절연막(230b)보다 저유전상수(low-k)를 가지는 물질로 이루어진 제2 게이트 절연막(230c)을 형성한다. 예를 들어, 제2 게이트 절연막(230c)은 Al2O3로 형성될 수 있다. 이와 같은 저유전상수 물질은 반응성이 작아 계면특성이 우수하다. 전술한 제1 게이트 절연막(230b) 및 제2 게이트 절연막(230c)은 게이트 전극(220)과 반도체층(240) 사이에 전류가 흐르는 것을 방지한다.In order to improve the interface between the first gate insulating layer 230b and the semiconductor layer 240, the first gate insulating layer 230b is transparent between the first gate insulating layer 230b and the semiconductor layer 240 in this embodiment. A second gate insulating layer 230c made of a material having a lower dielectric constant (low-k) is formed. For example, the second gate insulating layer 230c may be formed of Al 2 O 3 . Such low dielectric constant materials have low reactivity and have excellent interfacial properties. The first gate insulating layer 230b and the second gate insulating layer 230c described above prevent current from flowing between the gate electrode 220 and the semiconductor layer 240.

오믹 컨택층(250)은 반도체층(240) 상에 형성되며, 반도체에 불순물을 도핑함으로써 형성된다. The ohmic contact layer 250 is formed on the semiconductor layer 240 and is formed by doping impurities into the semiconductor.

소스 및 드레인 전극(260)은 오믹 컨택층(250) 상에 소정의 패턴으로 형성된다. 여기서, 소스 및 드레인 전극(260)은 전도성과 투명성이 양호한 금속, 예컨대 ITO( indium tin oxide ), IZO (indium zinc oxide ), ITZO( indium zinc oxide ), ICO(Indium Cesium Oxide) 또는 반투명 메탈 등으로 형성될 수 있으며, 이들에 제한되지는 않는다.The source and drain electrodes 260 are formed in a predetermined pattern on the ohmic contact layer 250. Here, the source and drain electrodes 260 may be formed of a metal having good conductivity and transparency, such as indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (ITZO), indium cesium oxide (ICO), or translucent metal. May be formed, but is not limited to these.

전술한 본 발명의 제1 실시예에 따른 박막 트랜지스터(200)가 발광 표시장치의 스위칭 소자로 이용될 경우, 채널을 형성하는 반도체층(240)이 투명하기 때문에 개구율에 대한 고민없이 채널의 폭을 넓힐 수 있다. 따라서, 대전류로 박막 트랜지스터(200)를 구동할 수 있게 되어 박막 트랜지스터(200)에 높은 전압을 인가하지 않아도 된다. 이로 인하여, 소자의 열화를 줄이고 고해상도의 영상을 표시하면서 소비전력도 절감할 수 있다.When the thin film transistor 200 according to the first exemplary embodiment of the present invention is used as a switching element of a light emitting display device, since the semiconductor layer 240 forming the channel is transparent, the width of the channel can be reduced without worrying about the aperture ratio. You can widen it. Therefore, the thin film transistor 200 can be driven with a large current, so that a high voltage does not need to be applied to the thin film transistor 200. As a result, it is possible to reduce the deterioration of the device and to reduce power consumption while displaying a high resolution image.

또한, 본 제1 실시예에 따른 박막 트랜지스터(200)가 액정 표시장치에서 사용될 경우, 제1 및 제2 게이트 절연막(230b, 230c)과 반도체층(240)이 투명하기 때문에 광전도 현상없이 박막 트랜지스터(200)를 동작시킬 수 있고, 백라이트 빛의 불필요한 손실을 없애 소비전력을 절감할 수 있다. In addition, when the thin film transistor 200 according to the first exemplary embodiment is used in a liquid crystal display device, since the first and second gate insulating layers 230b and 230c and the semiconductor layer 240 are transparent, the thin film transistor does not have a photoconductive phenomenon. The operation 200 can be operated and power consumption can be reduced by eliminating unnecessary loss of backlight light.

이와 더불어, 본 실시예에서는 투명 반도체층(240)을 사용할 경우 발생할 수 있는 문제점들을 보완하는 이중 구조의 게이트 절연막을 제공한다. 즉, 본 실시예에서는 고유전상수를 가진 투명물질로 이루어지는 제1 게이트 절연막(230b)을 형성함으로써, 투명 반도체층(240)의 트랩으로 인한 게이트 효율 저하 및 게이트 누설전류 증가를 방지한다. 또한, 제1 게이트 절연막(230b)과 반도체층(240) 사이에 저유전상수를 가진 투명물질로 이루어지는 제2 게이트 절연막(230c)을 형성함으로써, 제1 절연막(230b)과 반도체층(240) 사이의 계면특성을 향상시킨다. In addition, the present exemplary embodiment provides a double-layered gate insulating layer that compensates for problems that may occur when the transparent semiconductor layer 240 is used. That is, in the present exemplary embodiment, the first gate insulating layer 230b made of a transparent material having a high dielectric constant is formed, thereby preventing a decrease in gate efficiency and an increase in gate leakage current due to the trap of the transparent semiconductor layer 240. In addition, a second gate insulating film 230c made of a transparent material having a low dielectric constant is formed between the first gate insulating film 230b and the semiconductor layer 240, thereby forming a gap between the first insulating film 230b and the semiconductor layer 240. Improve the interfacial properties.

도 3a 내지 도 3e는 도 2에 도시된 박막 트랜지스터의 형성단계별 측단면도이다. 이하에서는 도 3a 내지 도 3e를 참조하여 도 2에 도시된 박막 트랜지스터의 제조공정을 상술하기로 한다.3A to 3E are side cross-sectional views of the formation steps of the thin film transistor illustrated in FIG. 2. Hereinafter, a manufacturing process of the thin film transistor illustrated in FIG. 2 will be described in detail with reference to FIGS. 3A to 3E.

도 3a 내지 도3e를 참조하면, 도 2에 도시된 박막 트랜지스터(200)를 제조하기 위해서는 우선, 기판(210) 상에 게이트 전극(220)을 형성한다. 예를 들어, 기판(210) 상에 투명성을 띠는 도전성 금속, 예컨대 ITO( indium tin oxide ), IZO (indium zinc oxide ), ITZO( indium zinc oxide ), ICO(Indium Cesium Oxide) 또는 반투명 메탈 중 하나를 스퍼터링에 의해 대략 2000Å~3000Å 정도의 두께로 증착한 뒤, 이를 소정형상으로 패터닝함으로써 게이트 전극(220)을 형성할 수 있다. (도 3a)3A to 3E, in order to manufacture the thin film transistor 200 shown in FIG. 2, first, a gate electrode 220 is formed on a substrate 210. For example, one of a conductive metal that is transparent on the substrate 210, such as indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (ITZO), indium cesium oxide (ICO), or translucent metal Is deposited to a thickness of about 2000 Pa to 3000 Pa by sputtering, and then patterned to a predetermined shape to form the gate electrode 220. (FIG. 3A)

게이트 전극(220)이 형성되면, 게이트 전극(220) 상에 제1 게이트 절연막(230b)을 형성한다. 여기서, 제1 게이트 절연막(230b)은 투명하며 고유전상수를 가진 HfO2 또는 ZrO2 등으로 형성된다.(도 3b)When the gate electrode 220 is formed, the first gate insulating layer 230b is formed on the gate electrode 220. Here, the first gate insulating film 230b is formed of HfO 2 or ZrO 2 , which is transparent and has a high dielectric constant (FIG. 3B).

제1 게이트 절연막(230b)이 형성되면, 제1 게이트 절연막(230b) 상에 제2 게이트 절연막(230c)을 형성한다. 여기서, 제2 게이트 절연막(230c)은 투명하며 제1 게이트 절연막(230b)보다 저유전상수를 가지는 Al2O3 등으로 형성된다. 이때, 제1 게이트 절연막(230b) 및 제2 게이트 절연막(230c)의 두께의 합은 200nm이하로 형성될 수 있다. 예를 들어, 제1 게이트 절연막(230b)는 100nm로 형성되고, 제2 게이트 절연막(230c)은 90nm로 형성될 수 있다.(도 3c)When the first gate insulating film 230b is formed, the second gate insulating film 230c is formed on the first gate insulating film 230b. Here, the second gate insulating film 230c is formed of Al 2 O 3 or the like having a transparent dielectric constant lower than that of the first gate insulating film 230b. In this case, the sum of the thicknesses of the first gate insulating layer 230b and the second gate insulating layer 230c may be 200 nm or less. For example, the first gate insulating film 230b may be formed at 100 nm, and the second gate insulating film 230c may be formed at 90 nm (FIG. 3C).

제2 게이트 절연막(230c)이 형성되면, 제2 게이트 절연막(230c) 상에 반도체층(240)을 형성한다. 여기서, 반도체층(240)은 투명한 광대역 반도체로 형성된다. 예를 들어, 반도체층(240)은 ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, LaCuOS와 같은 산화물, GaN, InGaN, AlGaN, InGaAlN과 같은 질화물 및 SiC, Diamond와 같은 탄화물 중 어느 하나로 형성될 수 있다.(도 3d)When the second gate insulating layer 230c is formed, the semiconductor layer 240 is formed on the second gate insulating layer 230c. Here, the semiconductor layer 240 is formed of a transparent broadband semiconductor. For example, the semiconductor layer 240 may be any one of ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, oxides such as LaCuOS, nitrides such as GaN, InGaN, AlGaN, InGaAlN, and carbides such as SiC and Diamond. It can be formed as one (Fig. 3d).

반도체층(240)이 형성되면, 반도체층(240) 상에 오믹 컨택층(250)을 형성한다. 오믹 컨택층(250)은 반도체에 불순물을 도핑하여 형성된다.When the semiconductor layer 240 is formed, an ohmic contact layer 250 is formed on the semiconductor layer 240. The ohmic contact layer 250 is formed by doping impurities into the semiconductor.

오믹 컨택층(250)이 형성되면, 오믹 컨택층(250) 및 제2 게이트 절연막(230c)의 적어도 일부분 상에 소스 및 드레인 전극(260)을 형성한다. 여기서, 소스 및 드레인 전극(260)은 전도성과 투명성이 양호한 금속, 예컨대, ITO( indium tin oxide ), IZO (indium zinc oxide ), ITZO( indium zinc oxide ), ICO(Indium Cesium Oxide) 또는 반투명 메탈 등으로 형성될 수 있으며, 이들에 제한되지는 않는다.(도 3e)When the ohmic contact layer 250 is formed, the source and drain electrodes 260 are formed on at least a portion of the ohmic contact layer 250 and the second gate insulating layer 230c. Here, the source and drain electrodes 260 may be a metal having good conductivity and transparency, such as indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (ITZO), indium cesium oxide (ICO), or translucent metal. It may be formed as, but are not limited to these (Fig. 3e).

도 4는 본 발명의 제2 실시예에 의한 박막 트랜지스터의 측단면도이다. 본 제2 실시예에 의한 박막 트랜지스터의 설명에 있어서, 제1 실시예와 동일한 부분은 동일부호를 할당하기로 하고 이에 대한 구체적인 설명은 생략하기로 한다.4 is a side cross-sectional view of a thin film transistor according to a second embodiment of the present invention. In the description of the thin film transistor according to the second embodiment, the same parts as in the first embodiment will be assigned the same reference numerals, and detailed description thereof will be omitted.

도 4를 참조하면, 본 제2 실시예에 의한 박막 트랜지스터(200)는 게이트 전극(220)과 제1 게이트 절연막(230b) 사이에 형성된 제3 게이트 절연막(230a)을 더 구비한다. 여기서, 제3 게이트 절연막(230a)은 제2 게이트 절연막(230c)과 같이 제 1 게이트 절연막(230b)보다 저유전상수를 가지는 Al2O3와 같은 투명물질로 형성되어 게이트 전극(220)과 제1 게이트 절연막(230b) 사이의 계면특성을 향상시킨다. Referring to FIG. 4, the thin film transistor 200 according to the second embodiment further includes a third gate insulating layer 230a formed between the gate electrode 220 and the first gate insulating layer 230b. The third gate insulating layer 230a may be formed of a transparent material such as Al 2 O 3 having a lower dielectric constant than the first gate insulating layer 230b, like the second gate insulating layer 230c. The interface property between the gate insulating films 230b is improved.

도 5는 본 발명의 제3 실시예에 의한 박막 트랜지스터의 측단면도이다.5 is a side cross-sectional view of a thin film transistor according to a third embodiment of the present invention.

도 5를 참조하면, 본 발명의 제3 실시예에 의한 박막 트랜지스터(500)는 기판(510), 기판(510) 상에 형성된 소스 및 드레인 전극(520), 소스 및 드레인 전극(520) 상에 형성된 오믹 컨택층(530), 오믹 컨택층(530) 상에 형성된 반도체층(540), 반도체층(540) 상에 형성된 제2 게이트 절연막(550a), 제2 게이트 절연막(550a) 상에 형성된 제1 게이트 절연막(550b) 및 제1 게이트 절연막(550b) 상에 형성된 게이트 전극(560)을 구비하는 탑 게이트(Top Gate) 구조로 형성된다.Referring to FIG. 5, the thin film transistor 500 according to the third embodiment of the present invention is disposed on the substrate 510, the source and drain electrodes 520 and the source and drain electrodes 520 formed on the substrate 510. The ohmic contact layer 530 formed, the semiconductor layer 540 formed on the ohmic contact layer 530, the second gate insulating layer 550a formed on the semiconductor layer 540, and the second gate insulating layer 550a formed on the second gate insulating layer 550a. A top gate structure includes a first gate insulating film 550b and a gate electrode 560 formed on the first gate insulating film 550b.

소스 및 드레인 전극(520)은 기판(510) 상에 소스 및 드레인 금속을 증착한 후 패터닝함으로써 형성된다. 여기서, 소스 및 드레인 전극(520)은 전도성과 투명성이 양호한 금속, 예컨대, ITO( indium tin oxide ), IZO (indium zinc oxide ), ITZO( indium zinc oxide ), ICO(Indium Cesium Oxide) 또는 반투명 메탈 등으로 형성될 수 있으며, 이들에 제한되지는 않는다.The source and drain electrodes 520 are formed by depositing source and drain metal on the substrate 510 and then patterning. Here, the source and drain electrodes 520 are metals having good conductivity and transparency, such as indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (ITZO), indium cesium oxide (ICO), or translucent metal. It may be formed as, but are not limited to these.

오믹 컨택층(530)은 소스 및 드레인 전극(520) 상에 형성되며, 반도체에 불순물을 도핑함으로써 형성된다. The ohmic contact layer 530 is formed on the source and drain electrodes 520 and is formed by doping impurities into the semiconductor.

반도체층(540)은 게이트 전극(560)에 구동전압이 인가되었을 때, 캐리어가 이동하는 통로인 채널을 형성한다. 이와 같은 반도체층(540)은 투명한 물질로 형성 된다. 예를 들어, 반도체층(540)은 ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, LaCuOS와 같은 산화물, GaN, InGaN, AlGaN, InGaAlN과 같은 질화물 및 SiC, Diamond와 같은 탄화물 중 어느 하나로 형성될 수 있다. 그런데, 이와 같은 대부분의 투명 반도체들은 무질서하며 조성이 복잡하고 밴드-갭(band-gap)이 큰 화합물이다. 따라서, 결함이 적은 투명 반도체층(540)을 형성하기 위해서는 고온에서 공정을 수행해야 한다. 하지만, 실제 박막 트랜지스터(500)의 제조공정은 충분히 높은 온도에서 수행되지 못한다. 이에 따라 반도체층(540) 내의 결함으로 인한 트랩(trap)이 발생하여 박막 트랜지스터(200)의 게이트 효율이 떨어뜨리고, 게이트 누설전류를 증가시킨다.The semiconductor layer 540 forms a channel that is a path through which a carrier moves when a driving voltage is applied to the gate electrode 560. The semiconductor layer 540 is formed of a transparent material. For example, the semiconductor layer 540 may be any one of ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, oxides such as LaCuOS, nitrides such as GaN, InGaN, AlGaN, InGaAlN and carbides such as SiC and Diamond. It can be formed as one. However, most of these transparent semiconductors are disordered, complex in composition, and large in band-gap. Therefore, in order to form the transparent semiconductor layer 540 with less defects, a process must be performed at a high temperature. However, the actual manufacturing process of the thin film transistor 500 is not performed at a sufficiently high temperature. As a result, traps are generated due to defects in the semiconductor layer 540, thereby decreasing the gate efficiency of the thin film transistor 200 and increasing the gate leakage current.

이를 방지하게 위하여, 본 실시예에서는 반도체층(540) 상에 투명하며 고유전상수(high-k)를 가진 물질로 이루어진 제1 게이트 절연막(550b)을 형성한다. 예를 들어, 제1 게이트 절연막(550b)은 HfO2 또는 ZrO2 등으로 형성될 수 있다. 이와 같은 물질들은 투명한 반도체층(540)의 장점을 살리면서, 게이트 누설전류를 줄이고 스위칭 효율을 높인다. 그런데, 이때 고유전상수 물질들은 반응성이 커서 반도체층(540)의 물질과 계면반응 및 상호확산을 일으켜 소자를 열화시킬 수 있다.In order to prevent this, in the present embodiment, a first gate insulating layer 550b formed of a transparent and high-k material is formed on the semiconductor layer 540. For example, the first gate insulating layer 550b may be formed of HfO 2, ZrO 2 , or the like. Such materials reduce the gate leakage current and increase switching efficiency while taking advantage of the transparent semiconductor layer 540. However, at this time, the high dielectric constant materials have a high reactivity, and thus may cause an interfacial reaction and interdiffusion with the material of the semiconductor layer 540 to deteriorate the device.

이러한 반도체층(540)과 제1 게이트 절연막(550b) 사이의 계면특성을 개선하기 위하여 본 실시예에서는 반도체층(540)과 제1 게이트 절연막(550b) 사이에 투명하며 제1 게이트 절연막(550b)보다 저유전상수(low-k)를 가지는 물질로 이루어진 제2 게이트 절연막(550a)을 형성한다. 예를 들어, 제2 게이트 절연막(550a)은 Al2O3 로 형성될 수 있다. 이와 같은 저유전상수 물질은 반응성이 작아 계면특성이 우수하다. 전술한 제1 게이트 절연막(550b) 및 제2 게이트 절연막(550a)은 반도체층(540)과 게이트 전극(560) 사이에 전류가 흐르는 것을 방지한다.In order to improve the interface characteristics between the semiconductor layer 540 and the first gate insulating layer 550b, the first gate insulating layer 550b is transparent between the semiconductor layer 540 and the first gate insulating layer 550b in this embodiment. A second gate insulating film 550a made of a material having a lower dielectric constant (low-k) is formed. For example, the second gate insulating layer 550a may be formed of Al 2 O 3 . Such low dielectric constant materials have low reactivity and have excellent interfacial properties. The first gate insulating layer 550b and the second gate insulating layer 550a described above prevent current from flowing between the semiconductor layer 540 and the gate electrode 560.

게이트 전극(560)은 제1 게이트 절연막(550b) 상에 소정의 패턴으로 형성된다. 여기서, 게이트 전극(560)은 투명성을 띠는 ITO( indium tin oxide ), IZO (indium zinc oxide ), ITZO( indium zinc oxide ), ICO(Indium Cesium Oxide) 또는 반투명 메탈 등으로 형성될 수 있으며, 이들에 제한되지는 않는다. 이와 같은 게이트 전극(560)은 박막 트랜지스터(200)를 구동하기 위한 전압을 공급받는다.The gate electrode 560 is formed on the first gate insulating film 550b in a predetermined pattern. The gate electrode 560 may be formed of transparent indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (ITZO), indium cesium oxide (ICO), or a translucent metal. It is not limited to. The gate electrode 560 is supplied with a voltage for driving the thin film transistor 200.

전술한 본 발명의 제3 실시예에 따른 박막 트랜지스터(500)가 발광 표시장치의 스위칭 소자로 이용될 경우, 채널을 형성하는 반도체층(540)이 투명하기 때문에 개구율에 대한 고민없이 채널의 폭을 넓힐 수 있다. 따라서, 대전류로 박막 트랜지스터(500)를 구동할 수 있게 되어 박막 트랜지스터(500)에 높은 전압을 인가하지 않아도 된다. 이로 인하여, 소자의 열화를 줄이고 고해상도의 영상을 표시하면서 소비전력도 절감할 수 있다.When the thin film transistor 500 according to the third exemplary embodiment of the present invention is used as a switching element of the light emitting display device, since the semiconductor layer 540 forming the channel is transparent, the width of the channel can be reduced without worrying about the aperture ratio. You can widen it. Therefore, the thin film transistor 500 can be driven with a large current, so that a high voltage does not need to be applied to the thin film transistor 500. As a result, it is possible to reduce the deterioration of the device and to reduce power consumption while displaying a high resolution image.

또한, 본 제3 실시예에 따른 박막 트랜지스터(500)가 액정 표시장치에서 사용될 경우, 제1 및 제2 게이트 절연막(550b, 550a)과 반도체층(540)이 투명하기 때문에 광전도 현상없이 박막 트랜지스터(500)를 동작시킬 수 있고, 백라이트 빛의 불필요한 손실을 없애 소비전력을 절감할 수 있다. In addition, when the thin film transistor 500 according to the third exemplary embodiment is used in a liquid crystal display, the first and second gate insulating layers 550b and 550a and the semiconductor layer 540 are transparent. The operation 500 can be operated and power consumption can be reduced by eliminating unnecessary loss of backlight light.

이와 더불어, 본 실시예에서는 투명 반도체층(540)을 사용할 경우 발생할 수 있는 문제점들을 보완하는 이중 구조의 게이트 절연막(550)을 제공한다. 즉, 본 실 시예에서는 고유전상수를 가진 투명물질로 이루어지는 제1 게이트 절연막(550b)을 형성함으로써, 투명 반도체층(540)의 트랩으로 인한 게이트 효율 저하 및 게이트 누설전류 증가를 방지한다. 또한, 반도체층(540)과 제1 게이트 절연막(550b) 사이에 저유전상수를 가진 투명물질로 이루어지는 제2 게이트 절연막(550a)을 형성함으로써, 반도체층(540)과 제1 게이트 절연막(550b) 사이의 계면특성을 향상시킨다. In addition, the present embodiment provides a gate insulating layer 550 having a dual structure to compensate for problems that may occur when the transparent semiconductor layer 540 is used. That is, in this embodiment, by forming the first gate insulating film 550b made of a transparent material having a high dielectric constant, the gate efficiency decrease and the gate leakage current increase due to the trap of the transparent semiconductor layer 540 are prevented. In addition, a second gate insulating film 550a made of a transparent material having a low dielectric constant is formed between the semiconductor layer 540 and the first gate insulating film 550b to thereby form a gap between the semiconductor layer 540 and the first gate insulating film 550b. To improve the interfacial properties.

도 6a 내지 도 6d는 도 5에 도시된 박막 트랜지스터의 형성단계별 측단면도이다. 이하에서는 도 6a 내지 도 6d를 참조하여 도 5에 도시된 박막 트랜지스터의 제조공정을 상술하기로 한다.6A to 6D are side cross-sectional views of the formation steps of the thin film transistor illustrated in FIG. 5. Hereinafter, a manufacturing process of the thin film transistor illustrated in FIG. 5 will be described in detail with reference to FIGS. 6A to 6D.

도 6a 내지 도 6d를 참조하면, 도 5에 도시된 박막 트랜지스터(500)를 제조하기 위해서는 우선, 기판(510) 상에 소스 및 드레인 전극(520)을 형성한다. 예를 들어, 기판(510) 상에 소스 및 드레인 금속을 증착한 후 패터닝함으로써 소스 및 드레인 전극(520)을 형성할 수 있다. 여기서, 소스 및 드레인 전극(520)은 전도성과 투명성이 양호한 금속, 예컨대, ITO( indium tin oxide ), IZO (indium zinc oxide ), ITZO( indium zinc oxide ), ICO(Indium Cesium Oxide) 또는 반투명 메탈 등으로 형성될 수 있으며, 이들에 제한되지는 않는다.6A to 6D, in order to manufacture the thin film transistor 500 illustrated in FIG. 5, first, source and drain electrodes 520 are formed on a substrate 510. For example, the source and drain electrodes 520 may be formed by depositing and patterning the source and drain metals on the substrate 510. Here, the source and drain electrodes 520 are metals having good conductivity and transparency, such as indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (ITZO), indium cesium oxide (ICO), or translucent metal. It may be formed as, but are not limited to these.

소스 및 드레인 전극(520)이 형성되면, 소스 및 드레인 전극(520) 상에 오믹 컨택층(530)을 형성한다. 오믹 컨택층(530)은 반도체에 불순물을 도핑하여 형성된다.When the source and drain electrodes 520 are formed, an ohmic contact layer 530 is formed on the source and drain electrodes 520. The ohmic contact layer 530 is formed by doping impurities into the semiconductor.

오믹 컨택층(530)이 형성되면, 오믹 컨택층(530) 및 기판(510)의 적어도 일 부분 상에 반도체층(540)을 형성한다. 여기서, 반도체층(540)은 투명한 광대역 반도체로 형성된다. 예를 들어, 반도체층(540)은 ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, LaCuOS와 같은 산화물, GaN, InGaN, AlGaN, InGaAlN과 같은 질화물 및 SiC, Diamond와 같은 탄화물 중 어느 하나로 형성될 수 있다.(도 6a)When the ohmic contact layer 530 is formed, the semiconductor layer 540 is formed on at least a portion of the ohmic contact layer 530 and the substrate 510. Here, the semiconductor layer 540 is formed of a transparent broadband semiconductor. For example, the semiconductor layer 540 may be any one of ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, oxides such as LaCuOS, nitrides such as GaN, InGaN, AlGaN, InGaAlN and carbides such as SiC and Diamond. It may be formed as one (FIG. 6A).

반도체층(540)이 형성되면, 반도체층(540) 상에 제2 게이트 절연막(550a)을 형성한다. 여기서, 제2 게이트 절연막(550a)은 투명하며 제1 게이트 절연막(550b)보다 저유전상수를 가지는 Al2O3 등으로 형성된다.(도 6b)When the semiconductor layer 540 is formed, the second gate insulating layer 550a is formed on the semiconductor layer 540. Here, the second gate insulating film 550a is made of Al 2 O 3 or the like having a transparent dielectric constant lower than that of the first gate insulating film 550b (FIG. 6B).

제2 게이트 절연막(550a)이 형성되면, 제2 게이트 절연막(550a) 상에 제1 게이트 절연막(550b)을 형성한다. 제1 게이트 절연막(550b)은 투명하며 고유전상수를 가진 HfO2 또는 ZrO2 등으로 형성된다. 이때, 제1 게이트 절연막(550b) 및 제2 게이트 절연막(550a)의 두께의 합은 200nm이하로 형성될 수 있다. 예를 들어, 제1 게이트 절연막(550b)는 100nm로 형성되고, 제2 게이트 절연막(550a)은 90nm로 형성될 수 있다.(도 6c)When the second gate insulating film 550a is formed, the first gate insulating film 550b is formed on the second gate insulating film 550a. The first gate insulating layer 550b is formed of HfO 2 or ZrO 2 , which is transparent and has a high dielectric constant. In this case, the sum of the thicknesses of the first gate insulating layer 550b and the second gate insulating layer 550a may be 200 nm or less. For example, the first gate insulating film 550b may be formed at 100 nm, and the second gate insulating film 550a may be formed at 90 nm (FIG. 6C).

제1 게이트 절연막(550b)이 형성되면, 제1 게이트 절연막(550b) 상에 게이트 전극(560)을 형성한다. 예를 들어, 제1 게이트 절연막(550b) 상에 투명성을 띠는 도전성 금속, 예컨대 ITO( indium tin oxide ), IZO (indium zinc oxide ), ITZO( indium zinc oxide ), ICO(Indium Cesium Oxide) 또는 반투명 메탈 중 하나를 증착한 뒤, 이를 소정형상으로 패터닝함으로써 게이트 전극(560)을 형성할 수 있다.(도 6d)When the first gate insulating layer 550b is formed, the gate electrode 560 is formed on the first gate insulating layer 550b. For example, a conductive metal having transparency on the first gate insulating layer 550b, such as indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (ITZO), indium cesium oxide (ICO), or translucent After depositing one of the metals, the gate electrode 560 may be formed by patterning it into a predetermined shape (FIG. 6D).

도 7은 본 발명의 제4 실시예에 의한 박막 트랜지스터의 측단면도이다. 본 제4 실시예에 의한 박막 트랜지스터의 설명에 있어서, 제3 실시예와 동일한 부분은 동일부호를 할당하기로 하고 이에 대한 구체적인 설명은 생략하기로 한다.7 is a side cross-sectional view of a thin film transistor according to a fourth embodiment of the present invention. In the description of the thin film transistor according to the fourth embodiment, the same parts as in the third embodiment will be assigned the same reference numerals, and detailed description thereof will be omitted.

도 7을 참조하면, 본 제4 실시예에 의한 박막 트랜지스터(500)는 제1 게이트 절연막(550b)과 게이트 전극(560) 사이에 제3 게이트 절연막(550c)을 더 구비한다. 여기서, 제3 게이트 절연막(550c)은 제2 게이트 절연막(550a)과 같이 제1 게이트 절연막(550b)보다 저유전상수를 가지는 Al2O3와 같은 투명물질로 형성되어 게이트 전극(560)과 제1 게이트 절연막(550b) 사이의 계면특성을 향상시킨다. Referring to FIG. 7, the thin film transistor 500 according to the fourth exemplary embodiment further includes a third gate insulating layer 550c between the first gate insulating layer 550b and the gate electrode 560. Here, the third gate insulating film 550c is formed of a transparent material such as Al 2 O 3 having a lower dielectric constant than the first gate insulating film 550b, like the second gate insulating film 550a, so that the gate electrode 560 and the first gate insulating film 550c are formed. The interface characteristic between the gate insulating films 550b is improved.

전술한 바와 같이, 본 발명의 제1 실시예 내지 제4 실시예에 따른 박막 트랜지스터 및 그 제조방법에 의하면, 투명 박막 트랜지스터(200, 500)를 발광 표시장치의 스위칭 소자로 사용할 경우, 개구율에 대한 고민없이 채널의 폭을 넓힐 수 있다. 이로 인하여, 채널에 대전류가 흐를 수 있게 되어 소자의 열화를 방지하면서 고해상도의 영상을 표시할 수 있고 소비전력도 절감할 수 있다. 그리고, 투명 박막 트랜지스터(200, 500)를 액정 표시장치에서 사용할 경우, 광전도 현상없이 박막 트랜지스터(200, 500)를 동작시킬 수 있고 백라이트 빛의 불필요한 손실을 없애 소비전력을 절감할 수 있다.As described above, according to the thin film transistors according to the first to fourth embodiments of the present invention and the manufacturing method thereof, when the transparent thin film transistors 200 and 500 are used as switching elements of the light emitting display device, The channel can be widened without worry. As a result, a large current can flow in the channel, thereby preventing the deterioration of the device and displaying a high resolution image and reducing power consumption. In addition, when the transparent thin film transistors 200 and 500 are used in a liquid crystal display, the thin film transistors 200 and 500 may be operated without a photoconductive phenomenon and power consumption may be reduced by eliminating unnecessary loss of backlight light.

또한, 투명 반도체층(240, 540)의 단점을 보완할 수 있는 다층 구조를 갖는 게이트 절연막(230, 550)을 제공함으로써, 게이트 효율을 높이고 누설전류를 방지하면서 반도체층(240, 540) 및 게이트 전극(220, 560)과 게이트 절연막(230, 550) 사이의 계면특성도 향상시킬 수 있다.In addition, by providing a gate insulating film 230, 550 having a multi-layer structure that can compensate for the shortcomings of the transparent semiconductor layers 240, 540, the semiconductor layer 240, 540 and the gate while increasing the gate efficiency and preventing leakage current The interface characteristics between the electrodes 220 and 560 and the gate insulating layers 230 and 550 may also be improved.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various modifications are possible within the scope of the technical idea of the present invention.

상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 및 그의 제조 방법에 의하면, 투명 박막 트랜지스터를 발광 표시장치의 스위칭 소자로 사용할 경우 채널의 폭을 넓혀 소자의 열화를 방지하면서 고해상도의 영상을 표시할 수 있고 소비전력도 절감할 수 있다. 또한, 투명 박막 트랜지스터를 액정 표시장치에서 사용할 경우, 광전도 현상없이 박막 트랜지스터를 동작시킬 수 있고 소비전력도 감소시킬 수 있다. 이와 더불어, 투명 박막의 특성에 적합한 다층 구조의 게이트 절연막을 제공함으로써, 게이트 효율을 높이고 누설전류를 방지하면서 반도체층 및 게이트 전극과 게이트 절연막 사이의 계면특성도 향상시킬 수 있다.As described above, according to the thin film transistor and the manufacturing method thereof according to the present invention, when the transparent thin film transistor is used as the switching element of the light emitting display device, the width of the channel can be widened to prevent deterioration of the element, thereby displaying a high resolution image. Power consumption can also be reduced. In addition, when the transparent thin film transistor is used in the liquid crystal display, the thin film transistor can be operated without photoelectricity phenomenon and power consumption can be reduced. In addition, by providing a gate insulating film having a multilayer structure suitable for the characteristics of the transparent thin film, it is possible to improve the gate efficiency and prevent leakage current, and also improve the interface characteristics between the semiconductor layer and the gate electrode and the gate insulating film.

Claims (16)

기판 상에 형성된 게이트 전극;A gate electrode formed on the substrate; 상기 게이트 전극 상에 형성되며, 유전율이 다른 적어도 두 개의 절연막으로 이루어진 게이트 절연막;A gate insulating film formed on the gate electrode and comprising at least two insulating films having different dielectric constants; 상기 게이트 절연막 상에 형성되며, 투명한 반도체로 이루어진 반도체층; 및A semiconductor layer formed on the gate insulating layer and made of a transparent semiconductor; And 상기 반도체층 상에 형성된 소스 및 드레인 전극을 구비하는 박막 트랜지스터.A thin film transistor having a source and a drain electrode formed on the semiconductor layer. 기판 상에 형성된 소스 및 드레인 전극;Source and drain electrodes formed on the substrate; 상기 소스 및 드레인 전극 상에 형성되며, 투명한 반도체로 이루어진 반도체층;A semiconductor layer formed on the source and drain electrodes and made of a transparent semiconductor; 상기 반도체층 상에 형성되며, 유전율이 다른 적어도 두 개의 절연막으로 이루어진 게이트 절연막; 및A gate insulating film formed on the semiconductor layer and composed of at least two insulating films having different dielectric constants; And 상기 게이트 절연막 상에 형성된 게이트 전극을 구비하는 박막 트랜지스터.A thin film transistor having a gate electrode formed on the gate insulating film. 제1 항 또는 제2 항에 있어서,The method according to claim 1 or 2, 상기 게이트 절연막은The gate insulating film 상기 게이트 전극과 상기 반도체층 사이에 형성되며, 투명한 물질로 이루어진 제1 절연막; 및A first insulating layer formed between the gate electrode and the semiconductor layer and made of a transparent material; And 상기 제1 절연막과 상기 반도체층 사이에 형성되며, 상기 제1 절연막보다 저유전상수를 가진 투명 물질로 이루어진 제2 절연막을 구비하는 박막 트랜지스터.And a second insulating film formed between the first insulating film and the semiconductor layer and made of a transparent material having a lower dielectric constant than the first insulating film. 제3 항에 있어서,The method of claim 3, wherein 상기 제1 절연막은 HfO2 또는 ZrO2로 이루어진 박막 트랜지스터.The first insulating layer is a thin film transistor consisting of HfO 2 or ZrO 2 . 제3 항에 있어서,The method of claim 3, wherein 상기 제2 절연막은 Al2O3로 이루어진 박막 트랜지스터.The second insulating film is a thin film transistor consisting of Al 2 O 3 . 제3 항에 있어서,The method of claim 3, wherein 상기 게이트 절연막은 상기 게이트 전극과 상기 제1 절연막 사이에 형성되며, 상기 제1 절연막보다 저유전상수를 가진 투명 물질로 이루어진 제3 절연막을 더 구비하는 박막 트랜지스터.The gate insulating film is formed between the gate electrode and the first insulating film, and further comprising a third insulating film made of a transparent material having a lower dielectric constant than the first insulating film. 제6 항에 있어서, The method of claim 6, 상기 제3 절연막은 Al2O3로 이루어진 박막 트랜지스터.The third insulating film is a thin film transistor consisting of Al 2 O 3 . 제1 항 또는 제2 항에 있어서,The method according to claim 1 or 2, 상기 반도체층은 ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, LaCuOS와 같은 산화물, GaN, InGaN, AlGaN, InGaAlN과 같은 질화물 및 SiC, Diamond와 같은 탄화물 중 적어도 어느 하나로 형성된 박막 트랜지스터. The semiconductor layer is formed of at least one of oxides such as ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, LaCuOS, nitrides such as GaN, InGaN, AlGaN, InGaAlN, and carbides such as SiC and Diamond. 기판 상에 게이트 전극을 형성하는 단계;Forming a gate electrode on the substrate; 상기 게이트 전극 상에 서로 다른 유전율을 가진 적어도 두 개의 절연막으로 이루어지는 게이트 절연막을 형성하는 단계;Forming a gate insulating film comprising at least two insulating films having different dielectric constants on the gate electrode; 상기 게이트 절연막 상에 투명한 반도체로 반도체층을 형성하는 단계; 및Forming a semiconductor layer with a transparent semiconductor on the gate insulating film; And 상기 반도체층 상에 소스 및 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법.Forming a source and a drain electrode on the semiconductor layer. 기판 상에 소스 및 드레인 전극을 형성하는 단계;Forming source and drain electrodes on the substrate; 상기 소스 및 드레인 전극 상에 투명한 반도체로 반도체층을 형성하는 단계;Forming a semiconductor layer with a transparent semiconductor on the source and drain electrodes; 상기 반도체층 상에 서로 다른 유전율을 가진 적어도 두 개의 절연막으로 이루어지는 게이트 절연막을 형성하는 단계; 및 Forming a gate insulating film including at least two insulating films having different dielectric constants on the semiconductor layer; And 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법.Forming a gate electrode on the gate insulating film. 제9 항 또는 제10 항에 있어서,The method of claim 9 or 10, 상기 게이트 절연막을 형성하는 단계는Forming the gate insulating film 상기 게이트 전극과 상기 반도체층 사이에 투명한 물질로 이루어지는 제1 절 연막을 형성하는 단계; 및Forming a first insulating film made of a transparent material between the gate electrode and the semiconductor layer; And 상기 제1 절연막과 상기 반도체층 사이에 상기 제1 절연막보다 저유전상수를 가진 투명 물질로 이루어진 제2 절연막을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법.And forming a second insulating film between the first insulating film and the semiconductor layer, the second insulating film made of a transparent material having a lower dielectric constant than the first insulating film. 제11 항에 있어서,The method of claim 11, wherein 상기 제1 절연막은 HfO2 또는 ZrO2로 형성하는 박막 트랜지스터의 제조방법.The first insulating film is formed of HfO 2 or ZrO 2 Method of manufacturing a thin film transistor. 제11 항에 있어서,The method of claim 11, wherein 상기 제2 절연막은 Al2O3로 형성하는 박막 트랜지스터의 제조방법.And the second insulating film is formed of Al 2 O 3 . 제11 항에 있어서,The method of claim 11, wherein 상기 게이트 전극과 상기 제1 절연막 사이에 상기 제1 절연막보다 저유전상수를 가진 투명 물질로 제3 절연막을 형성하는 단계를 더 포함하는 박막 트랜지스터의 제조방법. And forming a third insulating film between the gate electrode and the first insulating film with a transparent material having a lower dielectric constant than the first insulating film. 제14 항에 있어서,The method of claim 14, 상기 제3 절연막은 Al2O3로 형성하는 박막 트랜지스터의 제조방법.And the third insulating film is formed of Al 2 O 3 . 제9 항 또는 제10 항에 있어서,The method of claim 9 or 10, 상기 반도체층은 ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, LaCuOS와 같은 산화물, GaN, InGaN, AlGaN, InGaAlN과 같은 질화물 및 SiC, Diamond와 같은 탄화물 중 적어도 어느 하나로 형성하는 박막 트랜지스터의 제조방법.The semiconductor layer is formed of at least one of a nitride such as ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, LaCuOS, nitride such as GaN, InGaN, AlGaN, InGaAlN, and carbide such as SiC, Diamond. Manufacturing method.
KR1020050084881A 2005-09-12 2005-09-12 Thin film transistor and method for fabricating the same KR100646975B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050084881A KR100646975B1 (en) 2005-09-12 2005-09-12 Thin film transistor and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050084881A KR100646975B1 (en) 2005-09-12 2005-09-12 Thin film transistor and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR100646975B1 true KR100646975B1 (en) 2006-11-23

Family

ID=37712737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050084881A KR100646975B1 (en) 2005-09-12 2005-09-12 Thin film transistor and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100646975B1 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986173B1 (en) * 2008-05-09 2010-10-07 한국과학기술연구원 Thin film transistor
KR101303428B1 (en) 2012-10-17 2013-09-05 부산대학교 산학협력단 Oxide thin film transistor and thereof
US8598781B2 (en) 2008-04-07 2013-12-03 Samsung Display Co., Ltd. Organic light emitting display (OLED) and its method of fabrication
KR20140022684A (en) * 2012-08-14 2014-02-25 삼성디스플레이 주식회사 Thin film transistor and method of manufacturing the same and display device including the same
KR101375853B1 (en) 2008-10-10 2014-03-18 엘지디스플레이 주식회사 Oxide thin film transistor and method of fabricating the same
KR101375854B1 (en) 2008-11-26 2014-03-18 엘지디스플레이 주식회사 Oxide thin film transistor and method of fabricating the same
KR101493305B1 (en) 2008-07-31 2015-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR101824651B1 (en) * 2011-08-30 2018-02-02 엘지디스플레이 주식회사 oxide semiconductor thin film transistor and method of manufacturing of the same
JP2018163375A (en) * 2009-07-18 2018-10-18 株式会社半導体エネルギー研究所 Display device
JP2022043062A (en) * 2010-04-02 2022-03-15 株式会社半導体エネルギー研究所 Display device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598781B2 (en) 2008-04-07 2013-12-03 Samsung Display Co., Ltd. Organic light emitting display (OLED) and its method of fabrication
KR100986173B1 (en) * 2008-05-09 2010-10-07 한국과학기술연구원 Thin film transistor
US10937897B2 (en) 2008-07-31 2021-03-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101493305B1 (en) 2008-07-31 2015-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
US9087745B2 (en) 2008-07-31 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9111804B2 (en) 2008-07-31 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101375853B1 (en) 2008-10-10 2014-03-18 엘지디스플레이 주식회사 Oxide thin film transistor and method of fabricating the same
KR101375854B1 (en) 2008-11-26 2014-03-18 엘지디스플레이 주식회사 Oxide thin film transistor and method of fabricating the same
JP2018163375A (en) * 2009-07-18 2018-10-18 株式会社半導体エネルギー研究所 Display device
JP7231696B2 (en) 2010-04-02 2023-03-01 株式会社半導体エネルギー研究所 Display device
JP2022043062A (en) * 2010-04-02 2022-03-15 株式会社半導体エネルギー研究所 Display device
KR101824651B1 (en) * 2011-08-30 2018-02-02 엘지디스플레이 주식회사 oxide semiconductor thin film transistor and method of manufacturing of the same
KR102100290B1 (en) * 2012-08-14 2020-05-27 삼성디스플레이 주식회사 Thin film transistor and method of manufacturing the same and display device including the same
KR20140022684A (en) * 2012-08-14 2014-02-25 삼성디스플레이 주식회사 Thin film transistor and method of manufacturing the same and display device including the same
KR101303428B1 (en) 2012-10-17 2013-09-05 부산대학교 산학협력단 Oxide thin film transistor and thereof

Similar Documents

Publication Publication Date Title
KR100646975B1 (en) Thin film transistor and method for fabricating the same
USRE49814E1 (en) Transistor display panel, manufacturing method thereof, and display device including the same
KR100729043B1 (en) Transparent Thin Film Transistor and Fabrication Method for the same
JP5536328B2 (en) Transistor and manufacturing method thereof
US8232551B2 (en) Channel layers and semiconductor devices including the same
KR101809091B1 (en) Field effect transistor
KR101960889B1 (en) Offset electrode tft structure
US8921850B2 (en) Oxide thin film transistor, method for fabricating TFT, array substrate for display device and method for fabricating the same
JP5345349B2 (en) Thin film field effect transistor
CN107492555B (en) Transistor array panel
TWI476915B (en) Semiconductor device and manufacturing method thereof
KR20110010323A (en) Thin film transistor and manufacturing method of the same
US9659967B2 (en) Thin-film transistor and display device having the same
KR20080103572A (en) Thin-film transistor and display deivce oxide semiconductor and gate dielectric having an oxygen concentration gradient
JP2008258345A (en) Thin film transistor, its manufacturing method, and display unit
CN105390551A (en) Thin film transistor, manufacturing method thereof, array substrate, and display device
KR20100082576A (en) Oxide semiconductor and thin film transistor comprising the same
US20190123119A1 (en) Organic el display apparatus and active matrix substrate
KR101896975B1 (en) Semiconductor device and manufacturing method of semiconductor device
KR20110080118A (en) Thin film transistor having etch stop multi-layers and method of manufacturing the same
US9070779B2 (en) Metal oxide TFT with improved temperature stability
KR101778223B1 (en) Thin film transistor and manufacturing methof of the same
JP2010205932A (en) Field effect transistor
CN107026208B (en) Semiconductor device and method for manufacturing semiconductor device
CN118039702A (en) Top gate Schottky oxide thin film transistor and preparation method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 13