KR100646971B1 - structure of stencil for fabricating stack-type package - Google Patents

structure of stencil for fabricating stack-type package Download PDF

Info

Publication number
KR100646971B1
KR100646971B1 KR1020000074258A KR20000074258A KR100646971B1 KR 100646971 B1 KR100646971 B1 KR 100646971B1 KR 1020000074258 A KR1020000074258 A KR 1020000074258A KR 20000074258 A KR20000074258 A KR 20000074258A KR 100646971 B1 KR100646971 B1 KR 100646971B1
Authority
KR
South Korea
Prior art keywords
stencil
stsop
stack
solder paste
lead
Prior art date
Application number
KR1020000074258A
Other languages
Korean (ko)
Other versions
KR20020044987A (en
Inventor
송태원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000074258A priority Critical patent/KR100646971B1/en
Publication of KR20020044987A publication Critical patent/KR20020044987A/en
Application granted granted Critical
Publication of KR100646971B1 publication Critical patent/KR100646971B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 스택 패키지 제조용 스텐실의 구조에 관한 것으로서, 더욱 상세하게는 BLP와 STSOP의 스택에 사용되는 스텐실의 구조 개선을 통해 스택 양쪽 가장자리에서 발생하는 솔더페이스트의 언필(unfill) 불량을 해소함으로써 조인트부에서의 크랙을 미연에 방지할 있도록 한 것이다.The present invention relates to a structure of a stencil for manufacturing a stack package, and more particularly, to improve the structure of a stencil used in a stack of a BLP and an STSOP, to solve an unfill defect of solder paste occurring at both edges of a stack. This is to prevent cracks in Esau.

이를 위해, 본 발명은 BLP(1)와 STSOP(2)를 스택하는데 사용되며, 상기 STSOP(2)의 양 사이드에 위치하는 리드(20)에 대해 솔더페이스트(5)를 도포하는데 사용되는 일자형 홀(30)이 형성된 스텐실(3)에 있어서; 상기 스텐실(3)의 면상에 일자형 홀(30) 및 낱개의 독립홀(40)을 형성하되, 상기 STSOP의 양 사이드 가장자리 리드(20) 기준으로 소정의 개수를 제외한 리드(20) 영역에 해당하는 스텐실(3)의 영역에는 일자형 홀(30)을 형성하고, 상기 STSOP의 양 사이드 가장자리 리드(20) 기준으로 소정의 개수의 리드(20) 영역에 해당하는 스텐실(3)의 영역에는 낱개의 독립홀(40)을 형성한 것을 특징으로 하는 스택 패키지 제조용 스텐실의 구조가 제공된다.To this end, the present invention is used to stack the BLP (1) and the STSOP (2), the straight hole used to apply the solder paste (5) to the lead (20) located on both sides of the STSOP (2) In the stencil 3 in which 30 is formed; A straight hole 30 and a plurality of independent holes 40 are formed on the surface of the stencil 3 and correspond to regions of the lead 20 except for a predetermined number based on both side edge leads 20 of the STSOP. A straight hole 30 is formed in the region of the stencil 3, and each of the stencils 3 corresponding to a predetermined number of lead 20 regions on both side edge leads 20 of the STSOP is independent of each other. A structure of a stencil for manufacturing a stack package is provided, characterized in that the hole 40 is formed.

스택 패키지, 스텐실Stack package, stencil

Description

스택 패키지 제조용 스텐실의 구조{structure of stencil for fabricating stack-type package}Structure of stencil for fabricating stack-type package

도 1a는 BLP를 나타낸 정면도 및 측면도1A is a front and side view showing a BLP

도 1b는 STSOP를 정면도 및 측면도1B is a front and side view of the STSOP

도 2는 종래의 스텐실 구조를 나타낸 평면도Figure 2 is a plan view showing a conventional stencil structure

도 3a 내지 도 3c는 도 1a 및 도 1b의 패키지 스택 과정을 설명하기 위한 것으로서, 3A to 3C illustrate the stacking process of FIGS. 1A and 1B.

도 3a는 지그에 STSOP가 로딩된 상태를 나타낸 종단면도 Figure 3a is a longitudinal sectional view showing a state in which the STSOP is loaded on the jig

도 3b는 지그에 스텐실을 올려서 솔더페이스트를 도포하는 과정을 나타낸 종단면도Figure 3b is a longitudinal cross-sectional view showing a process of applying a solder paste by raising the stencil on the jig.

도 3c는 로딩된 STSOP 위로 BLP를 로딩시킨 상태를 나타낸 종단면도3c is a longitudinal sectional view showing a state in which a BLP is loaded onto a loaded STSOP;

도 4는 종래의 스텐실을 이용하여 솔더페이스트를 도포한 후, 리플로우를 행하기 전의 정면도4 is a front view after applying the solder paste using a conventional stencil and before reflowing

도 5는 스택 완료후의 패키지 상태를 나타낸 측면도5 is a side view showing a package state after stack completion

도 6은 본 발명의 스텐실 구조를 나타낸 평면도 6 is a plan view showing the stencil structure of the present invention.

도 7은 도 6의 스텐실을 이용하여 솔더페이스트를 도포한 후, 리플로우를 행했을 때의 측면도 FIG. 7 is a side view when reflow is performed after applying the solder paste using the stencil of FIG. 6. FIG.                 

도 8은 스택 완료후의 패키지 상태를 나타낸 측면도8 is a side view showing a package state after stack completion

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1:BLP 2:STSOP1: BLP 2: STSOP

10:리드 20:리드10: Lead 20: Lead

3:스텐실 30,30a:일자형 홀3: stencil 30, 30a: straight hole

40:독립홀 5:솔더페이스트40: independent hole 5: solder paste

6:지그 7:스퀴저6: Jig 7: Squeezer

본 발명은 스택 패키지 제조용 스텐실(stencil)의 구조에 관한 것으로서, 더욱 상세하게는 BLP(Bottom Leaded Package;이하,"BLP"라고 한다)와 STSOP(Stack Thin Small Outline Package;이하, "STSOP"라고 한다)의 스택에 사용되는 스텐실의 구조 개선을 통해 스택 양쪽 가장자리에서 발생하는 솔더페이스트의 언필(unfill)불량을 해소함으로써 스택 패키지의 조인트 크랙을 미연에 방지할 있도록 한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a stencil for manufacturing a stack package. More specifically, the present invention relates to BLP (Bottom Leaded Package) and STSOP (hereinafter referred to as "STSOP"). The stencils used in the stacks have been improved to eliminate unfilled solder paste on both edges of the stack, thus preventing joint cracks in the stack package.

일반적으로, BLP(1)와 STSOP(2)의 스택에는 도 2에 나타낸 바와 같이, 소정의 길이(l)와 폭(w)을 갖는 일자형 홀(30a)이 형성된 스텐실(3)이 적용된다.In general, as shown in FIG. 2, a stencil 3 having a straight hole 30a having a predetermined length l and width w is applied to the stack of the BLP 1 and the STSOP 2.

한편, 상기한 스텐실(3)을 이용하여 지그(6)(jig)상에서 BLP(1)와 STSOP(2)를 스택하는 과정을 도 2a 내지 도 2c를 참조하여 설명하면 다음과 같다. Meanwhile, a process of stacking the BLP 1 and the STSOP 2 on the jig 6 (jig) using the stencil 3 will be described with reference to FIGS. 2A to 2C.                         

먼저, 스택을 위한 지그(6)의 요입홈내로 STSOP(2)를 로딩하여 진공압으로 클램핑 한다.First, the STSOP 2 is loaded into the recess of the jig 6 for the stack and clamped under vacuum.

그 후, 일자형 홀(30a)이 형성된 스텐실(3)을 지그(6) 상에 올려놓은 다음, 상기 스텐실(3) 일측에 솔더페이스트(5)를 도포하고, 이어 스퀴저(7)로 밀어서 STSOP(2)의 리드(20) 부위에 솔더페이스트(5)가 도포되도록 한다.Thereafter, the stencil 3 having the straight hole 30a formed thereon is placed on the jig 6, and then the solder paste 5 is applied to one side of the stencil 3, and then pushed onto the squeezer 7 to STSOP. The solder paste 5 is applied to the lead 20 of (2).

이때, 일자형 홀(30a)이 형성된 스텐실(3)을 이용하므로 솔더페이스트(5)는 리플로우전에는 도 4에 나타낸 바와 같이 전기적으로 절연되지 않고 연결된 상태를 유지한다.At this time, since the stencil 3 in which the straight holes 30a are formed is used, the solder paste 5 remains connected without being electrically insulated as shown in FIG. 4 before reflow.

한편, 솔더페이스트(5)가 도포된 후에는 STSOP(2) 위에 BLP(1)를 각각 올려놓은 다음, 리플로우 장비로 투입한다.On the other hand, after the solder paste 5 is applied, the BLPs 1 are placed on the STSOP 2 and then introduced into the reflow apparatus.

따라서, 리플로우 장비에서 열이 가해지면 용융된 솔더레지스트는 표면장력에 의해 각 리드(10)(20) 주위에 뭉치게 되며, 이로써 각 패키지의 이웃 리드간의 전기적 절연이 이루어지는 한편 스택되는 BLP(1)와 STSOP(2)의 리드(10)(20)는 접합되어 서로 전기적으로 연결된다.Therefore, when heat is applied in the reflow equipment, the molten solder resist is agglomerated around each of the leads 10 and 20 by the surface tension, thereby making electrical insulation between neighboring leads of each package and stacking the BLP (1). ) And the leads 10, 20 of the STSOP 2 are joined and electrically connected to each other.

그러나, 이와 같은 종래에는 일자형 홀(30a)이 형성된 스텐실(3)을 사용하여 솔더페이스트(5) 도포 작업을 실시함에 따라, 다음과 같은 문제점이 있었다.However, in the related art, as the solder paste 5 is applied by using the stencil 3 having the straight holes 30a formed therein, the following problems are encountered.

즉, 작업전 BLP(1)와 STSOP(2)의 휨(warpage)생으로 인해, BLP(1)를 STSOP(2) 위로 올릴 경우, 솔더페이스의 분포가 흐트러져서 고른 배분이 이루어지지 않게 된다.In other words, due to warpage of the BLP 1 and the STSOP 2 before the operation, when the BLP 1 is raised above the STSOP 2, the distribution of the solder face is disturbed and the even distribution is not achieved.

이 때, 작업전 BLP(1)와 STSOP(2)의 휨(warpage)은 각 패키지 제조공정중에 발생하는 휨이다.At this time, the warpage of the BLP 1 and the STSOP 2 before operation is the warpage generated during each package manufacturing process.

다시 말해, 도 4에 나타낸 바와 같이, STSOP(2)와 이에 스택되는 BLP(1)의 가장자리쪽에는 패키지의 휨으로 인해 솔더페이스트(5)의 도포량이 작아지게 된다.In other words, as shown in FIG. 4, the coating amount of the solder paste 5 is reduced due to the warpage of the package at the edge of the STSOP 2 and the BLP 1 stacked thereon.

이 때, 상기 패키지의 휨은 패키지의 칩을 기준으로 한 몰드바디의 두께차에 기인한 것이다.At this time, the warpage of the package is due to the thickness difference of the mold body based on the chip of the package.

한편, 상기한 바와 같이 패키지가 휜 상태에서, 리플로우가 행해지면 스택된 패키지에는 도 5에 나타낸 바와 같이 반대방향으로 휨이 발생하게 되며, 이에 따라 스택된 BLP(1)와 STSOP(2)의 가장자리측 조인트에서는 도 6에 나타낸 바와 같이 틈이 발생하게 된다.On the other hand, as described above, when the package is in a retracted state, when the reflow is performed, the stacked packages are warped in the opposite direction as shown in FIG. 5, and thus, the stacked BLPs 1 and STSOP 2 In the edge joint, a gap occurs as shown in FIG.

이와 같은 원인에 의해, 스택 완료후 패키지의 가장자리 쪽에서는 언필이 발생하게 되며, 이로 인해 조인트 크랙이 발생하여 패키지의 신뢰성 불량을 야기하게 된다.Due to this cause, unfilling occurs at the edge of the package after the stack is completed, which causes joint cracks to cause poor reliability of the package.

본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, BLP와 STSOP의 스택에 사용되는 스텐실의 구조 개선을 통해 스택 양쪽 가장자리에서 발생하는 솔더페이스트의 언필(unfill)불량을 해소함으로써 스택 패키지 조인트부에서의 크랙을 미연에 방지하여, 스택 패키지의 신뢰성을 향상시킬 수 있도록 하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and by improving the structure of the stencil used in the stack of the BLP and STSOP to solve the unfill defect of the solder paste occurring at both edges of the stack, The purpose is to prevent cracks in advance and improve the reliability of the stack package.

상기한 목적을 달성하기 위해, 본 발명은 BLP와 STSOP를 스택하는데 사용되 며, 상기 STSOP의 양 사이드에 위치하는 리드에 대해 솔더페이스트를 도포하는데 사용되는 일자형 홀이 형성된 스텐실에 있어서; 상기 스텐실의 면상에 일자형 홀 및 낱개의 독립홀을 형성하되, 상기 STSOP의 양 사이드 가장자리 리드 기준으로 소정의 개수를 제외한 리드 영역에 해당하는 스텐실의 영역에는 일자형 홀을 형성하고, 상기 STSOP의 양 사이드 가장자리 리드 기준으로 소정의 개수의 리드 영역에 해당하는 스텐실의 영역에는 낱개의 독립홀을 형성한 것을 특징으로 하는 스택 패키지 제조용 스텐실의 구조가 제공된다.In order to achieve the above object, the present invention is used for stacking the BLP and STSOP, in the stencil having a straight hole formed to apply solder paste to the leads located on both sides of the STSOP; A straight hole and a plurality of independent holes are formed on a surface of the stencil, and a straight hole is formed in an area of the stencil corresponding to the lead area except for a predetermined number on both side edge leads of the STSOP, and both sides of the STSOP. A structure of a stencil for manufacturing a stack package is provided in a region of a stencil corresponding to a predetermined number of lead regions on an edge lead basis.

이하, 본 발명의 실시예를 첨부도면 도 6 내지 도 8을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIGS. 6 to 8.

도 6은 본 발명의 스텐실(3) 구조를 나타낸 평면도로서, 본 발명은 BLP(1)와 STSOP(2)를 스택하는데 사용되며, 상기 STSOP(2)의 양 사이드에 위치하는 리드(20)에 대해 솔더페이스트(5)를 도포하는데 사용되는 일자형 홀(30)이 형성된 스텐실(3)에 있어서; 상기 스텐실(3)의 면상에 일자형 홀(30) 및 낱개의 독립홀(40)을 형성하되, 상기 STSOP의 양 사이드 가장자리 리드(20) 기준으로 소정의 개수를 제외한 리드(20) 영역에 해당하는 스텐실(3)의 영역에는 일자형 홀(30)을 형성하고, 상기 STSOP의 양 사이드 가장자리 리드(20) 기준으로 소정의 개수의 리드(20) 영역에 해당하는 스텐실(3)의 영역에는 낱개의 독립홀(40)을 형성한 것이다.6 is a plan view showing the structure of the stencil 3 of the present invention. The present invention is used to stack the BLP 1 and the STSOP 2, and the lead 20 is located on both sides of the STSOP 2. A stencil (3) in which a straight hole (30) is used, which is used to apply solder paste (5) to the surface; A straight hole 30 and a plurality of independent holes 40 are formed on the surface of the stencil 3 and correspond to regions of the lead 20 except for a predetermined number based on both side edge leads 20 of the STSOP. A straight hole 30 is formed in the region of the stencil 3, and each of the stencils 3 corresponding to a predetermined number of lead 20 regions on both side edge leads 20 of the STSOP is independent of each other. The hole 40 is formed.

이 때, 상기 독립홀(40)은 사각형으로서, 개별 독립홀(40)은 기존의 홀에 비해 폭 방향 치수(w1)를 크게 형성하고, 길이방향 치수는 리드(20)의 폭길이(d)와 동일하게 한다.At this time, the independent hole 40 is a quadrangular shape, the individual independent hole 40 has a larger width direction dimension (w1) than the conventional hole, the longitudinal dimension is the width length (d) of the lid 20 Do the same with

이와 같이 구성된 본 발명의 작용은 다음과 같다.The operation of the present invention configured as described above is as follows.

먼저, 스택을 위한 지그(6)의 요입홈내로 STSOP(2)를 로딩하여 진공압으로 클램핑한다.First, the STSOP 2 is loaded into the recess of the jig 6 for the stack and clamped under vacuum.

그 후, 일자형 홀(30) 및 개별 독립홀(40)이 형성된 본 발명의 스텐실(3)을 지그(6)상에 올려놓는다.Thereafter, the stencil 3 of the present invention in which the straight holes 30 and the individual independent holes 40 are formed is placed on the jig 6.

그 다음, 상기 스텐실(3) 일측에 솔더페이스트(5)를 도포하고, 이어 스퀴저(7)로 밀어서 STSOP(2)의 리드(20) 부위에 솔더페이스트(5)가 도포되도록 한다.Next, the solder paste 5 is applied to one side of the stencil 3, and then pushed onto the squeezer 7 so that the solder paste 5 is applied to the lead 20 of the STSOP 2.

이때, 도 7에 나타낸 바와 같이, 리플로우 전에는 일자형 홀(30)이 형성된 영역에서는 도포된 솔더페이스트(5)가 각 패키지의 이웃하는 리드에 대해 기계적·전기적으로 연결된 상태로 유지되고, 개별 독립홀(40)이 형성된 영역에서는 도포된 솔더페이스가 이웃하는 리드에 대해 기계적·전기적으로 절연된 형태를 유지하게 된다.In this case, as shown in FIG. 7, in the region where the straight holes 30 are formed before the reflow, the applied solder paste 5 is maintained in a mechanically and electrically connected state with respect to neighboring leads of each package, and the individual independent holes. In the region where the 40 is formed, the applied solderface maintains the mechanically and electrically insulated form with respect to the neighboring leads.

한편, 솔더페이스트(5)가 도포된 후에는 STSOP(2) 위에 BLP(1)를 각각 올려놓은 다음, 리플로우 장비로 투입한다.On the other hand, after the solder paste 5 is applied, the BLPs 1 are placed on the STSOP 2 and then introduced into the reflow apparatus.

따라서, 리플로우 장비에서 열이 가해지면 일자형 홀(30)이 형성된 영역에 도포된 솔더페이스트(5)는 용융되어 표면장력에 의해 각 리드 주위에 뭉치게 되며, 이로써 각 패키지의 이웃 리드간의 전기적 절연이 이루어지도록 하는 대신, 스택되는 BLP(1)와 STSOP(2)의 리드(10)(20)를 접합시켜 서로 전기적으로 연결되도록 한 다.Therefore, when heat is applied in the reflow apparatus, the solder paste 5 applied to the region where the straight holes 30 are formed is melted and agglomerated around each lead by surface tension, thereby electrically insulating between neighboring leads of each package. Instead of doing this, the leads 10 and 20 of the stacked BLP 1 and the STSOP 2 are bonded to each other so as to be electrically connected to each other.

이 때, 본 발명에서는 일자형 홀(30) 및 개별 독립홀(40)이 혼합된 스텐실(3)을 사용하므로 인해, 개별 독립홀(40)의 폭치수(w1)가 커져 도 8에 나타낸 바와 같이 STSOP(2)의 가장자리 리드(20)에 도포되는 솔더페이스트(5)의 양이 증대되므로 인해 언필에 기인한 스택 패키지의 조인트 크랙을 방지할 수 있게 된다.At this time, in the present invention, since the stencil 3 in which the straight hole 30 and the individual independent holes 40 are mixed is used, the width dimension w1 of the individual independent holes 40 is increased, as shown in FIG. 8. Since the amount of the solder paste 5 applied to the edge lead 20 of the STSOP 2 is increased, it is possible to prevent the joint crack of the stack package due to the unfill.

즉, 본 발명에서는 일자형 홀(30) 및 개별 독립홀(40)이 혼합된 스텐실(3)을 사용하므로 인해, 개별 독립홀(40)의 치수 조절에 의해 STSOP(2)의 가장자리 리드들(20)에 도포되는 솔더페이스트(5)의 양 조절이 가능해지므로 인해 언필로 인한 조인트 크랙을 미연에 방지하여 스택 패키지의 신뢰성을 향상시킬 수 있게 된다.That is, in the present invention, since the straight hole 30 and the individual independent hole 40 use the mixed stencil 3, the edge leads 20 of the STSOP 2 are adjusted by adjusting the size of the individual independent hole 40. Since the amount of solder paste (5) to be applied can be adjusted, joint cracks due to unfilling can be prevented in advance, thereby improving reliability of the stack package.

이상에서와 같이, 본 발명은 스택 패키지 제조용 스텐실의 구조에 관한 것이다.As mentioned above, the present invention relates to a structure of a stencil for manufacturing a stack package.

즉, 본 발명은 BLP와 STSOP의 스택에 사용되는 스텐실의 구조 개선을 통해 스택 양쪽 가장자리에서 발생하는 솔더페이스트의 언필(unfill)불량을 해소함으로써 조인트 크랙을 미연에 방지할 수 있으며, 나아가 스택 패키지의 신뢰성을 향상시킬 수 있다.That is, the present invention can prevent joint cracking by eliminating the unfilling of the solder paste occurring at both edges of the stack by improving the structure of the stencil used in the stack of the BLP and the STSOP. Reliability can be improved.

Claims (2)

BLP와 STSOP를 스택하는데 사용되며, 상기 STSOP의 양 사이드에 위치하는 리드에 대해 솔더페이스트를 도포하는데 사용되는 일자형 홀이 형성된 스텐실에 있어서;  A stencil with a straight hole used for stacking BLP and STSOP, wherein a straight hole is used for applying solder paste to leads located on both sides of the STSOP; 상기 스텐실의 면상에 일자형 홀 및 낱개의 독립홀을 형성하되, To form a straight hole and a single independent hole on the surface of the stencil, 상기 STSOP의 양 사이드 가장자리 리드 기준으로 소정의 개수를 제외한 리드 영역에 해당하는 스텐실의 영역에는 일자형 홀을 형성하고, 상기 STSOP의 양 사이드 가장자리 리드 기준으로 소정의 개수의 리드 영역에 해당하는 스텐실의 영역에는 낱개의 독립홀을 형성한 것을 특징으로 하는 스택 패키지 제조용 스텐실의 구조.A straight hole is formed in a region of the stencil corresponding to the lead regions except for a predetermined number on both side edge leads of the STSOP, and a region of the stencil corresponding to a predetermined number of lead regions on both side edge leads of the STSOP. The structure of the stack package manufacturing stencil, characterized in that the formation of a single independent hole. 제 1 항에 있어서, The method of claim 1, 상기 낱개의 독립홀은 사각형으로서, 기존의 홀에 비해 폭 방향 치수(w1)를 크게 형성하고, 길이방향 치수는 리드의 폭길이(d)와 동일하게 한 것을 특징으로 하는 스택 패키지 제조용 스텐실의 구조.The individual independent holes are quadrangular, and have a width dimension (w1) larger than that of a conventional hole, and the length dimension is equal to the width (d) of the lead. .
KR1020000074258A 2000-12-07 2000-12-07 structure of stencil for fabricating stack-type package KR100646971B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000074258A KR100646971B1 (en) 2000-12-07 2000-12-07 structure of stencil for fabricating stack-type package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000074258A KR100646971B1 (en) 2000-12-07 2000-12-07 structure of stencil for fabricating stack-type package

Publications (2)

Publication Number Publication Date
KR20020044987A KR20020044987A (en) 2002-06-19
KR100646971B1 true KR100646971B1 (en) 2006-11-17

Family

ID=27680295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000074258A KR100646971B1 (en) 2000-12-07 2000-12-07 structure of stencil for fabricating stack-type package

Country Status (1)

Country Link
KR (1) KR100646971B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100186309B1 (en) * 1996-05-17 1999-03-20 문정환 Stacked bottom lead package
KR100265566B1 (en) * 1998-05-12 2000-09-15 김영환 Ship stack package
KR20010036182A (en) * 1999-10-06 2001-05-07 김영환 Stacked buttom leaded plastic package and manufacturing method thereof
KR100331841B1 (en) * 1998-05-06 2002-05-09 박종섭 ultra high density integrated circuit BLP stack and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100186309B1 (en) * 1996-05-17 1999-03-20 문정환 Stacked bottom lead package
KR100331841B1 (en) * 1998-05-06 2002-05-09 박종섭 ultra high density integrated circuit BLP stack and method for fabricating the same
KR100265566B1 (en) * 1998-05-12 2000-09-15 김영환 Ship stack package
KR20010036182A (en) * 1999-10-06 2001-05-07 김영환 Stacked buttom leaded plastic package and manufacturing method thereof

Also Published As

Publication number Publication date
KR20020044987A (en) 2002-06-19

Similar Documents

Publication Publication Date Title
TW526598B (en) Manufacturing method of semiconductor device and semiconductor device
US8658464B2 (en) Mold chase design for package-on-package applications
TWI479637B (en) Semiconductor apparatus and manufacturing method thereof
US5291375A (en) Printed circuit board and electric device configured to facilitate bonding
US20160013175A1 (en) Package-on-Package Structure and Methods for Forming the Same
US6199743B1 (en) Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies
US20090178836A1 (en) Wiring board for semiconductor device
KR100646971B1 (en) structure of stencil for fabricating stack-type package
KR20170032506A (en) Method for manufacturing semiconductor package
US12002763B2 (en) Package substrate and semiconductor package including the same
KR100504547B1 (en) structure of stencil for fabricating stack-type package
US11164755B1 (en) Electronic package and method for fabricating the same
JP2004186213A (en) Circuit substrate and semiconductor device
JP6569610B2 (en) Electronic equipment
JP2003086629A (en) Cof-type semiconductor device and manufacturing method thereof
JP2006196734A (en) Semiconductor device and its manufacturing method
CN113284856B (en) Package structure and method for forming the same
CN218123386U (en) Device structure for fan-out type wafer level chip
JP2001244578A (en) Multilayer substrate
JP2001015630A (en) Bga-semiconductor package and its manufacture
JPH04109640A (en) Integrated circuit device
KR100345167B1 (en) Method of fabricating substrate for semiconductor package
KR100226782B1 (en) Structure of semiconductor package
CN113517248A (en) Huge transfer chip
WO2001013431A9 (en) Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee