KR20040068736A - 박막 트랜지스터 표시판의 제조 방법 - Google Patents

박막 트랜지스터 표시판의 제조 방법 Download PDF

Info

Publication number
KR20040068736A
KR20040068736A KR1020030005253A KR20030005253A KR20040068736A KR 20040068736 A KR20040068736 A KR 20040068736A KR 1020030005253 A KR1020030005253 A KR 1020030005253A KR 20030005253 A KR20030005253 A KR 20030005253A KR 20040068736 A KR20040068736 A KR 20040068736A
Authority
KR
South Korea
Prior art keywords
forming
gate
region
layer
contact hole
Prior art date
Application number
KR1020030005253A
Other languages
English (en)
Inventor
김덕회
이청
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030005253A priority Critical patent/KR20040068736A/ko
Publication of KR20040068736A publication Critical patent/KR20040068736A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D85/00—Containers, packaging elements or packages, specially adapted for particular articles or materials
    • B65D85/18—Containers, packaging elements or packages, specially adapted for particular articles or materials for wearing apparel, headwear or footwear
    • B65D85/182—Shirt packaging and display supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

절연 기판 위에 비정질 규소층을 형성하는 단계; 비정질 규소층을 결정화 한 후, 패터닝하여 다결정 규소층을 형성하는 단계; 다결정 규소층 위에 게이트 절연막을 형성하는 단계; 게이트 절연막 위에 게이트 도전층를 형성하는 단계; 게이트 도전층 위에 게이트 도전층과 식각율이 다른 마스크 패턴을 형성하는 단계; 마스크 패턴을 마스크로 하여 게이트 도전층을 식각하여 게이트 전극을 형성하며, 게이트 전극의 폭이 마스크 패턴의 폭보다 작도록 식각하는 단계; 마스크 패턴을 마스크로 하여 p형 불순물을 도핑하여 p형 불순물이 도핑된 소스 영역 및 드레인 영역을 형성하고, p형 불순물이 도핑되지 않은 채널 영역을 형성하는 단계; 마스크 패턴을 제거하는 단계; 마스크 패턴에 의해 차단되었던 영역에 저농도의 p형 불순물을 도핑하여 소스 영역 및 채널 영역 사이와 드레인 영역 및 채널 영역사이에 저농도 도핑 영역을 형성하는 단계; 게이트 전극 위에 제1 층간 절연막을 형성하는 단계; 층간 절연막 및 게이트 절연막에 상기 소스 영역을 노출하는 제1 접촉구, 드레인 영역을 노출하는 제2 접촉구를 형성하는 단계; 제1 층간 절연막 위에 제1 접촉구를 통하여 소스 영역과 연결되는 소스 전극과 제2 접촉구를 통하여 드레인 영역과 연결되는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조방법.

Description

박막 트랜지스터 표시판의 제조 방법{Manufacturing method of thin film transistor array panel}
본 발명은 박막 트랜지스터 표시판의 제조 방법에 관한 것으로서, 특히 다결정 규소 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.
박막 트랜지스터 표시판(Thin Film Transistor, TFT)은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 표시판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과, 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연막 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 층간 절연막 등으로 이루어져 있다.
박막 트랜지스터는 게이트 배선의 일부인 게이트 전극과 채널을 형성하는 반도체층, 데이터 배선의 일부인 소스 전극과 드레인 전극 및 게이트 절연막과 층간 절연막 등으로 이루어진다. 박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다.
이러한 박막 트랜지스터는 비정질 규소층 또는 다결정 규소층을 반도체층으로 가지며, 게이트 전극과 반도체층의 상대적인 위치에 따라 탑 게이트(top gate) 방식과 바텀 게이트(bottom gate) 방식으로 나눌 수 있다. 다결정 규소 박막 트랜지스터 표시판의 경우, 게이트 전극이 반도체층의 상부에 위치하는 탑 게이트 방식이 주로 이용된다. 탑 게이트 방식에서는 다결정 규소층이 절연 기판 위에 형성되고, 다결정 규소층 위에 게이트 절연막이 형성되며, 게이트 절연막 위에 게이트 배선 및 유지 전극선이 형성된다.
일반적으로 반도체층에는 비정질 규소(Amorphous Silicon, a-Si)나 다결정 규소(Polycrystalline Silicon, poly-Si)가 사용된다. 비정질 규소는 규칙성이 없어 전기적 특성이 비교적 낮은 반면에 다결정 규소는 완전히 정렬된 원자구조를 가지고 있어 전하이동도가 비정질 규소보다 100배 이상 빠른 장점을 갖고 있다.
그러나, 다결정 규소 박막 트랜지스터（poly-Si TFT）중 반도체층에 n형 불순물을 도핑한 n형 박막 트랜지스터는 게이트 바이어스에 의한 스트레스로 인해 시간이 지남에 따라 채널영역이 열화되어 채널 영역의 전하 이동도는 감소하고 문턱전압 (Vth)은 증가하는 등의 현상이 발생한다. 이는 높은 전류량에 의한 주울 열(Joule heat)의 과도한 발생으로 다결정 규소층의 채널영역 및 게이트 절연막이 손상되어 발생하는 현상으로서 다결정 규소 박막 트랜지스터의 특성을 저하시킨다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 시간이 지남에 따라 채널영역의 전하이동도의 변화가 없어 신뢰성이 향상된 박막 트랜지스터 표시판의 제조 방법을 제공하는 데 목적이 있다.
도 1은 본 발명의 제1 실시예 및 제2 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 의해 제조된 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 절단선 Ⅱ-Ⅱ' 선에 대한 단면도이고,
도 3a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법으로서, 절연 기판에 차단층과 비정질 규소층을 형성하는 것을 도시한 단면도이고,
도 3b는 도 3a의 다음 단계로서, 비정질 규소층을 패터닝하는 단계를 도시한 단면도이고,
도 3c는 도 3b의 다음 단계로서, 비정질 규소층 위에 게이트 절연막을 형성하는 단계를 도시한 단면도이고,
도 3d는 도 3c의 다음 단계로서, 게이트 도전층 및 크롬층 패턴을 형성하는 단계를 도시한 단면도이고,
도 3e는 도 3d의 다음 단계로서, 크롬층 패턴의 폭보다 좁은 게이트 전극을 형성하고 채널 영역을 형성하는 단계를 도시한 단면도이고,
도 3f는 도 3e의 다음 단계로서, 저농도 도핑영역을 형성하는 단계를 도시한 단면도이고,
도 3g는 도 3f의 다음 단계로서, 층간 절연막을 형성하는 단계를 도시한 단면도이고,
도 3h는 도 3g의 다음 단계로서, 데이터 배선을 형성하고 제2 층간 절연막을 형성하는 단계를 도시한 단면도이고,
도 4a는 n형 불순물이 도핑된 n형 박막 트랜지스터의 게이트 바이어스에 의한 스트레스로 인해 채널 영역이 열화되어 시간이 지남에 따라 채널 영역의 전하 이동도가 변화하는 것을 나타낸 도면이고,
도 4b는 p형 불순물이 도핑된 p형 박막 트랜지스터의 게이트 바이어스에 의한 스트레스로 인해 채널 영역이 열화되어 시간이 지남에 따라 채널 영역의 전하 이동도가 변화하는 것을 나타낸 도면이고,
도 5a는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 제조 방법으로서, 절연 기판에 차단층과 비정질 규소층을 형성하는 것을 도시한 단면도이고,
도 5b는 도 5a의 다음 단계로서, 비정질 규소층을 패터닝하는 단계를 도시한 단면도이고,
도 5c는 도 5b의 다음 단계로서, 비정질 규소층 위에 게이트 절연막을 형성하는 단계를 도시한 단면도이고,
도 5d는 도 5c의 다음 단계로서, 게이트 도전층 및 고 내열성 감광막 패턴을 형성하는 단계를 도시한 단면도이고,
도 5e는 도 5d의 다음 단계로서, 고 내열성 감광막 패턴의 폭보다 좁은 게이트 전극을 형성하고 채널 영역을 형성하는 단계를 도시한 단면도이고,
도 5f는 도 5e의 다음 단계로서, 저농도 도핑영역을 형성하는 단계를 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
121 ; 게이트선 123 ; 게이트 전극
140 ; 게이트 절연막 150 ; 다결정 규소층
152 ; 저농도 도핑 영역 153 ; 소스 영역
154 ; 채널 영역 155 ; 드레인 영역
601 ; 제1 층간 절연막 602 ; 제2 층간 절연막
상기 목적을 달성하기 위하여 본 발명의 박막 트랜지스터 표시판의 제조방법은, 절연 기판 위에 비정질 규소층을 형성하는 단계; 상기 비정질 규소층을 결정화 한 후, 패터닝하여 다결정 규소층을 형성하는 단계; 상기 다결정 규소층 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 게이트 도전층를 형성하는 단계; 상기 게이트 도전층 위에 상기 게이트 도전층과 식각율이 다른 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 마스크로 하여 게이트 도전층을 식각하여 게이트 전극을 형성하며, 상기 게이트 전극의 폭이 상기 마스크 패턴의 폭보다 작도록 식각하는 단계; 상기 마스크 패턴을 마스크로 하여 p형 불순물을 도핑하여 p형 불순물이 도핑된 소스 영역 및 드레인 영역을 형성하고, p형 불순물이 도핑되지 않은 채널 영역을 형성하는 단계; 상기 마스크 패턴을 제거하는 단계; 상기 마스크 패턴에 의해 차단되었던 영역에 저농도의 p형 불순물을 도핑하여 상기 소스 영역및 채널 영역 사이와 상기 드레인 영역 및 채널 영역사이에 저농도 도핑 영역을 형성하는 단계; 상기 게이트 전극 위에 제1 층간 절연막을 형성하는 단계; 상기 층간 절연막 및 게이트 절연막에 상기 소스 영역을 노출하는 제1 접촉구, 상기 드레인 영역을 노출하는 제2 접촉구를 형성하는 단계; 상기 제1 층간 절연막 위에 상기 제1 접촉구를 통하여 상기 소스 영역과 연결되는 소스 전극과 상기 제2 접촉구를 통하여 상기 드레인 영역과 연결되는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계를 포함하는 것이 바람직하다.
또한, 상기 데이터 배선 위에 제2 층간 절연막을 형성하는 단계; 상기 제2 층간 절연막 위에 상기 드레인 전극을 노출하는 제3 접촉구를 형성하는 단계; 상기 제2 층간 절연막 위에 상기 제3 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 더 포함하는 것이 바람직하다.
또한, 상기 마스크 패턴을 형성하는 단계는 상기 게이트 도전층 위에 크롬층을 증착하는 단계, 상기 크롬층 위에 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 마스크로 하여 마스크 패턴을 형성하는 단계를 포함하는 것이 바람직하다. 상기 목적을 달성하기 위하여 본 발명의 박막 트랜지스터 표시판의 제조방법은 절연 기판 위에 비정질 규소층을 형성하는 단계; 상기 비정질 규소층을 결정화 한 후, 패터닝하여 다결정 규소층을 형성하는 단계; 상기 다결정 규소층 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 게이트 도전층를 형성하는 단계; 상기 게이트 도전층 위에 고 내열성 감광막 패턴을 형성하는 단계; 상기 고 내열성 감광막 패턴을 마스크로 하여 게이트 도전층을 식각하여 게이트 전극을 형성하며, 상기 게이트 전극의 폭이 상기 고 내열성 감광막 패턴의 폭보다 작도록 식각하는 단계; 상기 고 내열성 감광막 패턴을 마스크로 하여 p형 불순물을 도핑하여 p형 불순물이 도핑된 소스 영역 및 드레인 영역을 형성하고, p형 불순물이 도핑되지 않은 채널 영역을 형성하는 단계; 상기 고 내열성 감광막 패턴을 제거하는 단계; 상기 고 내열성 감광막 패턴에 의해 차단되었던 영역에 저농도의 p형 불순물을 도핑하여 상기 소스 영역 및 채널 영역 사이와 상기 드레인 영역 및 채널 영역사이에 저농도 도핑 영역을 형성하는 단계; 상기 게이트 전극 및 유지 전극 배선 위에 제1 층간 절연막을 형성하는 단계; 상기 층간 절연막 및 게이트 절연막에 상기 소스 영역을 노출하는 제1 접촉구, 상기 드레인 영역을 노출하는 제2 접촉구를 형성하는 단계; 상기 제1 층간 절연막 위에 상기 제1 접촉구를 통하여 상기 소스 영역과 연결되는 소스 전극과 상기 제2 접촉구를 통하여 상기 드레인 영역과 연결되는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계를 포함하는 것이 바람직하다.
또한, 상기 데이터 배선 위에 제2 층간 절연막을 형성하는 단계; 상기 제2 층간 절연막 위에 상기 드레인 전극을 노출하는 제3 접촉구를 형성하는 단계; 상기 제2 층간 절연막 위에 상기 제3 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 더 포함하는 것이 바람직하다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세하게 설명하면 다음과 같다.
도면에서 여러 층 및 여러 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에 의해 제조된 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 절단선 Ⅱ-Ⅱ' 선에 대한 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 투명한 절연 기판(110)의 상면에 산화 규소 또는 질화 규소로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위에 소스 영역(153), 드레인 영역(155) 및 채널영역(154)이 포함된 다결정 규소층(150)이 형성되어 있다. 다결정 규소층(150)에는 LDD(lightly doped drain) 영역(152)이 형성되어 있다. LDD 영역(152)이란 소스 영역(153)과 채널 영역(154) 사이에 형성되고, 드레인 영역(155)과 채널 영역(154) 사이에 형성된 저농도 도핑 영역을 말한다. LDD 영역(152)은 소스 영역(153)과 채널 영역(154) 또는 드레인 영역(155)과 채널 영역(154)이 명확히 분리되도록 함으로써 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지한다.
그리고, 소스 영역과 드레인 영역에는 p형 불순물이 도핑되어 있다.
도 4a에는 n형 불순물이 도핑된 n형 박막 트랜지스터의 게이트 바이어스에 의한 스트레스로 인해 시간이 지남에 따라 채널 영역의 전하 이동도(Ion)가 변화하는 것이 도시되어 있고, 도 4b에는 p형 불순물이 도핑된 p형 박막 트랜지스터의 게이트 바이어스에 의한 스트레스로 인해 시간이 지남에 따라 채널 영역의 전하 이동도(Ion)의 변화가 도시되어 있다.
도 4a 및 도 4b에 도시된 바와 같이, n형 불순물이 도핑되어 있는 경우에 비해 p형 불순물이 도핑되어 있는 경우에 시간 변화에 따른 채널영역의 전하이동도(Ion)가 보다 일정하게 유지된다. 즉, n형 불순물이 도핑되어 있는 박막 트랜지스터는 초기 전하이동도 대비 약 14% 정도 전하이동도가 감소하나, p형 불순물이 도핑되어 있는 박막 트랜지스터는 초기 전하이동도 대비 거의 변화가 없다. 이는 p형 불순물이 도핑된 소스 영역 또는 드레인 영역과 채널 영역의 경계면에서 발생하는 주울 열에 의한 채널 영역의 손상이 n형 불순물이 도핑된 소스 영역 또는 드레인 영역과 채널 영역의 경계면에서 발생하는 주울 열에 의한 채널 영역의 손상보다 적기 때문이다.
게이트 절연막(140)이 다결정 규소층(150)을 덮으면서 절연 기판(110)의 상면에 형성되어 있다. 게이트 절연막(140)의 상면에 가로 방향으로 긴 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부가 세로 방향으로 연장되어 다결정 규소층(150)과 일부 중첩되어 있으며, 다결정 규소층(150)과 일부 중첩되는 게이트 선(121)이 게이트 전극(123)이 된다.
또한, 유지 전극선(131)이 게이트선(121)과 평행하도록 형성되며, 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층(150)과 중첩되는 유지 전극선(131)의 일 부분은 유지 전극(133)이 된다. 여기서 게이트선(121)의 한 쪽 끝부분(125)은 게이트 구동 회로부(미도시)와의 연결을 위하여 폭이 확장되어 있다.
이하 게이트선(121, 125) 및 게이트 전극(123)을 게이트 배선이라 하고, 유지 전극(133) 및 유지 전극선(131)을 유지 전극 배선이라 한다.
이러한 게이트 배선(121, 123, 125)은 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd)으로 이루어져 있다.
게이트 배선(121, 123, 125) 및 유지 전극 배선(131, 133)이 형성된 게이트 절연막(140) 상에 제1 층간 절연막(601)이 형성되어 있다. 게이트 절연막(140) 및 제1 층간 절연막(601)은 소스 영역(153)과 드레인 영역(155)을 각각 노출시키는 제1 접촉구(161) 및 제2 접촉구(162)를 가진다.
제1 층간 절연막(601)의 상면에는 데이터선(171)이 세로 방향으로 길게 형성되어 게이트선(121)과 수직으로 교차하고 있으며, 데이터선(171)의 소스 전극(173)은 제1 접촉구(161)를 통해 소스 영역(153)과 연결되어 있다. 또한, 드레인 전극(175)은 제2 접촉구(162)를 통해 드레인 영역(155)과 연결되어 있다.
이하 데이터선(171, 173) 및 드레인 전극(175)을 데이터 배선이라 하고, 이러한 데이터 배선은 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd)으로 이루어져 있다.
소스 전극(173) 및 드레인 전극(175)을 포함하여 제1 증간 절연막(601) 위에 제2 층간 절연막(602)이 형성되어 있다. 제2 층간 절연막(602)은 드레인 전극을 노출하는 제4 접촉구(164)를 가진다. 제4 접촉구(164)를 통해 드레인 전극(175)은 ITO로 이루어진 화소 전극(190)과 연결되어 있다. 또한, 제3 접촉구(163)가 제2 층간 절연막(602) 및 제1 층간 절연막(601)을 관통하여 게이트선(121)의 폭이 확장된 끝부분(125)을 노출하고 있다. 제2 층간 절연막(602) 위에는 접촉 보조 부재(95)가 형성되어 있어서 제3 접촉구(163)를 통하여 게이트선(121)의 폭이 확장된 끝부분(125)과 연결되어 있다.
기술된 일 실시예에 따른 박막트랜지스터 기판을 제조하는 방법을 상세히 설명한다.
도 3a 내지 도 3h는 본 발명의 제1 실시예에 따른 제조 방법을 설명하기 위한 도면이다.
먼저 도 3a에 도시된 바와 같이, 투명한 절연 기판(110) 위에 차단층(111)을 형성한다. 이때 사용되는 투명한 절연 기판(110)으로는 유리, 석영 또는 사파이어등을 사용할 수 있으며, 차단층은 산화 규소(SiO2) 또는 질화 규소(SiNx)를 약1,000Å의 두께로 증착하여 형성한다. 차단층(111)의 상면에 비정질 규소층(150A)을 형성한다. 비정질 규소층(150A)은 비정질 규소를 화학 기상 증착(Chemical Vapor Deposition, CVD) 방법으로 약 500Å의 두께로 증착하여 형성한다.
다음으로, 도 3b에 도시된 바와 같이, 비정질 규소층(150A)을 레이저 열처리(laser annealing) 또는 로 열처리(furnace annealing)하여 결정화한 후 사진 식각 방법으로 패터닝하여 다결정 규소층(150)을 형성한다.
다음으로, 도 3c에 도시된 바와 같이, 다결정 규소층(150) 상에 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 화학 기상 증착 방법으로 질화규소 또는 산화규소 등의 절연물질을 500~3000Å의 두께로 증착하여 형성한다.
다음으로, 도 3d에 도시된 바와 같이, 게이트 절연막(140) 위에 게이트 도전층(120A)을 형성한다. 이러한 게이트 도전층(120A)은 게이트 절연막(140)의 상면에 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd)과 같은 알루미늄 함유 금속층을 증착하여 형성한다. 그리고, 게이트 도전층(120A) 위에 게이트 도전층과 식각율이 다른 금속층을 증착한다. 본 발명에서는 이러한 금속층으로 크롬층을 사용한다. 그리고, 크롬층 위에 감광막 패턴을 형성한다. 그리고, 감광막 패턴을 마스크로 하여 금속층을 패터닝하여 마스크 패턴(58)을 형성한다. 본 발명에서의 마스크 패턴은 크롬(Cr)층 패턴이다. 이러한 크롬층 패턴(58)은 후술할 저농도 도핑 영역을 형성하기 위해 게이트선(121)의 끝부분(125) 및 게이트 전극(123)보다 소정 길이 만큼 긴 패턴으로 형성한다.
다음으로, 도 3e에 도시된 바와 같이, 크롬층 패턴(58)을 마스크로 하여 게이트 도전층(120A)을 패터닝하여 게이트 절연막(140) 위에 게이트 전극(123), 게이트 선(121, 125)을 형성하고 동시에 유지 전극(133) 및 유지 전극선(131)을 형성한다. 이 경우 게이트 도전층(120A)의 식각 시간 등을 연장함으로써 게이트 도전층이 더 많이 식각되도록 하여 게이트 전극(123)의 폭이 크롬층 패턴(58)의 폭보다 좁게 한다. 그리고, 크롬층 패턴(58)을 마스크로 하여 다결정 규소층(150)상에 p형 도전형 불순물을 주입하여 소스 영역(153), 드레인 영역(155) 및 채널 영역(154)을 형성한다. 채널 영역(154)은 불순물이 도핑되지 않은 영역으로 게이트 전극(123) 아래에 위치하며 소스 영역(153)과 드레인 영역(155)을 분리시킨다.
그리고, 도 3f에 도시된 바와 같이, 크롬층 패턴(58)을 제거한 후, 게이트 전극(123)을 마스크로 하여 저농도의 p형 도전형 불순물을 주입하여 저농도 도핑 영역(152)을 형성한다. 즉, 소스 영역(153)과 채널 영역(154) 사이에 그리고, 드레인 영역(153)과 채널 영역(154)사이에는 저농도 도핑 영역(152)이 형성된다.
다음으로, 도 3g에 도시된 바와 같이, 소스 영역(153), 드레인 영역(155) 및 채널 영역(154)이 형성된 절연 기판(110)의 전면에 절연물질을 적층하여 제1 층간 절연막(601)을 형성한다. 이후 제1 층간 절연막(601)에 사진 식각 방법으로 소스 영역(153)과 드레인 영역(155)을 노출하는 제1 접촉구(161) 및 제2 접촉구(162)를 형성한다.
다음으로, 도 3h에 도시된 바와 같이, 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)을 제1 층간 절연막(601) 위에 형성한다. 데이터 선(171)의 소스 전극(173)은 제1 접촉구(161)를 통해 소스 영역(153)과 연결되고, 드레인 전극(175)의 일단은 제2 접촉구(162)를 통해 드레인 영역(155)과 연결된다. 데이터선(171)은 게이트선(121)과 수직으로 교차하도록 형성하며 데이터선(171)과 게이트선(121)에 의해 후술할 화소 전극이 형성되는 화소 영역이 정의된다.
그리고, 제1 층간 절연막(601) 위에 제2 층간 절연막(602)을 형성한다. 그리고, 드레인 전극(175)을 노출하는 제4 접촉구(164)를 제2 층간 절연막(602)에 형성한다. 이때, 게이트선의 끝부분(125)을 노출하는 제3 접촉구(163)를 동시에 형성한다.
다음으로, 도 2에 도시된 바와 같이, 제2 층간 절연막(602) 위에 ITO를 증착하고 이를 패터닝하여 화소 전극(190)과 접촉 보조 부재(95)를 형성한다. 이 경우, 제4 접촉구(164)를 통하여 드레인 전극(175)의 타단은 화소 전극(190)과 연결된다. 그리고, 접촉 보조 부재(95)는 게이트선의 끝부분(125)이 노출된 제3 접촉구(163)에 형성된다.
본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 제조 방법이 도 5a 내지 도 5f에 도시되어 있다. 여기서, 앞서 도시된 도면에서와 동일한 참조부호는 동일한 기능을 하는 동일한 부재를 가리킨다.
먼저 도 5a에 도시된 바와 같이, 투명한 절연 기판(110) 위에 차단층(111)을 형성한다. 이때 사용되는 투명한 절연 기판(110)으로는 유리, 석영 또는 사파이어등을 사용할 수 있으며, 차단층은 산화 규소(SiO2) 또는 질화 규소(SiNx)를 약1,000Å의 두께로 증착하여 형성한다. 차단층(111)의 상면에 비정질 규소층(150A)을 형성한다. 비정질 규소층(150A)은 비정질 규소를 화학 기상 증착(Chemical Vapor Deposition, CVD) 방법으로 약 500Å의 두께로 증착하여 형성한다.
다음으로, 도 5b에 도시된 바와 같이, 비정질 규소층(150A)을 레이저 열처리(laser annealing) 또는 로 열처리(furnace annealing)하여 결정화한 후 사진 식각 방법으로 패터닝하여 다결정 규소층(150)을 형성한다.
다음으로, 도 5c에 도시된 바와 같이, 다결정 규소층(150) 상에 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 화학 기상 증착 방법으로 질화규소 또는 산화규소 등의 절연물질을 500~3000Å의 두께로 증착하여 형성한다.
다음으로, 도 5d에 도시된 바와 같이, 게이트 절연막(140) 위에 게이트 도전층(120A)을 형성한다. 이러한 게이트 도전층(120A)은 게이트 절연막(140)의 상면에 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd)과 같은 알루미늄 함유 금속층을 증착하여 형성한다. 그리고, 고 내열성 감광막 패턴(59)을 게이트 도전층(120A) 위에 형성한다. 이러한 고 내열성 감광막 패턴(59)은 후술할 저농도 도핑 영역을 형성하기 위해 게이트선(121)의 끝부분(125) 및 게이트 전극(123)보다 소정 길이 만큼 긴 패턴으로 형성한다.
다음으로, 도 5e에 도시된 바와 같이, 고 내열성 감광막 패턴(59)을 마스크로 하여 게이트 도전층(120A)을 패터닝하여 게이트 절연막(140) 위에 게이트 전극(123) 및 게이트선(121, 125)을 형성하고 동시에 유지 전극(133) 및 유지 전극선(131)을 형성한다. 이 경우 게이트 도전층(120A)의 식각 시간 등을 연장함으로써 게이트 도전층이 더 많이 식각되도록 하여 게이트 전극(123)의 폭이 고 내열성 감광막 패턴(59)의 폭보다 좁게 한다. 그리고, 고 내열성 감광막 패턴(59)을 마스크로 하여 다결정 규소층(150)상에 p형 도전형 불순물을 주입하여 소스 영역(153), 드레인 영역(155) 및 채널 영역(154)을 형성한다. 채널 영역(154)은 불순물이 도핑되지 않은 영역으로 게이트 전극(123) 아래에 위치하며 소스 영역(153)과 드레인 영역(155)을 분리시킨다.
그리고, 도 3f에 도시된 바와 같이, 고 내열성 감광막 패턴(59)을 제거한 후, 게이트 전극(123)을 마스크로 하여 저농도의 p형 도전형 불순물을 주입하여 저농도 도핑 영역(152)을 형성한다. 즉, 소스 영역(153)과 채널 영역(154) 사이에 그리고, 드레인 영역(153)과 채널 영역(154)사이에는 저농도 도핑 영역(152)이 형성된다.
이하 나머지 제조 방법은 본 발명의 제1 실시예와 동일하다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.
본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 저농도 도핑 영역이 형성된 p형 박막 트랜지스터를 제조함으로써 오랜 시간의 경과에도 채널영역의 전하이동도의 변화가 없어 신뢰성이 향상된다.
또한, 고 내열성 감광막을 이용하는 경우에는 저농도 도핑 영역의 형성 공정을 단순화한다는 장점이 있다.

Claims (5)

  1. 절연 기판 위에 비정질 규소층을 형성하는 단계;
    상기 비정질 규소층을 결정화 한 후, 패터닝하여 다결정 규소층을 형성하는 단계;
    상기 다결정 규소층 위에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 게이트 도전층를 형성하는 단계;
    상기 게이트 도전층 위에 상기 게이트 도전층과 식각율이 다른 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 마스크로 하여 게이트 도전층을 식각하여 게이트 전극을 형성하며, 상기 게이트 전극의 폭이 상기 마스트 패턴의 폭보다 작도록 식각하는 단계;
    상기 마스트 패턴을 마스크로 하여 p형 불순물을 도핑하여 p형 불순물이 도핑된 소스 영역 및 드레인 영역을 형성하고, p형 불순물이 도핑되지 않은 채널 영역을 형성하는 단계;
    상기 마스크 패턴을 제거하는 단계;
    상기 마스크 패턴에 의해 차단되었던 영역에 저농도의 p형 불순물을 도핑하여 상기 소스 영역 및 채널 영역 사이와 상기 드레인 영역 및 채널 영역사이에 저농도 도핑 영역을 형성하는 단계;
    상기 게이트 전극 위에 제1 층간 절연막을 형성하는 단계;
    상기 층간 절연막 및 게이트 절연막에 상기 소스 영역을 노출하는 제1 접촉구, 상기 드레인 영역을 노출하는 제2 접촉구를 형성하는 단계;
    상기 제1 층간 절연막 위에 상기 제1 접촉구를 통하여 상기 소스 영역과 연결되는 소스 전극과 상기 제2 접촉구를 통하여 상기 드레인 영역과 연결되는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계;
    를 포함하는 박막 트랜지스터 표시판의 제조방법.
  2. 제1항에서,
    상기 데이터 배선 위에 제2 층간 절연막을 형성하는 단계;
    상기 제2 층간 절연막 위에 상기 드레인 전극을 노출하는 제3 접촉구를 형성하는 단계;
    상기 제2 층간 절연막 위에 상기 제3 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 더 포함하는 박막 트랜지스터 표시판의 제조방법.
  3. 제2항에서,
    상기 마스크 패턴을 형성하는 단계는 상기 게이트 도전층 위에 크롬층을 증착하는 단계,
    상기 크롬층 위에 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 하여 마스크 패턴을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  4. 절연 기판 위에 비정질 규소층을 형성하는 단계;
    상기 비정질 규소층을 결정화 한 후, 패터닝하여 다결정 규소층을 형성하는 단계;
    상기 다결정 규소층 위에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 게이트 도전층를 형성하는 단계;
    상기 게이트 도전층 위에 고 내열성 감광막 패턴을 형성하는 단계;
    상기 고 내열성 감광막 패턴을 마스크로 하여 게이트 도전층을 식각하여 게이트 전극을 형성하며, 상기 게이트 전극의 폭이 상기 고 내열성 감광막 패턴의 폭보다 작도록 식각하는 단계;
    상기 고 내열성 감광막 패턴을 마스크로 하여 p형 불순물을 도핑하여 p형 불순물이 도핑된 소스 영역 및 드레인 영역을 형성하고, p형 불순물이 도핑되지 않은 채널 영역을 형성하는 단계;
    상기 고 내열성 감광막 패턴을 제거하는 단계;
    상기 고 내열성 감광막 패턴에 의해 차단되었던 영역에 저농도의 p형 불순물을 도핑하여 상기 소스 영역 및 채널 영역 사이와 상기 드레인 영역 및 채널 영역사이에 저농도 도핑 영역을 형성하는 단계;
    상기 게이트 전극 및 유지 전극 배선 위에 제1 층간 절연막을 형성하는 단계;
    상기 층간 절연막 및 게이트 절연막에 상기 소스 영역을 노출하는 제1 접촉구, 상기 드레인 영역을 노출하는 제2 접촉구를 형성하는 단계;
    상기 제1 층간 절연막 위에 상기 제1 접촉구를 통하여 상기 소스 영역과 연결되는 소스 전극과 상기 제2 접촉구를 통하여 상기 드레인 영역과 연결되는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조방법.
  5. 제4항에서,
    상기 데이터 배선 위에 제2 층간 절연막을 형성하는 단계;
    상기 제2 층간 절연막 위에 상기 드레인 전극을 노출하는 제3 접촉구를 형성하는 단계;
    상기 제2 층간 절연막 위에 상기 제3 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 더 포함하는 박막 트랜지스터 표시판의 제조방법.
KR1020030005253A 2003-01-27 2003-01-27 박막 트랜지스터 표시판의 제조 방법 KR20040068736A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030005253A KR20040068736A (ko) 2003-01-27 2003-01-27 박막 트랜지스터 표시판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030005253A KR20040068736A (ko) 2003-01-27 2003-01-27 박막 트랜지스터 표시판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20040068736A true KR20040068736A (ko) 2004-08-02

Family

ID=37357779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030005253A KR20040068736A (ko) 2003-01-27 2003-01-27 박막 트랜지스터 표시판의 제조 방법

Country Status (1)

Country Link
KR (1) KR20040068736A (ko)

Similar Documents

Publication Publication Date Title
US7122833B2 (en) Semiconductor integrated circuit and method of fabricating same
WO2017028461A1 (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
KR101026808B1 (ko) 박막 트랜지스터 표시판의 제조 방법
US20150060843A1 (en) Display substrate and method of manufacturing a display substrate
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
KR100870017B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR20040068736A (ko) 박막 트랜지스터 표시판의 제조 방법
KR100992137B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100980009B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100973800B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR101018752B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101054340B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060028520A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101018757B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR100992126B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101128100B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR101012795B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100961961B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050050881A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20040031138A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20050061803A (ko) 박막 트랜지스터의 제조 방법
KR20050081054A (ko) 박막 트랜지스터 표시판 및 그의 제조방법
KR20050054264A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060007209A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application