KR100644060B1 - Jitter attenuator for direct frequency synthesizer - Google Patents

Jitter attenuator for direct frequency synthesizer Download PDF

Info

Publication number
KR100644060B1
KR100644060B1 KR1020050017902A KR20050017902A KR100644060B1 KR 100644060 B1 KR100644060 B1 KR 100644060B1 KR 1020050017902 A KR1020050017902 A KR 1020050017902A KR 20050017902 A KR20050017902 A KR 20050017902A KR 100644060 B1 KR100644060 B1 KR 100644060B1
Authority
KR
South Korea
Prior art keywords
frequency
output
direct
phase
generator
Prior art date
Application number
KR1020050017902A
Other languages
Korean (ko)
Other versions
KR20060098666A (en
Inventor
오태영
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050017902A priority Critical patent/KR100644060B1/en
Publication of KR20060098666A publication Critical patent/KR20060098666A/en
Application granted granted Critical
Publication of KR100644060B1 publication Critical patent/KR100644060B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B31/00—Arrangements for the associated working of recording or reproducing apparatus with related apparatus
    • G11B31/02—Arrangements for the associated working of recording or reproducing apparatus with related apparatus with automatic musical instruments
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10018—Improvement or modification of read or write signals analog processing for digital recording or reproduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/34—Indicating arrangements 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007—Time or data compression or expansion
    • G11B2020/00014—Time or data compression or expansion the compressed signal being an audio signal
    • G11B2020/00057—MPEG-1 or MPEG-2 audio layer III [MP3]

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

직접형 주파수 합성기용 지터 감쇄기가 개시된다. 본 발명에 따른 직접형 주파수 합성기용 지터 감쇄기는, 위상 제어신호에 따라 다중위상 주파수 발생기로부터 출력되는 소정의 위상차를 가지는 n개의 주파수들을 위상 보간하고, 위상 보간된 주파수를 포함하는 2n개의 주파수를 출력하는 위상 보간기와, 위상 보간기로부터 출력되는 2n개의 주파수 중 직접형 주파수 합성기로부터 출력되는 주파수 선택 데이터에 해당하는 주파수의 라이징 에지를 선택하여 기준 주파수를 생성하는 기준 주파수 생성부 및 직접형 주파수 합성기의 출력 주파수를 기준 주파수 생성부에서 출력되는 기준 주파수에 동기시켜 최종 출력 주파수를 발생하는 동기화 발생부를 포함하여 이루어진다. 이에 의해, 직접형 주파수 합성기의 출력 주파수에 나타나는 지터를 감쇄시킬 수 있다.A jitter attenuator for a direct frequency synthesizer is disclosed. The jitter attenuator for a direct frequency synthesizer according to the present invention phase interpolates n frequencies having a predetermined phase difference output from a multiphase frequency generator according to a phase control signal, and outputs 2n frequencies including the phase interpolated frequencies. And a reference frequency generator and a direct frequency synthesizer for generating a reference frequency by selecting a rising edge of a frequency corresponding to frequency selection data output from the direct frequency synthesizer among the 2n frequencies output from the phase interpolator. And a synchronization generator for generating a final output frequency by synchronizing the output frequency with the reference frequency output from the reference frequency generator. As a result, the jitter at the output frequency of the direct frequency synthesizer can be attenuated.

직접형 주파수 합성기, 지터, 감쇄, 위상 보간 Direct Frequency Synthesizer, Jitter, Attenuation, Phase Interpolation

Description

직접형 주파수 합성기용 지터 감쇄기{Jitter attenuator for direct frequency synthesizer}Jitter attenuator for direct frequency synthesizer

도 1은 종래의 직접형 주파수 합성기를 개략적으로 도시한 블록도,1 is a block diagram schematically showing a conventional direct frequency synthesizer;

도 2는 도 1의 직접형 주파수 합성기를 이용하여 8.5△T의 주기를 갖는 출력 주파수를 생성하는 과정을 설명하기 위해 도시한 타이밍 다이어그램,FIG. 2 is a timing diagram illustrating a process of generating an output frequency having a period of 8.5ΔT using the direct frequency synthesizer of FIG. 1;

도 3은 본 발명의 바람직한 실시예에 따른 직접형 주파수 합성기의 지터 감쇄 시스템을 개략적으로 도시한 블록도,3 is a block diagram schematically illustrating a jitter attenuation system of a direct frequency synthesizer according to a preferred embodiment of the present invention;

도 4는 본 발명에 따른 지터 감쇄기의 동작을 설명하기 위한 흐름도, 그리고,4 is a flowchart for explaining the operation of the jitter attenuator according to the present invention, and

도 5는 본 발명에 따른 지터 감쇄 시스템을 이용하여 주기가 8.25△T인 출력 주파수를 생성하는 과정을 설명하기 위한 타이밍 다이어그램이다. FIG. 5 is a timing diagram illustrating a process of generating an output frequency having a period of 8.25ΔT using the jitter attenuation system according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 다중위상 주파수 발생기 200 : 직접형 주파수 합성기100: multiphase frequency generator 200: direct frequency synthesizer

210 : 가산기 220 : 주파수 레지스터210: adder 220: frequency register

230 : 멀티플렉서 240 : D 플립플롭230: multiplexer 240: D flip-flop

300 : 지터 감쇄기 310 : 위상 보간기300: jitter attenuator 310: phase interpolator

320 : 기준 주파수 발생기 330 : 동기화 발생기320: reference frequency generator 330: synchronization generator

본 발명은 직접형 주파수 합성기(Direct Frequency Synthesizer)용 지터 감쇄기에 관한 것으로, 보다 상세하게는, 직접형 주파수 합성기의 출력 주파수에나타나는 지터(jitter)를 감쇄시켜 직접형 주파수 합성기의 출력 성능을 향상시킬 수 있도록 한 지터 감쇄기에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a jitter attenuator for a direct frequency synthesizer, and more particularly, to attenuate jitter in the output frequency of a direct frequency synthesizer to improve the output performance of the direct frequency synthesizer. It is about a jitter attenuator.

일반적으로 직접형 주파수 합성기는 디지털 위상고정루프(DPLL : Digital Phase Locked-Loop)나 칩(chip) 테스트 장비와 같이 고 주파수를 필요로 하는 장치에 사용된다. Typically, direct frequency synthesizers are used in devices that require high frequencies, such as digital phase locked loops (DPLLs) or chip test equipment.

도 1은 종래의 직접형 주파수 합성기를 개략적으로 도시한 블록도이다.1 is a block diagram schematically showing a conventional direct frequency synthesizer.

도 1에 도시된 바와 같이, 종래 직접형 디지털 주파수 합성기는 가산기(10), 주파수 레지스터(20), 멀티플렉서(MUX)(30) 및 D 플립플롭(40)으로 구성된다. As shown in FIG. 1, a conventional direct digital frequency synthesizer is composed of an adder 10, a frequency register 20, a multiplexer (MUX) 30, and a D flip-flop 40.

가산기(10)는 제어회로(미도시)로부터 입력되는 주파수 제어 데이터와 주파수 레지스터(20)로부터 피드백되는 데이터를 가산하여 출력한다. 제어회로로부터 입력되는 주파수 제어 데이터에 의해 출력 주파수(Fout)가 결정된다.The adder 10 adds and outputs frequency control data input from a control circuit (not shown) and data fed back from the frequency register 20. The output frequency Fout is determined by the frequency control data input from the control circuit.

주파수 레지스터(20)는 가산기(10)에 의해 가산된 값을 저장한다. 주파수 레지스터(20)에 저장된 값은 멀티플렉서(MUX)(30)로 출력됨과 동시에 누적을 위해 가산기(10)로 피드백(feedback)된다. 이때, 주파수 레지스터(20)에 저장된 주파수 선택 데이터가 실수형의 데이터인 경우, 주파수 레지스터(20)로부터 멀티플렉서 (MUX)(30)로는 소수부분의 값을 제외한 정수 부분의 값(주파수 선택 데이터)만이 인가되며, 가산기(10)로는 누적을 위해 소수부분의 값을 포함한 값이 그대로 인가된다.The frequency register 20 stores the value added by the adder 10. The value stored in the frequency register 20 is output to the multiplexer (MUX) 30 and fed back to the adder 10 for accumulation. At this time, when the frequency selection data stored in the frequency register 20 is real data, only the integer part value (frequency selection data) excluding the fractional part value from the frequency register 20 to the multiplexer (MUX) 30. The value including the fractional part value is applied to the adder 10 as it is for accumulation.

멀티플렉서(MUX)(30)는 소정의 위상차를 갖고 입력되는 n개의 주파수(Fin1 내지 Finn) 중 주파수 레지스터(20)로부터 출력되는 주파수 선택 데이터에 해당하는 주파수의 라이징 에지(Rising Edge)를 선택하여 출력한다.The multiplexer (MUX) 30 selects a rising edge of a frequency corresponding to frequency selection data output from the frequency register 20 among n frequencies Fin 1 to Fin n input with a predetermined phase difference. To print.

D 플립플롭(40)은 클럭단자(CK)로 멀티플렉서(MUX)(30)의 출력신호를 입력받고, 데이터 입력단자(D)로 반전 출력단자(Q')의 출력신호를 입력받도록 구성되어, 클럭단자(CK)를 통해 멀티플렉서(MUX)(30)로부터 입력되는 라이징 에지 신호에 따라 출력신호의 상태를 반전시킨다. D flip-flop 40 is configured to receive the output signal of the multiplexer (MUX) 30 to the clock terminal (CK), and to receive the output signal of the inverted output terminal (Q ') to the data input terminal (D), The state of the output signal is inverted according to the rising edge signal input from the multiplexer (MUX) 30 through the clock terminal CK.

도 2는 도 1의 직접형 주파수 합성기를 이용하여 8.5△T의 주기를 갖는 출력 주파수를 생성하는 과정을 설명하기 위해 도시한 타이밍 다이어그램이다. FIG. 2 is a timing diagram illustrating a process of generating an output frequency having a period of 8.5ΔT using the direct frequency synthesizer of FIG. 1.

도 2에 도시된 바와 같이, 소정의 위상 차(△T)를 가지는 5개의 입력 주파수(Fin1 내지 Fin5)를 가지고 8.5△T의 주기를 갖는 출력 주파수(Fout)를 생성하고자 하는 경우, 멀티플렉서(MUX)(30)를 이용하여 한번은 8△T의 주기로 라이징 에지를 출력하고, 한번은 9△T의 주기로 라이징 에지를 출력하여 평균 주기를 8.5△T로 맞추어야 한다. As shown in FIG. 2, in order to generate an output frequency Fout having a period of 8.5ΔT with five input frequencies Fin 1 to Fin 5 having a predetermined phase difference ΔT, the multiplexer Using (MUX) 30, the rising edge is output once with a period of 8ΔT, and the rising edge is output once with a period of 9ΔT to adjust the average period to 8.5ΔT.

상술한 바와 같이, 종래의 직접형 주파수 합성기를 이용하여 실수형의 주기를 갖는 출력 주파수를 생성하는 경우 항상 출력 주파수 파형에 △T 만큼의 지터가 존재하게 되어 출력 주파수의 성능이 저하되는 문제점이 발생한다.  As described above, when generating an output frequency having a real-type period using a conventional direct frequency synthesizer, there is always a problem that jitter of ΔT exists in the output frequency waveform, thereby degrading the performance of the output frequency. do.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은, 직접형 주파수 합성기를 이용하여 실수형의 주기를 갖는 출력 주파수를 생성함에 있어, 출력 주파수의 파형에 나타나는 지터를 줄일 수 있는 지터 감쇄기를 제공하는 데 있다. Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to generate jitter in an output frequency waveform by generating an output frequency having a real type period using a direct frequency synthesizer. To provide a jitter attenuator to reduce the

상기와 같은 기술적 과제를 해결하기 위한, 본 발명에 따른 직접형 주파수 합성기용 지터 감쇄기는, 위상 제어신호에 따라 다중위상 주파수 발생기로부터 출력되는 소정의 위상차를 가지는 n개의 주파수들을 위상 보간하고, 상기 위상 보간된 주파수를 포함하는 2n개의 주파수를 출력하는 위상 보간기; 상기 위상 보간기로부터 출력되는 상기 2n개의 주파수 중 직접형 주파수 합성기로부터 출력되는 주파수 선택 데이터에 해당하는 주파수의 라이징 에지를 선택하여 기준 주파수를 생성하는 기준 주파수 생성부; 및 상기 직접형 주파수 합성기의 출력 주파수를 상기 기준 주파수 생성부에서 출력되는 상기 기준 주파수에 동기시켜 최종 출력 주파수를 발생하는 동기화 발생부를 포함하여 이루어진다.In order to solve the above technical problem, the jitter attenuator for a direct frequency synthesizer according to the present invention phase interpolates n frequencies having a predetermined phase difference output from a multiphase frequency generator according to a phase control signal, and the phase A phase interpolator for outputting 2n frequencies including the interpolated frequencies; A reference frequency generator configured to generate a reference frequency by selecting a rising edge of a frequency corresponding to frequency selection data output from a direct frequency synthesizer among the 2n frequencies output from the phase interpolator; And a synchronization generator for generating a final output frequency by synchronizing the output frequency of the direct frequency synthesizer with the reference frequency output from the reference frequency generator.

상기 위상 제어신호는 상기 직접형 주파수 합성기의 출력 주파수에 나타나는 지터의 감쇄비율에 의해 결정되는 것을 특징으로 한다.The phase control signal is characterized by the attenuation ratio of jitter at the output frequency of the direct frequency synthesizer.

한편, 상기와 같은 기술적 과제를 해결하기 위한, 본 발명에 따른 직접형 주파수 합성기의 지터 감쇄 방법은, 위상 보간기가 다중위상 주파수 발생기로부터 출 력되는 소정의 위상차를 가지는 n개의 주파수들을 입력되는 위상 제어신호에 따라 위상 보간하는 단계; 기준 주파수 발생부가 상기 위상 보간된 주파수를 포함하는 2n개의 주파수 중 주파수 선택 데이터에 해당하는 주파수의 라이징 에지를 선택하여 직접형 주파수 합성기의 지터 감쇄를 위한 기준 주파수를 생성하는 단계; 및 동기화 발생기가 상기 직접형 주파수 합성기의 출력 주파수를 상기 기준 주파수 생성단계에서 생성된 상기 기준 주파수에 동기시켜 최종 출력 주파수를 발생하는 단계를 포함하여 이루어진다.Meanwhile, in order to solve the technical problem as described above, the jitter attenuation method of the direct frequency synthesizer according to the present invention includes a phase control in which a phase interpolator inputs n frequencies having a predetermined phase difference output from a multiphase frequency generator. Phase interpolating according to the signal; Generating, by a reference frequency generator, a reference frequency for jitter attenuation of the direct frequency synthesizer by selecting a rising edge of a frequency corresponding to frequency selection data among 2n frequencies including the phase interpolated frequency; And a synchronization generator generating a final output frequency by synchronizing the output frequency of the direct frequency synthesizer with the reference frequency generated in the reference frequency generating step.

상기 위상 보간하는 단계에서 상기 위상 제어신호는, 상기 직접형 주파수 합성기의 출력 주파수에 나타나는 지터의 감쇄비율에 의해 결정되는 것을 특징으로 한다.In the step of interpolating the phase, the phase control signal may be determined by attenuation ratio of jitter at the output frequency of the direct frequency synthesizer.

이하에서는 첨부된 도면들을 참조하여 본 발명을 보다 상세히 설명한다. 다만, 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. Hereinafter, with reference to the accompanying drawings will be described the present invention in more detail. However, in describing the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, a detailed description thereof will be omitted.

도 3은 본 발명의 바람직한 실시예에 따른 직접형 주파수 합성기의 지터 감쇄 시스템을 개략적으로 도시한 블록도이다. 3 is a block diagram schematically illustrating a jitter attenuation system of a direct frequency synthesizer according to a preferred embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명에 따른 직접형 주파수 합성기의 지터 감쇄 시스템은, 다중위상 주파수 발생기(100), 직접형 주파수 합성기(200) 및 지터 감쇄기(300)로 구성된다. As shown in FIG. 3, the jitter attenuation system of the direct frequency synthesizer according to the present invention includes a multiphase frequency generator 100, a direct frequency synthesizer 200, and a jitter attenuator 300.

다중위상 주파수 발생기(100)는 일반적인 위상동기루프(PLL : Phase Locked- Loop)로서, 소정의 위상차를 가지는 n개의 주파수를 발생한다. 다중위상 주파수 발생기(100)에서 발생되는 소정의 위상차를 가지는 n개의 주파수는 직접형 주파수 합성기(200) 및 지터 감쇄기(300)로 제공된다.The multiphase frequency generator 100 is a general phase locked loop (PLL) and generates n frequencies having a predetermined phase difference. The n frequencies having a predetermined phase difference generated in the multiphase frequency generator 100 are provided to the direct frequency synthesizer 200 and the jitter attenuator 300.

직접형 주파수 합성기(200)는 상기 다중위상 주파수 발생기(100)로부터 입력되는 n개의 주파수 중 제어부(미도시)로부터 입력되는 주파수 제어 데이터를 기초로 생성한 주파수 선택 데이터에 의해 선택된 주파수의 라이징 에지(Rising Edge)를 이용하여 타겟 주파수를 생성한다.The direct frequency synthesizer 200 is a rising edge of a frequency selected by frequency selection data generated based on frequency control data input from a control unit (not shown) among the n frequencies input from the multiphase frequency generator 100. Rising Edge) to generate a target frequency.

이를 위해, 직접형 주파수 합성기(200)는 가산기(210), 주파수 레지스터(220), 멀티플렉서(MUX)(230) 및 D 플립플롭(240)을 구비한다. 이와 같이 구성된 직접형 주파수 합성기(200)의 동작을 간략히 살펴보면 다음과 같다. 가산기(210)는 제어부로부터 입력되는 주파수 제어 데이터와 주파수 레지스터(220)로부터 피드백되는 데이터를 가산하여 출력한다. 가산기(210)에 의해 가산된 데이터는 주파수 레지스터(220)에 저장된다. 이 때, 주파수 레지스터(220)에 저장된 데이터가 실수형의 데이터인 경우, 멀티플렉서(MUX) 및 지터 감쇄기(300)로는 정수 부분의 데이터(이하, "주파수 선택 데이터"라 한다)만 제공되고, 가산기(210)로는 실수형의 데이터가 그대로 제공된다. 멀티플렉서(MUX)(230)는 다중위상 주파수 발생기(100)로부터 입력되는 n개의 주파수 중 주파수 레지스터(220)로부터 제공되는 주파수 선택 데이터에 의해 선택된 주파수의 라이징 에지를 D 플립플롭(240)으로 출력한다. D 플립플롭(240)은 클럭단자를 통해 멀티플렉서(MUX)(230)로부터 출력되는 라이징 에지 신호에 따라 출력 상태를 반전시킨다. 이에 의해 소정의 주파수(Fout)가 생성된 다. D 플립플롭(240)의 출력신호(Fout)는 지터 감쇄기(300)로 출력된다. To this end, the direct frequency synthesizer 200 includes an adder 210, a frequency register 220, a multiplexer (MUX) 230, and a D flip-flop 240. Briefly looking at the operation of the direct frequency synthesizer 200 configured as described above are as follows. The adder 210 adds and outputs frequency control data input from the controller and data fed back from the frequency register 220. The data added by the adder 210 is stored in the frequency register 220. At this time, when the data stored in the frequency register 220 is real data, only the integer part data (hereinafter referred to as "frequency selection data") is provided to the multiplexer (MUX) and the jitter attenuator 300, and the adder At 210, real data is provided as it is. The multiplexer (MUX) 230 outputs the rising edge of the frequency selected by the frequency selection data provided from the frequency register 220 among the n frequencies input from the multiphase frequency generator 100 to the D flip-flop 240. . The D flip-flop 240 inverts the output state according to the rising edge signal output from the multiplexer (MUX) 230 through the clock terminal. As a result, a predetermined frequency Fout is generated. The output signal Fout of the D flip-flop 240 is output to the jitter attenuator 300.

지터 감쇄기(300)는 도 3에 도시된 바와 같이, 위상 보간기(310), 기준 주파수 발생기(320) 및 동기화 발생기(330)로 구성된다.The jitter attenuator 300 is composed of a phase interpolator 310, a reference frequency generator 320, and a synchronization generator 330, as shown in FIG. 3.

위상 보간기(310)는 제어부(미도시)로부터 입력되는 위상 제어신호(a/b, a, b= 정수)에 따라 다중위상 주파수 발생기(100)로부터 입력되는 n개의 주파수들을 위상 보간하고, 상기 위상 보간된 주파수를 포함하는 2n개의 주파수를 기준 주파수 발생기(320)로 출력한다. 상기에서 위상 제어신호는 상기 직접형 주파수 합성기(200)의 출력 주파수(Fout)에 나타나는 지터의 감쇄비율에 의해 결정된다. 예를 들면, 직접형 주파수 합성기(200)의 출력 주파수(Fout)에 나타나는 지터(△T)를 1/2△T로 감쇄시키고자 하는 경우, 위상 제어신호는 1/2로 설정한다. 이 경우 위상 보간기(310)는 다중위상 주파수 발생기(100)로부터 입력되는 n개의 주파수들을 1/2△T만큼 보간시켜 출력한다. 한편, 직접형 주파수 합성기(200)의 출력 주파수(Fout)에 나타나는 지터를 1/4△T로 감쇄시키고자 하는 경우, 위상 제어신호는 특정값으로 고정되지 않고 1/4, 1/2, 3/4으로 가변된다. 이와 같이, 위상 제어신호는 지터의 감쇄비율에 따라 달라진다.The phase interpolator 310 phase interpolates the n frequencies input from the multiphase frequency generator 100 according to phase control signals (a / b, a, b = integers) input from a controller (not shown). 2n frequencies including the phase interpolated frequency are output to the reference frequency generator 320. The phase control signal is determined by the attenuation ratio of jitter at the output frequency Fout of the direct frequency synthesizer 200. For example, when the jitter DELTA T appearing at the output frequency Fout of the direct frequency synthesizer 200 is attenuated to 1/2 DELTA T, the phase control signal is set at 1/2. In this case, the phase interpolator 310 interpolates and outputs n frequencies inputted from the multiphase frequency generator 100 by 1 / 2ΔT. On the other hand, when the jitter in the output frequency Fout of the direct frequency synthesizer 200 is attenuated to 1 / 4ΔT, the phase control signal is not fixed to a specific value but is 1/4, 1/2, 3 Variable to / 4. As such, the phase control signal depends on the attenuation ratio of jitter.

기준 주파수 발생기(320)는 위상 보간기(310)로부터 입력되는 2n개의 주파수 및 직접형 주파수 합성기(200)로부터 입력되는 주파수 선택 데이터를 기초로 직접형 주파수 합성기(200)의 출력 주파수(Fout)에 나타나는 지터를 감쇄하기 위한 기준 주파수를 생성한다. 보다 자세하게는, 기준 주파수 발생기(320)는 상기 위상 보간기(310)에서 출력되는 2n개의 주파수들 중 상기 주파수 선택 데이터에 의해 선택 된 주파수의 라이징 에지를 이용하여 기준 주파수를 생성한다. 기준 주파수 발생기(320)에 의해 생성된 기준 주파수는 동기화 발생기(330)로 제공된다.The reference frequency generator 320 is applied to the output frequency Fout of the direct frequency synthesizer 200 based on the 2n frequencies input from the phase interpolator 310 and the frequency selection data input from the direct frequency synthesizer 200. Generate a reference frequency to attenuate the jitter that appears. More specifically, the reference frequency generator 320 generates a reference frequency by using a rising edge of a frequency selected by the frequency selection data among 2n frequencies output from the phase interpolator 310. The reference frequency generated by the reference frequency generator 320 is provided to the synchronization generator 330.

동기화 발생기(330)는 직접형 주파수 합성기(200)의 출력 주파수(Fout) 및 기준 주파수 발생기(320)에서 발생되는 기준 주파수를 입력받아 최종 출력 주파수를 발생한다. 즉, 동기화 발생기(330)는 직접형 주파수 합성기(200)의 출력 주파수(Fout)를 상기 기준 주파수 발생기(320)에 의해 발생되는 기준 주파수에 동기시켜 최종 출력 주파수를 발생한다.The synchronization generator 330 receives the output frequency Fout of the direct frequency synthesizer 200 and the reference frequency generated by the reference frequency generator 320 to generate the final output frequency. That is, the synchronization generator 330 generates the final output frequency by synchronizing the output frequency Fout of the direct frequency synthesizer 200 with the reference frequency generated by the reference frequency generator 320.

도 4는 본 발명에 따른 지터 감쇄기의 동작을 설명하기 위한 흐름도이다.4 is a flowchart illustrating the operation of the jitter attenuator according to the present invention.

도 4에 도시된 바와 같이, 위상 보간기(310)는 제어부로부터 인가되는 위상 제어신호에 따라 다중위상 주파수 발생기(100)로부터 입력되는 n개의 주파수를 위상 보간하여 출력한다(S400). As shown in FIG. 4, the phase interpolator 310 phase interpolates and outputs n frequencies input from the multiphase frequency generator 100 according to a phase control signal applied from the controller (S400).

기준 주파수 발생기(320)는 위상 보간기(310)로부터 출력되는 위상 보간된 주파수를 포함하는 2n개의 주파수들 중 직접형 주파수 합성기(200)의 주파수 레지스터(220)로부터 출력되는 주파수 선택 데이터에 의해 선택된 주파수의 라이징 에지를 이용하여 지터 감쇄를 위한 기준 주파수를 생성한다(S410). 기준 주파수 발생기(320)에 의해 생성된 기준 주파수는 동기화 발생기(330)로 출력된다.The reference frequency generator 320 is selected by frequency selection data output from the frequency register 220 of the direct frequency synthesizer 200 of 2n frequencies including the phase interpolated frequency output from the phase interpolator 310. A reference frequency for jitter attenuation is generated using the rising edge of the frequency (S410). The reference frequency generated by the reference frequency generator 320 is output to the synchronization generator 330.

동기화 발생기(330)는 직접형 주파수 합성기(200)로부터 출력되는 출력 주파수(Fout)를 기준 주파수 발생기(320)에서 출력되는 기준 주파수에 동기시켜 출력한다(S420). 이에 따라, 직접형 주파수 합성기(200)의 출력 주파수(Fout)에 나타나는 지터는 위상 제어신호 만큼 감쇄된다. The synchronization generator 330 outputs the output frequency Fout output from the direct frequency synthesizer 200 in synchronization with the reference frequency output from the reference frequency generator 320 (S420). Accordingly, the jitter appearing at the output frequency Fout of the direct frequency synthesizer 200 is attenuated by the phase control signal.

도 5는 본 발명에 따른 지터 감쇄 시스템을 이용하여 주기가 8.25△T인 출력 주파수를 생성하는 과정을 설명하기 위한 타이밍 다이어그램이다. FIG. 5 is a timing diagram illustrating a process of generating an output frequency having a period of 8.25ΔT using the jitter attenuation system according to the present invention.

도 5에 도시된 바와 같이, 평균 주기가 8.25△T인 출력 주파수를 생성하기 위해, 직접형 주파수 합성기(200)의 출력 신호는 3번은 8△T의 주기로 출력되고, 한번은 9△T의 주기로 출력됨을 알 수 있다. 이에 반해, 기준 주파수 발생기(320)의 출력신호는 8△T 및 8.5△T의 주기로 교번적으로 출력됨을 알 수 있다. 이는 기준 주파수 발생기(320)에서 출력 주파수(Fout)의 지터를 1/2△T로 줄이기 위해, 두번은 위상 보간되지 않은 주파수를 선택하고, 두번은 위상 보간된, 즉 0.5△T만큼 지연된 주파수를 선택했기 때문이다. As shown in FIG. 5, in order to generate an output frequency having an average period of 8.25ΔT, the output signal of the direct frequency synthesizer 200 is output three times in a period of 8ΔT, and once in a period of 9ΔT. It can be seen that. On the contrary, it can be seen that the output signal of the reference frequency generator 320 is alternately output in a period of 8ΔT and 8.5ΔT. This reduces the jitter of the output frequency Fout to 1 / 2ΔT in the reference frequency generator 320, twice selecting a frequency that is not phase interpolated, and twice selecting a frequency that is phase interpolated, that is, delayed by 0.5ΔT. Because you chose.

동기화 발생기(330)는 직접형 주파수 합성기(200)의 출력 주파수(Fout)를 기준 주파수 발생기(320)에서 출력되는 기준 주파수에 동기시켜 출력하므로, 최종 출력 주파수는 도 4에 도시된 바와 같이, 8△T 및 8.5△T의 주기로 교번적으로 출력된다. 따라서, 직접형 주파수 합성기(200)의 출력 주파수(Fout)의 지터는 △T에서 1/2△T로 쇄됨을 알 수 있다.Since the synchronization generator 330 outputs the output frequency Fout of the direct frequency synthesizer 200 in synchronization with the reference frequency output from the reference frequency generator 320, the final output frequency is 8, as shown in FIG. It is output alternately in the period of ΔT and 8.5ΔT. Therefore, it can be seen that the jitter of the output frequency Fout of the direct frequency synthesizer 200 is canceled from ΔT to 1 / 2ΔT.

이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다. Although the present invention has been described in detail with reference to exemplary embodiments above, those skilled in the art to which the present invention pertains can make various modifications to the above-described embodiments without departing from the scope of the present invention. I will understand. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the claims below and equivalents thereof.

지금까지 설명한 바와 같이, 본 발명에 따르면, 위상 보간기를 이용하여 입력되는 다중 위상의 주파수의 위상을 지터 감쇄 비율만큼 보간시키고, 보간된 신호를 이용하여 지터 감쇄를 위한 기준 주파수를 생성한다. 그리고, 동기화 발생기를 이용하여 직접형 주파수 합성기의 출력 주파수를 지터 감쇄를 위해 생성한 기준 주파수에 동기시켜 출력함으로써, 직접형 주파수 합성기에서 갖는 지터의 최소한계를 줄일 수 있다. As described so far, according to the present invention, a phase interpolator interpolates a phase of a frequency of multiple phases input by a jitter attenuation ratio, and generates a reference frequency for jitter attenuation using the interpolated signal. The output frequency of the direct frequency synthesizer is synchronized with the reference frequency generated for jitter attenuation by using a synchronization generator, thereby reducing the minimum jitter of the direct frequency synthesizer.

Claims (4)

다중위상 주파수 발생기로부터 출력되는 소정의 위상차를 가지는 n개의 주파수들의 위상을 직접형 주파수 합성기의 출력 주파수에 나타나는 지터의 감쇄비율만큼 보간시키고, 상기 위상 보간된 주파수를 포함하는 2n개의 주파수를 출력하는 위상 보간기;A phase for interpolating a phase of n frequencies having a predetermined phase difference output from a multiphase frequency generator by the attenuation ratio of jitter at an output frequency of a direct frequency synthesizer, and outputting 2n frequencies including the phase interpolated frequency. Interpolator; 상기 위상 보간기로부터 출력되는 상기 2n개의 주파수 중 상기 직접형 주파수 합성기로부터 출력되는 주파수 선택 데이터에 해당하는 주파수의 라이징 에지를 선택하여 기준 주파수를 생성하는 기준 주파수 생성부; 및A reference frequency generator configured to generate a reference frequency by selecting a rising edge of a frequency corresponding to frequency selection data output from the direct frequency synthesizer among the 2n frequencies output from the phase interpolator; And 상기 직접형 주파수 합성기의 출력 주파수를 상기 기준 주파수 생성부에서 출력되는 상기 기준 주파수에 동기시켜 최종 출력 주파수를 발생하는 동기화 발생부;를 포함하여 이루어지는 직접형 주파수 합성기용 지터 감쇄기.And a synchronization generator for generating a final output frequency by synchronizing the output frequency of the direct frequency synthesizer with the reference frequency output from the reference frequency generator. 삭제delete 위상 보간기가 다중위상 주파수 발생기로부터 출력되는 소정의 위상차를 가지는 n개의 주파수들의 위상을 직접형 주파수 합성기의 출력 주파수에 나타나는 지터의 감쇄비율만큼 보간 하는 단계;A phase interpolator interpolating a phase of n frequencies having a predetermined phase difference output from a multiphase frequency generator by attenuation ratio of jitter at an output frequency of a direct frequency synthesizer; 기준 주파수 발생부가 상기 위상 보간된 주파수를 포함하는 2n개의 주파수 중 주파수 선택 데이터에 해당하는 주파수의 라이징 에지를 선택하여 직접형 주파수 합성기의 지터 감쇄를 위한 기준 주파수를 생성하는 단계; 및Generating, by a reference frequency generator, a reference frequency for jitter attenuation of the direct frequency synthesizer by selecting a rising edge of a frequency corresponding to frequency selection data among 2n frequencies including the phase interpolated frequency; And 동기화 발생기가 상기 직접형 주파수 합성기의 출력 주파수를 상기 기준 주파수 생성단계에서 생성된 상기 기준 주파수에 동기시켜 최종 출력 주파수를 발생하는 단계;를 포함하여 이루어지는 직접형 주파수 합성기의 지터 감쇄 방법.And a synchronization generator synchronizing the output frequency of the direct frequency synthesizer with the reference frequency generated in the reference frequency generating step to generate a final output frequency. 삭제delete
KR1020050017902A 2005-03-03 2005-03-03 Jitter attenuator for direct frequency synthesizer KR100644060B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050017902A KR100644060B1 (en) 2005-03-03 2005-03-03 Jitter attenuator for direct frequency synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050017902A KR100644060B1 (en) 2005-03-03 2005-03-03 Jitter attenuator for direct frequency synthesizer

Publications (2)

Publication Number Publication Date
KR20060098666A KR20060098666A (en) 2006-09-19
KR100644060B1 true KR100644060B1 (en) 2006-11-10

Family

ID=37630050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050017902A KR100644060B1 (en) 2005-03-03 2005-03-03 Jitter attenuator for direct frequency synthesizer

Country Status (1)

Country Link
KR (1) KR100644060B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345739A (en) 2000-06-06 2001-12-14 Nec Corp Rake receiving device
KR20030048002A (en) * 2000-07-31 2003-06-18 코네샌트 시스템즈, 인코포레이티드 Frequency synthesizer
KR20030053761A (en) * 2001-12-24 2003-07-02 주식회사 하이닉스반도체 Direct digital frequency synthesizer using linear interpolator and counter and frequency synthesizing method thereof
JP2004180188A (en) 2002-11-29 2004-06-24 Hitachi Ltd Data reproducing method and digital control type clock data recovery circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345739A (en) 2000-06-06 2001-12-14 Nec Corp Rake receiving device
KR20030048002A (en) * 2000-07-31 2003-06-18 코네샌트 시스템즈, 인코포레이티드 Frequency synthesizer
KR20030053761A (en) * 2001-12-24 2003-07-02 주식회사 하이닉스반도체 Direct digital frequency synthesizer using linear interpolator and counter and frequency synthesizing method thereof
JP2004180188A (en) 2002-11-29 2004-06-24 Hitachi Ltd Data reproducing method and digital control type clock data recovery circuit

Also Published As

Publication number Publication date
KR20060098666A (en) 2006-09-19

Similar Documents

Publication Publication Date Title
US8106690B2 (en) Semiconductor integrated circuit device
US11342926B2 (en) Synchronization of clock signals generated using output dividers
KR100824791B1 (en) Clock multiplier and clock multiplying method
JP4562787B2 (en) PLL circuit
US7924071B2 (en) Synchronization detection circuit, pulse width modulation circuit using the same, and synchronization detection method
JP4166756B2 (en) Method and apparatus for generating a clock signal having predetermined clock signal characteristics
JP4846788B2 (en) Data signal generator
US6642800B2 (en) Spurious-free fractional-N frequency synthesizer with multi-phase network circuit
JP3121583B2 (en) Signal supply circuit for clock
JPH09200012A (en) Phase modulator and phase modulation method
JP3566686B2 (en) Multiplier clock generation circuit
JP2008172512A (en) Frequency synthesizer, phase lock loop, and clock generation method
JP4376611B2 (en) Frequency modulation circuit
KR100644060B1 (en) Jitter attenuator for direct frequency synthesizer
JP2007053685A (en) Semiconductor integrated circuit device
JP2010283830A (en) Communication device and returning test method
US10484027B2 (en) Glitch free phase selection multiplexer enabling fractional feedback ratios in phase locked loops
US8575973B1 (en) Frequency synthesizer with zero deterministic jitter
KR100400318B1 (en) Clock synchronization device
JPH07170584A (en) Clock switching circuit
JP3853268B2 (en) Multi-phase output clock generator
CA2364506A1 (en) Integrated timing systems and circuits
CN116491071A (en) Low jitter clock multiplier circuit and method with arbitrary frequency acquisition
KR101582171B1 (en) Video Clock Synthesis Scheme of DisplayPort Receiver Using Direct Digital Frequency Synthesizer
TWI388129B (en) All digital frequency synthesizer device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee