KR100640948B1 - 반도체 소자의 패드 형성방법 - Google Patents
반도체 소자의 패드 형성방법 Download PDFInfo
- Publication number
- KR100640948B1 KR100640948B1 KR1020040114786A KR20040114786A KR100640948B1 KR 100640948 B1 KR100640948 B1 KR 100640948B1 KR 1020040114786 A KR1020040114786 A KR 1020040114786A KR 20040114786 A KR20040114786 A KR 20040114786A KR 100640948 B1 KR100640948 B1 KR 100640948B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- wiring
- pad
- semiconductor device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 다양한 패키지 제조가 가능하도록 패드부분의 패드전극과 보호막의 단차를 없앨 수 있는 반도체 소자의 패드 형성방법에 관한 것으로서, 반도체 소자를 형성하기 위한 트랜지스터 및 여러 요소들이 형성된 실리콘 기판에 있어서, 상기 실리콘 기판 상에 배선을 형성하는 단계와, 상기 배선을 포함한 전면에 제 1 절연막, 제 2 절연막, 제 3 절연막을 순차적으로 적층하는 단계와, 상기 배선 상부의 제 3 절연막을 식각하여 제 1 개구부를 형성하는 단계와, 상기 제 1 개구부를 포함한 전면에 제 4 절연막을 형성하는 단계와, 상기 제 2 ,제 4 절연막을 식각하여 제 2 개구부를 형성하는 단계와, 상기 제 2 개구부의 제 1 절연막을 식각하여 상기 배선을 노출시키는 단계와, 상기 제 2 개구부를 포함한 기판 전면에 금속을 증착하는 단계와, 상기 금속을 패터닝하여 상기 배선에 연결되는 패드를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
Al 패드, Cu 배선, 단차
Description
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 패드 형성방법을 설명하기 위한 공정단면도.
도 2a 내지 2f는 본 발명에 따른 반도체 소자의 패드 형성방법을 설명하기 위한 공정단면도.
*도면의 주요 부분에 대한 부호설명
10 : 실리콘 기판 12 : 산화막
13 : 제 1 구리배선 14 : 절연막
15 : 제 2 구리배선 16 : 제 1 실리콘 산화막
17 : 제 1 실리콘 질화막 18 : 제 2 실리콘 산화막
19 : 제 1 개구부 20 : 제 2 실리콘 질화막
21 : 실리콘 레지스트 22 : 제 2 개구부
23 : 알루미늄 패드
본 발명은 구리배선을 이용한 반도체 소자의 제조방법에 관한 것으로, 특히 알루미늄으로 패드전극을 형성하는 반도체 소자의 패드 형성방법에 관한 것이다.
최근, 반도체 집적회로에 있어서, 종래에 이용되어 왔던 알루미늄계 배선을 대신하는 배선재료가 요구되어 왔다. 특히, 반도체 집적회로의 미세화와 관련하여 배선에 기인하는 RC 딜레이가, 트랜지스터 소자에 의한 RC 딜레이에 비해 상대적으로 커지고, 또한 배선폭의 미세화와 관련하여 배선저항이 증대함에 따라서 알루미늄계 배선을 대체하고자 하는 연구가 계속되었다.
이러한 배선저항의 증대는 전원선의 전압강하를 유발하고 배선에 흐르는 전류밀도를 증가시켜 소자의 전기적 신뢰성을 떨어뜨리는 문제를 유발한다. 따라서, 알루미늄계 배선을 구리계 배선으로 대체하고 있는 추세이다. 구리는 전도성이 뛰어나고 저항이 낮아 반도체 집적회로의 배선으로 적합한 재료가 된다.
그러나, 배선재료로 구리를 이용하는 경우에도 패드용 재료로는 알루미늄을 사용하고 있는데, 구리로 형성된 본딩패드는 산화되기 쉽기 때문이다. 특히, 구리는 산화되기 쉬운 재료로서 대기에 포함된 수분에 의해 표면 산화가 가속화되고, 표면층에 형성된 구리산화층은 구리 내부까지 침투하여 패드 전체를 부식시키는 문제점을 유발한다.
이하, 첨부된 도면을 참조하여 종래 기술에 의한 반도체 소자의 패드 형성방법을 상세히 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 패드 형성방법을 설명하기 위한 공정단면도이다.
종래기술에 의한 반도체 소자는, 먼저, 도 1a에 도시된 바와 같이, 트랜지스터(도시하지 않음)가 형성된 실리콘 기판(601) 상에 실리콘산화막(602)을 CVD법에 의해 형성한 후, 소정 부위를 드라이 식각하여 트렌치를 형성하고, 그 안에 구리를 매립하여 제 1 구리배선(603)을 형성한다.
그리고, 상기 제 1 구리배선(603)을 포함한 전면에 실리콘 질화막, 실리콘 산화막 또는 실리콘 산화막/실리콘 질화막을 형성하여 절연막(604)을 형성한 후, 소정 부위를 드라이 식각하여 트렌치를 형성하고, 그 안에 구리를 매립하여 제 2 구리배선(605)을 형성한다.
이 때, 제 2 구리배선(605)은 상기 제 1 구리배선(603)과 콘택된다.
다음, 상기 제 2 구리배선(605)을 포함한 전면에 실리콘 질화막(607) 및 실리콘 산화막(608)을 CVD법으로 순차적으로 적층하고, 상기 실리콘 질화막(607) 및 실리콘 산화막(608)을 포토식각공정 및 드라이 식각기술로 패터닝여 상기 제 2 구리배선(605)이 노출되는 트렌치(608a)를 형성한다.
그후, 도 1b에 도시된 바와 같이, 상기 트렌치(608a)를 포함한 전면에 스퍼터링법으로 알루미늄막을 증착하고, 포토식각공정 및 식각기술로 패터닝하여 알루미늄 패드(614)를 형성한다. 상기 알루미늄 패드(614)는 트렌치(608a)를 통해 제 2 구리배선(605)과 전기적으로 콘택된다.
계속하여, 도 1c에 도시된 바와 같이, 상기 알루미늄 패드(614)를 포함한 전면에 실리콘 질화막(609) 및 실리콘 산화막(610)을 순차적으로 형성하여 보호막을 구성한다. 이 때, 상기 실리콘 질화물과 실리콘 산화물을 여러번 적층하여 보호막 을 형성할 수 있다.
다음, 상기 알루미늄 패드(614)의 소정 부위가 노출되도록 상기 실리콘 질화막(609) 및 실리콘 산화막(610)을 포토식각공정 및 드라이 식각 기술로 패터닝하여 개구부(610a)를 형성한다.
이로써, 아이오 단자로 이용될 알루미늄 패드를 포함한 반도체 소자의 패드가 완성된다.
그러나, 상기와 같은 종래의 반도체 소자의 패드 형성방법은 다음과 같은 문제점이 있다.
즉, 알루미늄 패드를 제조하는 공정 특성상 알루미늄 패드와 보호막 사이에 단차 불균일이 발생하게 된다. 도 1c에 도시된 바와 같이, 알루미늄 패드(614)가 형성되어 있는 부분의 개구부 단차(T1)와 알루미늄 패드가 형성되어 있지 않고 보호막(실리콘 질화막 및 실리콘 산화막의 적층막)만 형성되어 있는 부분의 표면단차(T2)가 서로 달라지는 문제점이 발생한다.
그리고, 반도체 제품의 용도와 목적이 다양해지고 이러한 욕구를 충족시키기 위한 패키지의 기법이 다양해짐에 따라 패드부분의 단차로 인한 기술적 제약을 받는 경우가 종종 있다. 특히 플립칩 등의 제조기법에 있어서 그러하다.
따라서, 본 발명은 상기 문제점을 해결하기 위해 안출한 것으로, 다양한 패키지 제조가 가능하도록 패드부분의 패드전극과 보호막의 단차를 없앨 수 있는 반도체 소자의 패드 형성방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 패드 형성방법은 상기 실리콘 기판 상에 배선을 형성하는 단계와, 상기 배선을 포함한 전면에 제 1 절연막, 제 2 절연막, 제 3 절연막을 순차적으로 적층하는 단계와, 상기 배선 상부의 제 3 절연막을 식각하여 제 1 개구부를 형성하는 단계와, 상기 제 1 개구부를 포함한 전면에 제 4 절연막을 형성하는 단계와, 상기 제 2 ,제 4 절연막을 식각하여 제 2 개구부를 형성하는 단계와, 상기 제 2 개구부의 제 1 절연막을 식각하여 상기 배선을 노출시키는 단계와, 상기 제 2 개구부를 포함한 기판 전면에 금속을 증착하는 단계와, 상기 금속을 패터닝하여 상기 배선에 연결되는 패드를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기에서와 같이 본 발명은 배선 상의 절연막에 1차 및 2 차에 걸쳐 개구부를 형성하여 그 개구부 내에 패드를 형성함으로써, 패드와 보호막 사이에 단차 불균일이 발생하지 않게 하는 것을 특징으로 한다.
이때, 상기 배선을 구리로 형성하고 패드는 알루미늄으로 형성하여 제 1 ,제 2 개구부를 통해 서로 콘택된다.
그리고, 상기 패드는 이중 다마신 공정과 CMP 공정에 의해 형성한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 반도체 소자의 패드 형성방법을 상세히 설명하면 다음과 같다.
도 2a 내지 2f는 본 발명에 따른 반도체 소자의 패드 형성방법을 설명하기 위한 공정단면도이다.
이하의 실리콘 기판(10)은 반도체 소자를 형성하기 위한 트랜지스터 및 여러 요소들이 형성된 기판으로서, 배선 및 패드가 형성될 기판에 관한 것이다.
본 발명의 실시예에 따른 반도체 소자의 배선은 우선, 도 2a에 도시된 바와 같이, 실리콘 기판(10) 상에 산화막을 형성한 후, 상기 산화막의 소정 부위를 포토식각공정 및 드라이 식각 기술로 패터닝하여 트렌치를 형성한다.
다음, 상기 산화막의 트렌치 내부에 스퍼터링법에 의해 구리를 증착하고 평탄화하여 제 1 구리배선(13)을 형성한다. 이때, 상기 제 1 구리배선(13) 표면을 평탄화하기 위해서 화학적 기계적 연마(CMP, chemicalmechanical polishing) 방법을 적용한다.
그리고, 상기 제 1 구리배선(13)을 포함한 전면에 실리콘 질화물 및 실리콘 산화물을 순차적으로 적층하여 절연막(14)을 형성한 후, 소정 부위를 포토식각공정 및 드라이 식각기술로 패터닝하여 트렌치를 형성한다.
이어서, 상기 트렌치 내부에 구리를 증착하고 화학적 기계적 연마 방법으로 표면을 평탄하게 하여 상기 제 1 구리배선(13)에 콘택되는 제 2 구리배선(15)을 형성한다.
다음, 상기 제 2 구리배선(15)을 포함한 전면에 제 1 실리콘 산화막(16), 제 1 실리콘 질화막(17), 제 2 실리콘 산화막(18)을 CVD법으로 순차적으로 형성한다. 이 때, 제 1 실리콘 산화막(16)은 1000~1500Å의 두께로 형성하고, 제 1 실리콘 질화막(17)은 700~1000Å의 두께로 형성하며, 제 2 실리콘 산화막(18)은 7000~9000Å의 두께로 형성하는 것이 바람직하다.
계속하여, 도 2b에 도시된 바와 같이, 상기 제 1 실리콘 질화막(17)을 에치 스토퍼로 하여 제 2 실리콘 산화막(18)의 소정 부위를 식각함으로써, 제 2 구리배선(15) 상부에 제 1 개구부(19)를 형성한다.
다음, 도 2c에 도시된 바와 같이, 상기 제 1 개구부(19)를 포함한 전면에 제 2 실리콘 질화막(20)을 두텁게 형성하고, 그 위에 10000~12000Å 두께를 갖는 실리콘 레지스트(21)를 증착한다.
그리고, 상기 실리콘 레지스트(21)를 포토식각공정 및 드라이 식각기술을 사용하여 패터닝하여 제 2 개구부(22)를 형성한다. 이 때, 실리콘 레지스트(21)를 제거하여 형성된 제 2 개구부(22)는 상기 제 2 실리콘 산화막(18)을 제거하여 형성된 제 1 개구부(19)를 포괄하는 것을 특징으로 한다
계속하여, 도 2d에 도시된 바와 같이, 상기 실리콘 레지스트(21)를 마스크로 하여 제 2 개구부(22)의 제 2 실리콘 산화막(18)을 드라이 식각한다. 이 때, 제 2 구리배선(15) 상부의 제 1 실리콘 산화막(16)을 에치 스토퍼로 이용하여 상기 제 1 실리콘 질화막(17)도 동시에 드라이 식각한다.
이후, 상기 실리콘 레지스트(21)를 제거하고 제 2 구리배선(15) 상부의 제 1 실리콘 산화막(16)을 제거하여 제 2 구리배선(15)을 외부로 노출시킨다.
그리고, 도 2e에 도시된 바와 같이, 제 2 구리배선(15)을 포함한 전면에 패드용 메탈인 알루미늄을 스퍼터링 방법으로 두텁게 증착하여 제 2 구리배선(15)과 전기적으로 연결되는 알루미늄 패드(23)를 완성한다.
이와같이, 금속 콘택홀의 매립과 금속 배선을 동시에 형성하는 기술을 소위, 이중 다마신(Dual Damascene)이라고 하는데, 이러한 기술에 의해 금속 공정의 수를 현저히 줄일 수 있게 되었다.
마지막으로, 도 2f에 도시된 바와 같이, 불규칙하고 두텁게 형성된 알루미늄 패드(23)를 화학적 기계적 연마 방법으로 평탄화한다. 이로써, 표면 단차가 균일한 반도체 소자의 패드가 완성된다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 반도체 소자의 패드 형성방법은 다음과 같은 효과가 있다.
즉, 구리 배선 상부의 절연막에 1차, 2차에 걸쳐 개구부를 형성하여 그 개구부 내에 알루미늄 패드를 형성함으로써, 알루미늄 패드와 보호막 사이에 단차 불균일이 발생하지 않게 된다.
따라서, 반도체 소자 패키지의 기법에 불문하고 패드부분의 단차로 인한 기술적 제약을 받지 않게 된다.
Claims (12)
- 반도체 소자를 형성하기 위한 트랜지스터 및 여러 요소들이 형성된 실리콘 기판에 있어서,상기 실리콘 기판 상에 배선을 형성하는 단계;상기 배선을 포함한 전면에 제 1 절연막, 제 2 절연막, 제 3 절연막을 순차적으로 적층하는 단계;상기 배선 상부의 제 3 절연막을 식각하여 제 1 개구부를 형성하는 단계;상기 제 1 개구부를 포함한 전면에 상기 제 3 절연막과 식각선택비가 다르고 상기 제 2 절연막과 식각선택비가 동일한 제 4 절연막을 형성하는 단계;상기 제 2 ,제 4 절연막을 식각하여 상기 제 1 개구부를 포괄하는 제 2 개구부를 형성하는 단계;상기 제 2 개구부의 제 1 절연막을 식각하여 상기 배선을 노출시키는 단계;상기 제 2 개구부를 포함한 기판 전면에 금속을 증착하는 단계;상기 금속을 화학적 기계적 연마(CMP, chemical mechanical polishing) 방법으로 평탄화하여 상기 배선에 연결되는 패드를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 패드 형성방법.
- 제 1 항에 있어서,상기 제 2 ,제 4 절연막을 식각하여 제 2 개구부를 형성하는 단계는,상기 제 4 절연막 상에 실리콘 레지스트를 형성하는 단계와,상기 실리콘 레지스트를 패터닝하는 단계와,상기 패터닝된 실리콘 레지스트 사이로 노출된 제 2 ,제 4 절연막을 식각하 는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 패드 형성방법.
- 제 1 항에 있어서,상기 제 1 ,제 2 개구부 형성시, 이중다마신 공정을 적용하는 것을 특징으로 하는 반도체 소자의 패드 형성방법.
- 제 3 항에 있어서,상기 제 1 ,제 2 개구부는 상기 배선 상부에 형성하는 것을 특징으로 하는 반도체 소자의 패드 형성방법.
- 제 1 항에 있어서,상기 제 1 ,제 2 개구부 형성시, 상기 제 1 절연막은 배선의 산화를 방지하는 것을 특징으로 하는 반도체 소자의 패드 형성방법.
- 제 1 항에 있어서,상기 제 2 ,제 4 절연막 식각시 상기 제 1 ,제 3 절연막을 에치스토퍼로 사용하는 것을 특징으로 하는 반도체 소자의 패드 형성방법.
- 제 1 항에 있어서,상기 배선용 물질로 구리를 사용하는 것을 특징으로 하는 반도체 소자의 패 드 형성방법.
- 제 1 항에 있어서,상기 패드용 물질로 알루미늄을 사용하는 것을 특징으로 하는 반도체 소자의 패드 형성방법.
- 제 1 항에 있어서,상기 제 1 ,제 3 절연막은 실리콘 산화물질로 형성하는 것을 특징으로 하는 반도체 소자의 패드 형성방법.
- 제 1 항에 있어서,상기 제 2 ,제 4 절연막은 실리콘 질화물질로 형성하는 것을 특징으로 하는 반도체 소자의 패드 형성방법.
- 제 1 항에 있어서,상기 화학적 기계적 연마(CMP, chemical mechanical polishing) 방법을 사용하는 경우, 상기 제 4 절연막을 엔드포인트로 하는을 특징으로 하는 반도체 소자의 패드 형성방법.
- 제 1 항에 있어서,상기 제 1 절연막은 1000~1500Å의 두께로 형성하고,상기 제 2 절연막은 700~1000Å의 두께로 형성하며,상기 제 3 절연막은 7000~9000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 패드 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114786A KR100640948B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 패드 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114786A KR100640948B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 패드 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060076391A KR20060076391A (ko) | 2006-07-04 |
| KR100640948B1 true KR100640948B1 (ko) | 2006-11-02 |
Family
ID=37168682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040114786A KR100640948B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 패드 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100640948B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783802A (zh) * | 2016-11-22 | 2017-05-31 | 上海华力微电子有限公司 | 一种芯片中特定电路测试用微型衬垫结构及其制作方法 |
-
2004
- 2004-12-29 KR KR1020040114786A patent/KR100640948B1/ko not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| 11135506 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060076391A (ko) | 2006-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100918129B1 (ko) | 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법 | |
| US7242102B2 (en) | Bond pad structure for copper metallization having increased reliability and method for fabricating same | |
| US6576550B1 (en) | ‘Via first’ dual damascene process for copper metallization | |
| KR20020083505A (ko) | 반도체장치 | |
| US7553743B2 (en) | Wafer bonding method of system in package | |
| US10971356B2 (en) | Stack viabar structures | |
| US6642145B1 (en) | Method of manufacturing an integrated circuit with a dielectric diffusion barrier layer formed between interconnects and interlayer dielectric layers | |
| KR100718804B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| KR100640948B1 (ko) | 반도체 소자의 패드 형성방법 | |
| KR100351058B1 (ko) | 반도체 소자의 금속 배선 및 그 제조방법 | |
| US6977216B2 (en) | Method for forming metal wire in semiconductor device | |
| KR100960934B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| US8227922B2 (en) | Semiconductor device having a multilayer interconnection structure that includes an etching stopper film | |
| KR100457044B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100574645B1 (ko) | 텅스텐 플러그 형성 방법 | |
| KR100640947B1 (ko) | 반도체 소자의 배선 형성방법 | |
| JP2004503089A6 (ja) | 銅のメタライゼーションに関するビアファーストのデュアルダマシン法 | |
| JP2004503089A (ja) | 銅のメタライゼーションに関するビアファーストのデュアルダマシン法 | |
| KR101095998B1 (ko) | 반도체 소자의 형성 방법 | |
| JP2008041783A (ja) | 半導体装置の製造方法 | |
| KR100857989B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR0172726B1 (ko) | 반도체 소자의 다층금속배선 형성방법 | |
| KR100579856B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100866122B1 (ko) | 듀얼 다마신 공정을 이용한 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110920 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120926 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |