KR100640576B1 - 유비엠의 형성방법 및 그에 의해 형성된 반도체 소자 - Google Patents

유비엠의 형성방법 및 그에 의해 형성된 반도체 소자 Download PDF

Info

Publication number
KR100640576B1
KR100640576B1 KR1020000082064A KR20000082064A KR100640576B1 KR 100640576 B1 KR100640576 B1 KR 100640576B1 KR 1020000082064 A KR1020000082064 A KR 1020000082064A KR 20000082064 A KR20000082064 A KR 20000082064A KR 100640576 B1 KR100640576 B1 KR 100640576B1
Authority
KR
South Korea
Prior art keywords
layer
wetting
adhesive
barrier
forming
Prior art date
Application number
KR1020000082064A
Other languages
English (en)
Other versions
KR20020052653A (ko
Inventor
장성필
고영필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000082064A priority Critical patent/KR100640576B1/ko
Publication of KR20020052653A publication Critical patent/KR20020052653A/ko
Application granted granted Critical
Publication of KR100640576B1 publication Critical patent/KR100640576B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

다층 유비엠(Under Bump Metal;UBM)의 형성 방법 및 그에 의해 형성된 반도체 소자에 관해 개시한다. 접착층, 장벽층 및 웨팅층이 적층된 다층 UBM의 형성 시 접착층 및 장벽층을 먼저 식각하여 형성한 후 웨팅층을 형성함으로써, 웨팅층의 식각을 최소화하여 솔더 범프의 형성에 적합한 웨팅층의 길이를 확보할 수 있다.

Description

유비엠의 형성 방법 및 그에 의해 형성된 반도체 소자{Forming method of Under Bump Metal and semiconductor device therefor}
도 1a 내지 도 1c는 본 발명에 의한 유비엠의 형성 방법을 나타내는 단면도들이다.
본 발명은 반도체 소자 및 그 형성 방법에 관한 것으로 특히, 플립 칩(Flip Chip) 공정에서 패시베이션 층 상에 다층의 유비엠(Under Bump Metal;UBM)층을 형성하는 방법 및 그에 의해 형성된 반도체 소자에 관한 것이다.
플립 칩 공정중 솔더 범프(solder bump)를 구현하는 방법은 여러가지가 있지만, 일반적으로 미세한 피치(pitch)의 솔더 범프를 형성하기 위하여 전기도금 방법을 이용한다. 본드 패드 위에 UBM층을 형성하고 UBM층에 마이너스 전압을 인가하면 양전하들이 UBM층 상에 증착되어 솔더 범프가 형성된다.
UBM층은 접착층, 장벽층 및 웨팅층으로 구성된다. UBM층의 형성 공정을 살펴보면, 반도체 기판 상에 본드 패드와 패시베이션 층을 형성하고 그 상면에 접착층, 장벽층, 웨팅층을 순차적으로 형성하여 UBM층을 형성한다. 솔더 범프는 웨팅층에만 웨팅되는 특성을 가지므로 일정 길이 이상의 웨팅층이 형성되어야 한다. UBM층 상에 솔더범프를 형성하고 솔더 범프를 마스크로 이용하여 접착층, 장벽층 및 웨팅층을 순차적으로 식각한다. 한편, 접착층, 장벽층 및 웨팅층 중 한 층이 두 종류 이상의 금속의 합금으로 이루어진 경우 서로 다른 종류의 금속을 동시에 식각할 수 있는 식각액이 필요하다.
그런데, 장벽층이 접착층을 구성하는 금속과 웨팅층에 사용된 금속의 합금일 경우, 웨팅층은 장벽층과 접착층 식각 시에도 재차 식각된다. 그 결과, UBM층 중 가장 상부에 형성된 웨팅층의 식각이 과도하게 진행되어 솔더 범프 하부에 위치하는 웨팅층에 언더컷이 형성된다. 따라서, 솔더 범프를 형성하는데 필요한 웨팅층의 길이가 부족해짐으로써 리플로우(reflow)후 범프의 특성이 양호하지 못하게 되고 패키지 신뢰성을 저하시키는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 웨팅층의 과도 식각을 억제하여 원하는 길이의 웨팅층을 형성할 수 있는 다층 UBM층의 형성 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 원하는 웨팅층을 갖는 다층 UBM층을 구비하는 반도체 소자를 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제를 달성하기 위하여, 본 발명에 따라 반도체 기판 상에 본드 패드를 형성하고 본드 패드를 노출시키면서 반도체 기판 상 에 패시베이션 층을 형성하고 패시베이션 층 및 노출된 본드 패드 상에 접착물질층 및 장벽물질층을 순차적으로 형성한다. 접착물질층 및 장벽물질층을 식각하여 접착층 및 장벽층을 형성하고 장벽층 전면에 웨팅 물질층을 형성하고 웨팅 물질층 상에 솔더 범프를 형성한다. 다음, 솔더 범프를 마스크로 이용하여 웨팅 물질층을 식각하여 웨팅층을 형성한다.
상기 패시베이션층을 형성하는 단계와 접착물질층을 형성하는 단계 사이에 접착층 및 장벽층보다 식각 선택비가 큰 물질로 이루어지는 버퍼층을 더 형성하는 것이 바람직하다.
상기 장벽층은 접착층을 구성하는 금속과 웨팅층을 구성하는 금속들의 합금으로 형성한다.
상기 접착층은 크롬, 상기 장벽층은 크롬과 구리의 합금이고 상기 웨팅층은 구리로 이루어진 것이 바람직하다.
또한 본 발명의 다른 기술적 과제를 달성하기 위하여, 본 발명의 반도체 소자는 반도체 기판 상에 형성된 본드 패드, 본드 패드의 일부를 노출시키면서 반도체 기판 상에 형성된 패시베이션 층, 패시베이션층 및 노출된 본드 패드의 상면에 형성되는 접착층, 접착층 상에 형성되는 장벽층, 장벽층 상에 형성되되 장벽층 및 접착층의 측면들을 덮도록 형성된 웨팅(wetting)층 및 웨팅층 상에 형성된 솔더 범프를 포함한다.
상기 패시베이션층 및 노출된 본드 패드의 상면과 접착층 하부의 사이에 접착층 및 장벽층보다 식각 선택비가 큰 물질로 이루어지는 버퍼층을 더 구비하는 것 이 바람직하다.
상기 장벽층은 상기 접착층을 구성하는 금속과 상기 웨팅층을 구성하는 금속들의 합금으로 이루어진 것이 바람직하다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 본 발명의 개시가 완전해지도록 하며, 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면 상에서 동일한 부호로 표시된 요소는 동일한 구성 요소를 의미한다. 또한, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다.
이하 도 1a 내지 도 1c를 참고로 본 발명을 상세히 설명한다.
도 1a에서, 반도체 기판(200) 상에 본드 패드(210)를 형성하고 본드 패드(210)의 일부가 노출되도록 반도체 기판(200) 상에 패시베이션층(220)을 형성한다. 노출된 본드 패드(210) 및 패시베이션층(220) 상에 버퍼 물질층(230), 접착 물질층(미도시), 장벽 물질층(미도시) 및 마스크 패턴(미도시)을 순차적으로 형성한다. 마스크 패턴을 이용하여 장벽 물질층(미도시)과 접착 물질층(미도시)을 식각하여 접착층(240)과 장벽층(250)을 형성한다. 버퍼 물질층(230)은 UBM층의 식각 공정 중 패시베이션층(220)이 식각액에 노출되어 그 표면이 상하거나 수분이 흡습되 는 현상을 최소화하기 위해 접착 물질층 형성 전에 패시베이션층(220) 상에 형성되는 것으로, 접착 물질층 및 장벽 물질층보다 식각 선택비가 작은 막질을 이용한다. 접착 물질층은 크롬(Cr), 장벽 물질층은 크롬과 구리의 합금으로 형성한다.
마스크 패턴(미도시)을 제거한 뒤, 도 1b에서 장벽층(250) 및 접착층(240)이 형성된 버퍼 물질층(230) 전면에 웨팅 물질층(260)을 두텁게 형성하고 웨팅 물질층(260) 상에 솔더 범프(270)를 도금한다. 웨팅 물질층(260)은 구리로 형성한다.
도 1c에서, 솔더 범프(270)를 마스크로 이용하여 웨팅 물질층(260) 및 버퍼 물질층(230)을 식각하여 버퍼층(235) 및 웨팅층(265)을 형성한다.
상술한 바와 같이 본 발명에 의한 UBM층의 형성 방법에서는 접착층 및 장벽층을 먼저 형성한 후, 웨팅층을 형성하기 위한 식각 공정이 실시되므로 웨팅층은 1회만 식각되므로 웨팅층이 과도 식각되는 것을 방지하여 솔더 범프 형성에 적합한 웨팅층의 길이를 확보할 수 있다.
또한, 패시베이션층과 UBM층의 접착 물질층 사이에 버퍼 물질층을 형성함으로써, 패시베이션층을 UBM층 형성 공정 시의 손상으로부터 보호할 수 있다.

Claims (7)

  1. 반도체 기판 상에 형성된 본드 패드;
    상기 본드 패드의 일부를 노출시키면서 상기 반도체 기판 상에 형성된 패시 베이션 층;
    상기 패시베이션층 및 노출된 본드 패드의 상면에 형성되는 접착층,
    상기 접착층 상에 형성되는 장벽층 및
    상기 장벽층 상에 형성되되 상기 장벽층 및 접착층의 측면들을 덮도록 형성된 웨팅(wetting)층으로 구성되는 유비엠(Under Bump Metal;UBM) 층; 및
    상기 유비엠층 상에 형성된 솔더 범프를 포함하는 반도체 소자.
  2. 제1 항에 있어서, 상기 패시베이션층 및 노출된 본드 패드의 상면과 상기 접착층 하부 사이에 상기 접착층 및 상기 장벽층보다 식각 선택비가 큰 물질로 이루어지는 버퍼층을 더 구비하는 반도체 소자.
  3. 제1 항에 있어서, 상기 장벽층은 상기 접착층을 구성하는 금속과 상기 웨팅층을 구성하는 금속들의 합금으로 이루어진 반도체 소자.
  4. 반도체 기판 상에 본드 패드를 형성하는 단계;
    상기 본드 패드를 노출시키면서 상기 반도체 기판 상에 패시베이션 층을 형성하는 단계;
    상기 패시베이션 층 및 노출된 본드 패드 상에 접착 물질층 및 장벽 물질층을 순차적으로 형성하는 단계;
    상기 접착 물질층 및 장벽 물질층을 식각하여 접착층 및 장벽층을 형성하는 단계;
    상기 접착층 전면에 웨팅 물질층을 형성하는 단계;
    상기 웨팅 물질층 상에 솔더 범프를 형성하는 단계; 및
    상기 솔더 범프를 마스크로 이용하여 상기 웨팅 물질층을 식각하여 웨팅층을 형성하는 단계를 포함하는 유비엠의 형성 방법.
  5. 제4 항에 있어서, 상기 패시베이션층을 형성하는 단계와 상기 접착물질층을 형성하는 단계 사이에 상기 접착층 및 상기 장벽층보다 식각 선택비가 큰 물질로 이루어지는 버퍼층을 형성하는 단계를 더 구비하는 UBM의 형성 방법.
  6. 제4 항에 있어서, 상기 장벽층은 접착층을 구성하는 금속과 웨팅층을 구성하는 금속들의 합금으로 이루어진 UBM의 형성 방법.
  7. 제6 항에 있어서, 상기 접착층은 크롬, 상기 장벽층은 크롬과 구리의 합금이고 상기 웨팅층은 구리로 이루어진 UBM의 형성 방법.
KR1020000082064A 2000-12-26 2000-12-26 유비엠의 형성방법 및 그에 의해 형성된 반도체 소자 KR100640576B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000082064A KR100640576B1 (ko) 2000-12-26 2000-12-26 유비엠의 형성방법 및 그에 의해 형성된 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000082064A KR100640576B1 (ko) 2000-12-26 2000-12-26 유비엠의 형성방법 및 그에 의해 형성된 반도체 소자

Publications (2)

Publication Number Publication Date
KR20020052653A KR20020052653A (ko) 2002-07-04
KR100640576B1 true KR100640576B1 (ko) 2006-10-31

Family

ID=27686036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000082064A KR100640576B1 (ko) 2000-12-26 2000-12-26 유비엠의 형성방법 및 그에 의해 형성된 반도체 소자

Country Status (1)

Country Link
KR (1) KR100640576B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100593232C (zh) * 2005-02-24 2010-03-03 艾格瑞***有限公司 制造倒装芯片器件的结构和方法
KR100974930B1 (ko) * 2008-03-24 2010-08-09 임수진 노선번호 및 광고 표시장치를 갖는 버스백미러
CN101592876B (zh) * 2008-05-30 2011-07-06 中芯国际集成电路制造(北京)有限公司 凸点下金属层和连接垫层的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135215A (ja) * 1996-10-29 1998-05-22 Oki Electric Ind Co Ltd バンプ形成方法
US5767010A (en) * 1995-03-20 1998-06-16 Mcnc Solder bump fabrication methods and structure including a titanium barrier layer
US6130141A (en) * 1998-10-14 2000-10-10 Lucent Technologies Inc. Flip chip metallization

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767010A (en) * 1995-03-20 1998-06-16 Mcnc Solder bump fabrication methods and structure including a titanium barrier layer
JPH10135215A (ja) * 1996-10-29 1998-05-22 Oki Electric Ind Co Ltd バンプ形成方法
US6130141A (en) * 1998-10-14 2000-10-10 Lucent Technologies Inc. Flip chip metallization

Also Published As

Publication number Publication date
KR20020052653A (ko) 2002-07-04

Similar Documents

Publication Publication Date Title
KR100786163B1 (ko) 반도체 장치 및 그 제조 방법
US5162257A (en) Solder bump fabrication method
US6415974B2 (en) Structure of solder bumps with improved coplanarity and method of forming solder bumps with improved coplanarity
JP4567775B2 (ja) 弾性表面波デバイスおよびその製造方法
KR100714818B1 (ko) 반도체 장치 및 그 제조 방법
US20060038291A1 (en) Electrode structure of a semiconductor device and method of manufacturing the same
KR950004464A (ko) 칩 범프의 제조방법
KR20000069089A (ko) 솔더 범프와 언더 범프 야금층 사이에 금속간 영역 및 관련된구조를 형성하는 방법
KR20010060248A (ko) 열경화성 수지로 제조된 스트레스 흡수층을 구비하는플립칩형 반도체 장치 및 그 제조방법
US20120139107A1 (en) Semiconductor chip and semiconductor device using the chip
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
US20070108612A1 (en) Chip structure and manufacturing method of the same
KR100640576B1 (ko) 유비엠의 형성방법 및 그에 의해 형성된 반도체 소자
KR100713912B1 (ko) 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법
US6821876B2 (en) Fabrication method of strengthening flip-chip solder bumps
TW200418160A (en) Wafer surface processing
US7015130B2 (en) Method for making UBM pads and bumps on wafer
JP3424164B2 (ja) 半導体装置の製造方法
JP3972211B2 (ja) 半導体装置及びその製造方法
US20030099907A1 (en) Process of rectifying a wafer thickness
KR20020060307A (ko) 솔더 범프의 형성 방법
JP2002299367A (ja) バンプの再生方法
KR100502471B1 (ko) 크롬계 금속기저층(ubm)을 포함하는 솔더 범프 형성 방법
US20090061614A1 (en) Method for forming bumps on under bump metallurgy
KR100343454B1 (ko) 웨이퍼 레벨 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091016

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee