KR100637870B1 - 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법 - Google Patents

반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법 Download PDF

Info

Publication number
KR100637870B1
KR100637870B1 KR20040089202A KR20040089202A KR100637870B1 KR 100637870 B1 KR100637870 B1 KR 100637870B1 KR 20040089202 A KR20040089202 A KR 20040089202A KR 20040089202 A KR20040089202 A KR 20040089202A KR 100637870 B1 KR100637870 B1 KR 100637870B1
Authority
KR
South Korea
Prior art keywords
nickel
metal substrate
plating
phosphorus
phosphorous acid
Prior art date
Application number
KR20040089202A
Other languages
English (en)
Other versions
KR20060040022A (ko
Inventor
전성원
박상준
우협성
Original Assignee
주식회사 티에스피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티에스피 filed Critical 주식회사 티에스피
Priority to KR20040089202A priority Critical patent/KR100637870B1/ko
Publication of KR20060040022A publication Critical patent/KR20060040022A/ko
Application granted granted Critical
Publication of KR100637870B1 publication Critical patent/KR100637870B1/ko

Links

Images

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

본 발명은 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법에 관한 것으로서, 해결하고자 하는 기술적 과제는 니켈-인 도금층을 이용하여 금속 기판의 경도, 내식성 및 내마모성을 향상시키는데 있다.
이를 위해 본 발명에 의한 해결 방법의 요지는 금속 기재 및 금속 기재의 표면에 0.2~2.0㎛의 두께를 갖도록 니켈-인 합금으로 형성된 메인 도금층을 포함하여 이루어진 반도체 장치용 금속 기판이 개시된다.
또한, 설파민산니켈 또는 황산니켈중 선택된 어느 하나가 니켈의 공급원으로 이용되고, 니켈과 인의 농도 무게비(wt%)는 1 : 0.5 ~ 1.2이며, 상기 인의 공석은 정인산과 아인산으로서, 상기 정인산 및 아인산의 비는 1 : 0.15 ~ 0.80이고, 상기 니켈, 정인산 및 아인산의 총 농도는 100 ~ 250g/ℓ이며, 첨가제로서 에틸렌옥사이드가 이용되고, 인과 첨가제의 비는 1 : 0.002 ~ 0.005인 도금액이 개시된다.
더불어, 상술한 도금액을 이용하여 금속 기재를 도금하되, 도금액의 온도는 50~80℃이 되도록 하고, 산도(pH)는 0.5~3이 되도록 하는 도금 방법이 개시된다.
반도체, 금속 기판, 리드프레임, 도금, 니켈-인

Description

반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법{Metal substrate for semiconductor device and plating solution and plating method for the same}
도 1a는 일반적인 반도체 장치용 금속 기판의 일례를 도시한 평면도이고, 도 1b는 그 단면도이다.
도 2는 일반적인 반도체 장치용 금속 기판의 도금 상태를 도시한 단면도이다.
도 3은 본 발명의 한 실시예에 따른 반도체 장치용 금속 기판을 도시한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치용 금속 기판을 도시한 단면도이다.
도 5a는 표면이 균일한 도금층의 SEM(Scanning Electron Microscope) 영상 및 EDS(Energy Dispersive Spectroscopy) 분석 결과이고, 도 5b는 표면에 굴곡이 있는 불량 도금층의 SEM 영상 및 EDS 분석 결과이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100,101; 본 발명에 의한 금속 기판
31; 금속 기재
32; 서브 도금층
33; 메인 도금층
본 발명은 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법에 관한 것으로서, 보다 상세하게는 경도, 내식성 및 내마모성을 향상시킬 수 있는 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법에 관한 것이다.
일반적으로 반도체 장치용 금속 기판(예를 들면, 리드프레임)은 반도체 칩과 함께 반도체 장치를 이루는 핵심 재료로서, 반도체 장치의 내부와 외부를 연결시켜주는 도선의 역할과 반도체 칩을 지지해 주는 지지체의 역할을 수행한다.
상기한 작용을 하는 금속 기판은 통상 기계적인 방법과 화학적인 방법을 이용하여 제조하고 있다. 상기 기계적인 방법은 순차적으로 이송되는 프레스 금형 장치를 이용하여 얇은 금속 기재를 원하는 형상으로 성형하는 것으로서, 이 방법은 주로 금속 기판을 대량 생산하는 경우에 적용하는 제조 방법이며, 반면에 화학적인 방법은 화학 약품을 이용하여 금속 기재의 국소 부위를 부식시킴으로서 원하는 제품을 형성하는 화학적 식각 방법으로, 이 방법은 다품종, 소량 생산 위주로 적용되는 제조 방법이다.
상기 두 가지 제조방법 중 어떤 방법으로 제조되든 간에 제조된 금속 기판은 그 금속 기판에 실장 되는 형태 등에 따라 다양한 구조를 가질 수 있는데, 예를 들 면 도 1a 및 도 1b에 일반적인 디스크리트류 금속 기판의 구조가 도시되어 있다.
도시된 바와 같이, 금속 기판(1)은 반도체 제조 공정중 각종 구조물을 지지하는 프레임(2)과, 상기 프레임(2)에 연결된 채 기억소자인 반도체 칩을 장착하는 다이 패드(3)와, 와이어 본딩에 의해 반도체 칩과 연결되는 다수의 리드(4)로 이루어져 있다.
또한, 도 2에 도시된 바와 같이 종래 금속 기판(1)의 도금 구조는 일반적으로 금속 기재(21)(프레임, 다이패드, 리드 등등)와, 상기 금속 기재(21)의 표면에 형성된 일정 두께의 니켈 도금층(22)으로 이루어져 있다.
한편, 종래 일반적으로 많이 사용되어지고 있는 니켈 도금 방법에서는 니켈 이온의 주공급원인 황산니켈 또는 설파민산 니켈, 양극의 용해를 돕고 전해액의 전도도를 높이기 위한 브롬화 니켈 또는 염화니켈, 용액내의 산도(pH) 완충제로 입자가 고르고 연성이 좋은 전착물의 생성을 돕기 위한 붕산 등으로 구성되어 있으며, 이들을 용해하는데 사용되는 물은 기본적으로 불순물이 없으며, 니켈의 전착 특성을 가질 수 있도록 광택제나 습윤제 같은 첨가제를 미량 포함시켜 도금액을 구성하고 있다.
그러나 이러한 종래 방법은 외부 환경에 노출된 금속 기판의 경우 장시간 사용시 화학 반응에 의한 도금층의 내식성, 내마모성 감소가 발생되어 반도체 칩의 기능 약화와 신뢰성이 저하되는 문제가 있다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적 은 니켈-인 도금층을 이용하여 경도, 내식성 및 내마모성을 향상시킬 수 있는 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명은 금속 기재와, 금속 기재의 표면에 0.2~2.0㎛의 두께를 갖도록 니켈-인 합금으로 형성된 메인 도금층을 포함하여 이루어진 반도체 장치용 금속 기판이 개시된다.
여기서, 상기 금속 기재는 구리, 구리 합금 또는 니켈-철 합금중 선택된 어느 하나일 수 있다.
또한, 상기 금속 기재와 메인 도금층 사이에는 0.5~4.0㎛의 두께를 갖도록 니켈로 형성된 서브 도금층이 더 형성될 수 있다.
또한, 상기 메인 도금층의 인 함량은 3.5~15wt%일 수 있다.
더불어, 상기한 목적을 달성하기 위해 본 발명은 니켈과 인이 함께 존재하는 반도체 장치용 금속 기판을 위한 도금액이 개시된다.
여기서, 상기 니켈은 공급원이 설파민산니켈 또는 황산니켈중 선택된 어느 하나이고, 상기 인은 정인산과 아인산의 공석(共析)일 수 있다.
또한, 상기 니켈과 인의 농도 무게비(wt%)는 1 : 0.5 ~ 1.2이고, 상기 정인산 및 아인산의 비는 1 : 0.15 ~ 0.80이며, 상기 니켈, 정인산 및 아인산의 총 농도는 150 ~ 220g/ℓ일 수 있다.
또한, 상기 도금액에는 에틸렌옥사이드가 첨가되고, 상기 인과 에틸렌옥사이드의 비는 1 : 0.002 ~ 0.005일 수 있다.
더욱이, 상기한 목적을 달성하기 위해 본 발명은 상술한 도금액을 이용하여 금속 기재를 도금하되, 도금액의 온도는 50~80℃가 되도록 하고, 산도(pH)는 0.5~3이 되도록 하는 반도체 장치용 금속 기판을 위한 도금 방법이 개시된다.
여기서, 상기 금속 기재는 구리, 구리 합금 또는 니켈-철 합금중 선택된 어느 하나일 수 있다.
또한, 상기 금속 기재에는 니켈이 미리 도금될 수 있다.
상기와 같이 하여 본 발명은 금속 기재 위에 정인산 및 아인산 농도 변화 및 에틸렌옥사이드의 사용에 따라 원하는 인 함량을 유지시켜 내마모성이 우수하고, 제품 품질이 우수한 새로운 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법을 제공하게 된다.
또한, 본 발명에 의한 니켈-인 도금층은 니켈 도금층에서 부족한 경도 및 내마모성 부족을 보완하며, 공석된 인에 의하여 금속 기재의 도금층의 결함인 기공 (Porosity)이 많은 표면을 비정질 (Amorphous) 구조로 변화시켜 내식성이 향상된다. 따라서 이러한 특성으로 인하여 도금층의 두께를 줄일 수 있으며, 도금층의 두께의 하향 관리로 인한 제조 원가를 절감할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 3은 본 발명의 한 실시예에 따른 반도체 장치용 금속 기판(100)을 도시한 단면도이다.
도시된 바와 같이 본 발명에 의한 반도체 장치용 금속 기판(100)은 대략 판상의 금속 기재(31)와, 상기 금속 기재(31)의 표면에 니켈-인 합금으로 형성된 메인 도금층(33)을 포함한다.
먼저 상기 금속 기재(31)는 구리, 구리 합금, 니켈-철 합금 또는 그 등가물중 선택된 어느 하나가 가능하지만, 여기서 그 재질을 한정하는 것은 아니다.
또한, 상기 메인 도금층(33)은 상기 금속 기재(31)의 일측 표면에만 형성되거나 또는 양측 표면에 모두 형성될 수 있으며, 두께는 0.2~2.0㎛로서 주로 니켈-인 합금에 의해 형성된다.
여기서, 상기 니켈-인 합금으로 형성된 메인 도금층(33)은 인 함량이 3.5~15wt%가 되도록 조절함이 바람직하다. 이와 같은 수치로 인 함량을 한정하는 이유는 상기 함량에서 니켈과 인의 공석에 의해서 니켈의 조대한 결정상이 아주 미세하여지거나 결정이 없어지는 비정질상으로 변하기 때문이다. 즉, 비정질상의 구조는 이미 주지된 바와 같이 내식성, 내마모성이 우수한 작용을 하기 때문에, 상기와 같은 인 함량을 가질 경우 금속 기판의 내식성 및 내마모성이 가장 커진다. 예를 들어, 인 함량이 3.5wt% 이하의 메인 도금층(33)을 형성할 경우 니켈 도금층의 입자를 미세화시키지 못하여 내식성, 내마모성이 저하된다. 또한 인 함량이 15wt% 이상의 메인 도금층(33)을 형성할 경우 인의 표면 공석시 내부 응력에 의하여 표면 크랙이 형성된다.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치용 금속 기판(101)을 도시 한 단면도이다.
도시된 바와 같이 본 발명은 금속 기재(31)와 메인 도금층(33) 사이에 0.5~4.0㎛의 두께를 갖도록 니켈로 서브 도금층(32)이 더 형성될 수 있다. 그러나, 본 발명에서 상기 서브 도금층(32)의 재질을 한정하는 것은 아니다. 즉, 상기 서브 도금층(32)으로서 니켈 외에 구리 또는 그 등가물 등이 이용될 수 있기 때문이다.
계속해서, 본 발명에 의한 반도체 장치용 금속 기판을 위한 도금액의 조성을 설명하면 다음과 같다.
본 발명에 의한 도금액은 크게 니켈과 인으로 이루어져 있다.
상기 니켈은 공급원으로서 설파민산니켈, 황산니켈 또는 그 등가물중 선택된 어느 하나일 수 있으나 여기서 그 재질을 한정하는 것은 아니다.
또한, 상기 인은 정인산과 아인산의 공석(共析, eutectoid)일 수 있다.
더불어, 상기 니켈과 인의 농도 무게비(wt%)는 1 : 0.5 ~ 1.2일 수 있으며, 상기 정인산과 아인산의 비는 1 : 0.15 ~ 0.80일 수 있다. 또한, 상기 니켈, 정인산 및 아인산의 총 농도는 150 ~ 220g/ℓ일 수 있다. 또한, 에틸렌옥사이드가 첨가제로 사용될 수 있으며, 상기 인과 에틸렌옥사이드의 비는 1 : 0.002 ~ 0.006일 수 있다.
여기서, 상기 니켈과 인의 무게비 (wt%)가 1 : 0.5이하에서는 이온의 농도가 낮아서 도금층에 인의 함량을 3.5% 이상 얻기 힘들며, 1 : 1.2이상에서는 인의 농도 과다에 의하여 전압이 증가되어 도금층의 밀착성이 떨어지기 쉽다.
또한, 상기 정인산과 아인산의 비가 1 : 0.15 이하에서는 인의 농도를 3.5% 이상 얻기 힘들며, 1 : 0.80 이상에서는 도금층의 균일성 확보가 어려워진다.
더불어, 상기 니켈, 정인산 및 아인산의 총농도가 150g/ℓ이하에서는 도금액에 이온이 적어 탄도금이 발생하고, 따라서 밀착성이 감소한다. 또한, 상기 니켈, 정인산 및 아인산의 총농도가 220g/ℓ 이상에서는 이온들의 충돌과 착이온 발생에 의하여 도금입자가 커져, 내마모성이 불량해진다.
한편, 인 및 에틸렌옥사이드의 농도비가 1 : 0.002 이하에서는 도금층의 입자를 미세화시키지 못하여 내마모성이 감소되며, 1 : 0.006 이상에서는 도금층의 밀착성이 감소된다.
계속해서, 본 발명에 의한 도금 방법을 설명하기로 한다.
본 발명은 상술한 바와 같은 조성비를 갖는 도금액을 이용하여 금속 기재를 도금하되, 도금액의 온도는 50~80℃이 되도록 하고, 산도(pH)는 0.5~3이 되도록 한다.
여기서, 도금액의 온도를 대략 50℃ 이하로 하게 되면, 도금층에서 상술한 바와 같은 인 함량(3.5~15wt%)의 확보가 어렵고, 온도를 대략 80℃ 이상으로 하게 되면, 도금층의 균일 전착이 어렵다. 또한, 산도 1 이하에서는 수소 발생에 의하여 도금층의 밀착성이 불량하고, 산도 3 이상에서는 인의 함량(3.5~15wt%) 확보가 어렵다.
더불어, 본 발명은 상기 금속 기재로서 상술한 바와 같이 구리, 구리 합금, 니켈-철 합금 또는 그 등가물중 선택된 어느 하나일 수 있으나, 이러한 재질로 본 발명을 한정하는 것은 아니다.
또한, 상기 금속 기재에는 니켈 또는 그 등가물이 미리 도금될 수 있으나, 이것도 본 발명에서 한정하는 것은 아니다.
실시예 및 비교예
이하, 본 발명에 따른 실시예 및 비교예를 표 1 내지 표 4, 도 5a 및 도5b를 참조하여 설명하기로 한다.
(1) 시료 제작
먼저 구리, 구리 합금, 니켈-철 합금 등의 금속 기재에는 니켈 도금액으로 서브 도금층을 0.5~4㎛ 두께로 형성하고, 그 위에 상술한 바와 같은 조성을 갖는 니켈-인 도금액으로 메인 도금층을 0.2~2.0㎛의 두께로 형성하였다. 또한, 내마모성은 열처리 온도 변화에 따른 값을 나타낸 것이다. 더불어, 이하의 설명에서 도금층이라 함은 상술한 메인 도금층을 의미한다.
(2) 인의 함량에 따른 도금층의 내마모성 비교
Figure 112004051041885-pat00001
(3) 인의 함량에 따른 도금층의 경도 비교
Figure 112004051041885-pat00002
위의 표 1 및 표 2에 도시된 바와 같이 본 발명에 따른 금속 기판은 인의 함량이 3.5wt% 이상에서 열처리 온도에 무관하게 내마모성과 경도가 우수하게 나타남을 알 수 있다.
(4) 도금액 조성에 따른 도금층 특성
여기서, 도금층의 밀착성은 대략 180도 구부린(OT 벤딩)후 펴서 바르게 한 후, 다시 테이프로 접착 후 떼어냈을 때 테이프에 도금층이 묻어나지 않으면 양호, 묻어나면 불량으로 처리하였다. 더불어, 내마모성은 200℃ 열처리시 20 이상일 때 양호, 그 이하이면 불량으로 하였다. 더욱이, 도금 표면은 SEM 영상 분석을 통해 도 5a에 나타낸 바와 같이 표면이 균일하면 양호, 도 5b에 나타낸 바와 같이 굴곡이 보이면 불량으로 처리하였다.
Figure 112004051041885-pat00003
발명예 1내지 3에서와 같이 니켈 및 인의 농도비 1:0.7~1.1, 정인산 및 아인산의 농도비 1:0.5, 니켈+정인산+아인산 180(g/L), 인 및 에틸렌옥사이드의 농도비 1:0.004일 경우 도금 표면, 밀착성 및 내마모성 모두 양호하게 나타났다.
그러나, 비교예 4 및 5에서와 같이 니켈 및 인의 농도비 1:0.4 또는1.3, 정인산 및 아인산의 농도비 1:0.5, 니켈+정인산+아인산 180(g/L), 인 및 에틸렌옥사 이드의 농도비 1:0.004일 경우 밀착성은 양호하나 도금표면 및 내마모성이 불량하게 나타났다.
이어서, 발명예 6 내지 8에서와 같이 니켈 및 인의 농도비 1:0.8, 정인산 및 아인산의 농도비 1:0.3~0.7, 니켈+정인산+아인산 180(g/L), 인 및 에틸렌옥사이드의 농도비 1:0.004일 경우 도금 표면, 밀착성 및 내마모성 모두 양호하게 나타났다.
그러나, 비교예 9 및 10에서와 같이 니켈 및 인의 농도비 1:0.8, 정인산 및 아인산의 농도비 1:0.1 또는 0.9, 니켈+정인산+아인산 180(g/L), 인 및 에틸렌옥사이드의 농도비 1:0.004일 경우 밀착성은 양호하나 도금표면 및 내마모성이 불량하게 나타났다.
이어서, 발명예 11 내지 13에서와 같이 니켈 및 인의 농도비 1:0.8, 정인산 및 아인산의 농도비 1:0.5, 니켈+정인산+아인산 170~210(g/L), 인 및 에틸렌옥사이드의 농도비 1:0.004일 경우 도금 표면, 밀착성 및 내마모성 모두 양호하게 나타났다.
그러나, 비교예 14 및 15에서와 같이 니켈 및 인의 농도비 1:0.8, 정인산 및 아인산의 농도비 1:0.5, 니켈+정인산+아인산 140 또는 230(g/L), 인 및 에틸렌옥사이드의 농도비 1:0.004일 경우 밀착성은 양호하나 도금표면 및 내마모성이 불량하게 나타났다.
이어서, 발명예 16 내지 18에서와 같이 니켈 및 인의 농도비 1:0.8, 정인산 및 아인산의 농도비 1:0.5, 니켈+정인산+아인산 180(g/L), 인 및 에틸렌옥사이드의 농도비 1:0.003~0.005일 경우 도금 표면, 밀착성 및 내마모성 모두 양호하게 나타났다.
그러나, 비교예 19 및 20에서와 같이 니켈 및 인의 농도비 1:0.8, 정인산 및 아인산의 농도비 1:0.5, 니켈+정인산+아인산 180(g/L), 인 및 에틸렌옥사이드의 농도비 1:0.001 또는 0.007일 경우 밀착성은 양호하나 도금표면 및 내마모성이 모두 불량함을 알 수 있다.
결론적으로 본 발명에 의한 도금액은 니켈과 인의 농도 무게비(wt%) 1 : 0.7 ~ 1.1, 정인산 및 아인산 1 : 0.3 ~ 0.7, 니켈+정인산+아인산 170 ~ 210g/ℓ, 인과 에틸렌옥사이드 1 : 0.003 ~ 0.005일 때 도금표면, 밀착성 및 내마모성이 가장 양호하게 나타남을 확인할 수 있다.
(5) 도금 조건에 따른 도금층 특성
Figure 112004051041885-pat00004
발명예 1내지 3에서와 같이 도금액의 온도 50~80℃, 산도(pH) 2, 전류 밀도 10A/dm3일 경우 도금 표면, 밀착성 및 내마모성 모두 양호하게 나타났다.
그러나, 비교예 4 및 5에서와 같이 도금액의 온도 40 또는 90℃, 산도(pH) 2, 전류 밀도 10A/dm3일 경우 도금 표면, 밀착성 및 내마모성이 거의 모두 불량하게 나타났다.
이어서, 발명예 6 내지 8에서와 같이 도금액의 온도 65℃, 산도(pH) 1~3, 전류 밀도 10A/dm3일 경우 도금 표면, 밀착성 및 내마모성 모두 양호하게 나타났다.
그러나, 비교예 9 및 10에서와 같이 도금액의 온도 65℃, 산도(pH) 0.5 또는 4, 전류 밀도 10A/dm3일 경우 밀착성은 양호하나 도금 표면 및 내마모성은 불량하게 나타났다.
이어서, 발명예 11 내지 13에서와 같이 도금액의 온도 65℃, 산도(pH) 2, 전류 밀도 4~15A/dm3일 경우 도금 표면, 밀착성 및 내마모성 모두 양호하게 나타났다.
그러나, 비교예 14 및 15에서와 같이 도금액의 온도 65℃, 산도(pH) 2, 전류 밀도 2 또는 18A/dm3일 경우 밀착성은 양호하나 도금 표면 및 내마모성은 불량하게 나타났다.
결론적으로 본 발명에 의한 도금 방법은 도금액의 온도 50~80℃, 산도(pH)는 1~3, 전류 밀도 4~15dm3일 경우 도금표면, 밀착성 및 내마모성이 가장 양호하게 나타남을 확인할 수 있다.
상술한 바와 같이, 본 발명은 금속 기재 위에 정인산 및 아인산 농도 변화 및 첨가제인 에틸렌옥사이드 사용에 따라 원하는 인 함량을 유지시켜 내마모성이 우수하고, 제품 품질이 우수한 새로운 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법을 제공하게 된다.
또한, 본 발명에 의한 니켈-인 도금층은 니켈 도금층에서 부족한 경도 및 내마모성 부족을 보완하며, 공석된 인에 의하여 금속 기재의 도금층의 결함인 기공 (Porosity)이 많은 표면을 비정질 (Amorphous) 구조로 변화시켜 내식성이 향상된 다. 따라서 이러한 특성으로 인하여 도금층의 두께를 줄일 수 있으며, 도금층의 두께의 하향 관리로 인한 제조 원가를 절감할 수 있다.
이상에서 설명한 것은 본 발명에 따른 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims (11)

  1. 삭제
  2. 삭제
  3. 구리, 구리 합금 또는 니켈-철 합금중 선택된 어느 하나로 형성된 금속 기재와,
    상기 금속 기재의 표면에 0.2~2.0㎛의 두께를 갖도록 니켈-인 합금으로 형성된 메인 도금층을 포함하고,
    상기 금속 기재와 메인 도금층 사이에는 0.5~4.0㎛의 두께를 갖도록 니켈로 형성된 서브 도금층이 형성된 것을 특징으로 하는 반도체 장치용 금속 기판.
  4. 제 3 항에 있어서, 상기 메인 도금층의 인 함량은 3.5~15wt%인 것을 특징으로 하는 반도체 장치용 금속 기판.
  5. 삭제
  6. 삭제
  7. 니켈과 인이 함께 존재하는 반도체 장치용 금속 기판을 위한 도금액에 있어서,
    상기 니켈은 공급원이 설파민산니켈 또는 황산니켈중 선택된 어느 하나이고, 상기 인은 정인산과 아인산의 공석(共析)이며,
    상기 니켈과 인의 농도 무게비(wt%)는 1 : 0.5 ~ 1.2이고,
    상기 정인산 및 아인산의 비는 1 : 0.15 ~ 0.80이며,
    상기 니켈, 정인산 및 아인산의 총 농도는 150 ~ 220g/ℓ인 것을 특징으로 하는 반도체 장치용 금속 기판을 위한 도금액.
  8. 제 7 항에 있어서, 상기 도금액에는 에틸렌옥사이드가 첨가되고, 상기 인과 에틸렌옥사이드의 비는 1 : 0.002 ~ 0.006인 것을 특징으로 하는 반도체 장치용 금속 기판을 위한 도금액.
  9. 제 8 항의 도금액을 이용하여 금속 기재를 도금하되, 도금액의 온도는 50~80℃가 되도록 하고, 산도(pH)는 1~3이 되도록 함을 특징으로 하는 반도체 장치용 금속 기판을 위한 도금 방법.
  10. 제 9 항에 있어서, 상기 금속 기재는 구리, 구리 합금 또는 니켈-철 합금중 선택된 어느 하나인 것을 특징으로 하는 반도체 장치용 금속 기판을 위한 도금 방 법.
  11. 제 9 항 또는 제 10 항에 있어서, 상기 금속 기재에는 니켈이 미리 도금됨을 특징으로 하는 반도체 장치용 금속 기판을 위한 도금 방법.
KR20040089202A 2004-11-04 2004-11-04 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법 KR100637870B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20040089202A KR100637870B1 (ko) 2004-11-04 2004-11-04 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040089202A KR100637870B1 (ko) 2004-11-04 2004-11-04 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법

Publications (2)

Publication Number Publication Date
KR20060040022A KR20060040022A (ko) 2006-05-10
KR100637870B1 true KR100637870B1 (ko) 2006-10-24

Family

ID=37147084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040089202A KR100637870B1 (ko) 2004-11-04 2004-11-04 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법

Country Status (1)

Country Link
KR (1) KR100637870B1 (ko)

Also Published As

Publication number Publication date
KR20060040022A (ko) 2006-05-10

Similar Documents

Publication Publication Date Title
CN111463185B (zh) 纳米双晶结构
KR0184889B1 (ko) 산성 팔라듐 스트라이크욕
US20070007144A1 (en) Tin electrodeposits having properties or characteristics that minimize tin whisker growth
JP6380174B2 (ja) 銀めっき付き銅端子材及び端子
US7488408B2 (en) Tin-plated film and method for producing the same
JP4629154B1 (ja) 電子材料用銅合金及びその製造方法
JP6813574B2 (ja) インジウムまたはインジウム合金の堆積方法および物品
US20060292847A1 (en) Silver barrier layers to minimize whisker growth in tin electrodeposits
JP2020155748A (ja) リードフレーム
US20120028073A1 (en) Process for electroplating of copper
JP5435484B2 (ja) 金属充填微細構造体の製造方法
JP2003013249A (ja) 置換金メッキ液
EP3312308A1 (en) Nickel plating solution
KR20130029990A (ko) 고반사율을 갖는 ｌｅｄ 리드프레임 및 그 도금 방법
JP7148300B2 (ja) 導電性バンプ、及び無電解Ｐｔめっき浴
KR100637870B1 (ko) 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법
WO2014148201A1 (ja) 銀めっき材
JP2020155749A (ja) リードフレーム
US20130004793A1 (en) Copper alloy for electronic material and method of manufacture for same
JP6521553B1 (ja) 置換金めっき液および置換金めっき方法
JP7441263B2 (ja) 無電解Ｃｏ－Ｗめっき皮膜、および無電解Ｃｏ－Ｗめっき液
JP2017179558A (ja) 薄膜めっき用金属材料およびその製造方法
KR100760420B1 (ko) 팔라듐 도금액
US11718916B2 (en) Electroless Co—W plating film
TWI844761B (zh) 雙晶銅金屬層、具有其之基板及其製備方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120820

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131015

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151007

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee