KR100637126B1 - 평판표시장치의 제조방법 - Google Patents
평판표시장치의 제조방법 Download PDFInfo
- Publication number
- KR100637126B1 KR100637126B1 KR1020050043703A KR20050043703A KR100637126B1 KR 100637126 B1 KR100637126 B1 KR 100637126B1 KR 1020050043703 A KR1020050043703 A KR 1020050043703A KR 20050043703 A KR20050043703 A KR 20050043703A KR 100637126 B1 KR100637126 B1 KR 100637126B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- forming
- manufacturing
- heat treatment
- light emitting
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 155
- 230000008569 process Effects 0.000 claims abstract description 132
- 239000000758 substrate Substances 0.000 claims abstract description 123
- 238000010438 heat treatment Methods 0.000 claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 26
- 239000010408 film Substances 0.000 claims description 105
- 239000010410 layer Substances 0.000 claims description 81
- 239000010409 thin film Substances 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000002955 isolation Methods 0.000 claims description 10
- 239000012044 organic layer Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 8
- 239000011888 foil Substances 0.000 claims description 6
- 230000002431 foraging effect Effects 0.000 claims description 5
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 238000006356 dehydrogenation reaction Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000002791 soaking Methods 0.000 description 3
- 238000001994 activation Methods 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003230 hygroscopic agent Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/87—Arrangements for heating or cooling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 금속기판을 제조공정중 열처리공정을 수행하기 위한 핫플레이트로 이용하여 공정을 단순화할 수 있는 평판표시장치의 제조방법을 개시한다.
본 발명은 표시소자가 배열되는 표시영역과, 비표시영역을 구비하며, 도전성을 갖는 기판과; 상기 기판과 전기적으로 접촉되어 상기 비표시영역에 배열되는 다수의 패드를 구비하는 평판표시장치를 제조하는 방법에 있어서, 상기 표시소자를 제조하는 공정은 적어도 열처리공정을 포함하며, 상기 열처리공정은 상기 패드로 소정의 전압을 인가하여 기판을 가열시켜 수행한다.
상기 기판은 금속물질을 포함하며, 바람직하게는 SUS 또는 금속박을 포함한다. 상기 표시소자는 액정표시소자 또는 유기발광소자를 포함한다.
Description
도 1은 본 발명의 실시예에 따른 평판표시장치의 평면도,
도 2a 및 도 2b는 본 발명의 실시예에 따른 평판표시장치의 단면도,
도 3a 내지 도 3d는 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 단면도,
도 4는 본 발명의 실시예에 따른 유기전계 발광표시장치의 단면도,
* 도면의 주요 부분에 대한 부호의 설명 *
10, 100, 200 : 금속기판 20 : 봉지수단
15, 110, 210 : 버퍼막 30 : 표시소자
17, 18-1, 18-2 : 패드 121, 221 : 반도체층
25 : 시일재 295 : 캐소드전극
본 발명은 평판표시장치에 관한 것으로서, 보다 구체적으로는 금속 기판을 소자의 제조공정중 열처리공정을 수행하기 위한 핫플레이트로 이용하여 공정을 단 순화한 평판표시장치의 제조방법을 개시한다.
최근 들어 플렉서블 평판표시장치에 대한 관심이 높아지고 있는데, 이러한 플렉서블 평판표시장치는 기판으로서 플렉서블 기판을 사용한다. 플렉서블 표시장치에서는, 기판으로 금속박(metal foil)을 사용하거나, PET 등과 같은 고분자 플라스틱 필름을 사용한다.
통상적인 액정표시장치나 유기전계 발광표시장치와 같은 평판표시장치는 박막 트랜지스터의 제조공정이나 상기 박막 트랜지스터에 의해 구동되는 표시소자의 제조공정중 많은 열처리공정을 수행된다.
예를 들어, 각 층들을 사진식각하여 패터닝하는 경우, 식각용 마스크로 사용되는 감광막을 베이킹하기 위한 열처리공정, 반도체층을 형성하기 위하여 비정질 실리콘막을 폴리실리콘막으로 결정화하기 위한 열처리공정, 절연막 또는 도전막으로 사용되는 유기막의 열처리공정, 시일제를 경화시켜 주기 위한 열처리공정 또는 에이징을 위한 열처리공정 등과 같은 많은 열처리공정이 수행된다.
종래에는 이러한 열처리공정을 수행하기 위하여, 별도의 핫플레이트를 사용하여 기판의 온도를 상승시켜 주거나 또는 퍼니스 또는 오븐을 사용하여 기판의 온도를 상승시켜 주었다.
종래의 핫플레이트를 이용하거나 또는 퍼니스 또는 오븐을 이용하여 열처리하는 방법은 열처리공정을 수행하기 위한 장비를 구비하여야 하는 문제점이 있었다. 또한, 이러한 장비를 이용하여 열처리공정을 수행하는 경우, 기판의 온도를 균일하게 유지하는 것이 어려우며, 이로 인하여 소자의 특성이 저하될 뿐만 아니라 제조단가사 상승하게 될 뿐만 아니라 공정이 복잡해지는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 금속물질로 된 기판을 제조공정중 열처리공정을 수행하기 위한 핫플레이트로 이용하여 공정을 단순화한 평판표시장치의 제조방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은 표시소자가 배열되는 표시영역과, 비표시영역을 구비하며, 도전성을 갖는 기판과; 상기 기판과 전기적으로 접촉되어 상기 비표시영역에 배열되는 다수의 패드를 구비하는 평판표시장치를 제조하는 방법에 있어서,
상기 표시소자를 제조하는 공정은 적어도 열처리공정을 포함하며, 상기 열처리공정은 상기 패드로 소정의 전압을 인가하여 기판을 가열시켜 수행하는 평판표시장치의 제조방법을 제공하는 것을 특징으로 한다.
상기 기판은 도전성물질을 포함하며, 바람직하게는 SUS 또는 금속박을 포함한다. 상기 표시소자는 액정표시소자 또는 유기발광소자를 포함한다.
본 발명의 평판표시장치의 제조방법은 상기 패드에 대응하는 부분을 제외한 상기 기판과 표시소자사이에 형성된 절연막을 형성하는 공정을 더 포함한다.
또한, 본 발명은 도전성 기판을 마련하는 단계와; 상기 도전성 기판상에 소오스영역 및 드레인영역을 구비하는 반도체층, 게이트, 소오스전극 및 드레인 전극을 구비하는 박막 트랜지스터를 제조하는 단계와; 상기 박막 트랜지스터에 연결되 는 하부전극, 유기막층 및 상부전극을 구비하는 유기발광소자를 제조하는 단계를 포함하며,
상기 박막 트랜지스터를 제조하는 단계는 반도체층을 형성하는 공정, 반도체층에 소오스영역 및 드레인영역을 형성하는 공정, 게이트를 형성하는 공정, 상기 소오스/드레인 전극을 형성하는 공정을 적어도 포함하며,
유기발광소자를 제조하는 단계는 하부전극을 형성하는 공정, 유기막층을 형성하는 공정, 상부전극을 형성하는 공정을 적어도 포함하며,
상기 박막 트랜지스터를 제조하는 공정과 상기 유기발광소자를 제조하는 공정중 적어도 하나의 공정은 상기 기판으로 소정의 전압을 인가하여 수행하는 유기전계 발광표시장치의 제조방법을 제공하는 것을 특징으로 한다.
상기 전도성 기판은 표시영역 및 비표시영역을 포함하며, 상기 표시영역에는 상기 박막 트랜지스터 및 유기발광소자가 배열되고, 상기 비표시영역에는 상기 기판과 전기적으로 접촉되는 다수의 패드가 배열된다. 상기 전도성 기판은 바람직하게는 SUS 또는 금속박을 포함한다.
상기 패드에 대응하는 부분을 제외한 상기 기판과 표시소자사이에 형성된 절연막을 형성하는 공정을 더 포함한다. 상기 박막 트랜지스터를 제조하는 단계는 상기 게이트와 반도체층사이 또는 반도체층과 소오스/드레인 전극사이에 절연막을 형성하는 공정을 더 포함한다. 상기 절연막은 적어도 유기 절연막을 포함하며, 상기 절연막을 형성하는 공정은 상기 기판으로 소정의 전압을 제공하여 열처리공정을 수행한다.
상기 박막 트랜지스터와 상기 유기발광소자사이에 절연막을 형성하는 공정을 더 포함한다. 상기 절연막은 적어도 유기 절연막을 포함하며, 상기 절연막을 형성하는 공정은 상기 기판으로 소정의 전압을 제공하여 열처리공정을 수행한다.
상기 유기발광소자를 제조하는 단계는 상기 하부전극의 일부분을 노출시키는 개구부를 구비하는 화소분리막을 형성하는 공정을 더 포함한다. 상기 화소분리막은 적어도 유기 절연막을 포함하며, 상기 화소분리막을 형성하는 공정은 상기 기판으로 소정의 전압을 제공하여 열처리공정을 수행한다. 상기 개구부를 형성하는 공정은 감광막을 이용하여 패터닝하는 것을 포함하고, 상기 감광막의 패터닝공정은 감광막을 베이킹하는 열처리공정을 포함하며, 상기 열처리공정은 상기 기판으로 소정의 전압을 제공하여 수행한다.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 평판표시장치의 평면도를 개략적으로 도시한 것이다. 도 2a는 도 1의 IIA-IIA 선에 따른 평판표시장치의 단면도를 도시한 것으로, 기판을 가열시켜 주기 위한 전압신호를 제공하기 위한 가열단자를 도시한 것이다. 도 2b는 도 1의 IIB-IIB 선에 따른 평판표시장치의 단면도를 도시한 것으로, 표시소자를 구동시켜 주기 위한 구동신호를 제공하기 위한 표시단자를 도시한 것이다.
도 1 및 도 2a 및 도 2b를 참조하면, 본 발명의 평판표시장치는 기판(10) 및 봉지수단(20)이 서로 대향하도록 배치되며, 상기 기판(10)과 봉지수단(20)은 시일재(25)에 의해 봉지되어진다. 상기 기판(10)은 금속기판을 포함하며, 바람직하게는 금속박(metal foil) 또는 SUS(steel use stainless)를 포함한다.
상기 기판(10)은 금속기판이므로 기판(10)상에 절연막, 예를 들어 버퍼막(15)이 형성되고, 상기 버퍼막(15)상에 표시소자(30)가 형성된다. 상기 표시소자(30)는 액정표시소자 또는 유기발광소자를 포함하며, 이외에도 다양한 평판표시소자를 포함할 수도 있다.
상기 기판(10)상에는 다수의 제1패드(17) 및 제2(18-1), (18-2)가 배열되는데, 다수의 제1패드(17)는 상기 표시소자(15)를 구동시켜 주기 위한 다수의 구동신호를 제공하기 위한 것이다. 제1패드(17)는 도 2b에 도시된 바와 같이 금속물질로 된 기판(10)과는 절연상태를 유지하여야 하므로, 절연막(15)상에 배열되어 표시소자(15)와 동일층상에 배열된다.
한편, 제2패드(18-1), (18-2)는 기판(10)이 핫플레이트로 동작가능하도록 소정의 전압신호를 제공하기 위한 것으로서, 기판(10)과는 전기적으로 콘택되어야 하므로 기판(10)상에 직접 형성된다. 이때, 상기 절연막(15)은 상기 제2패드(18-1), (18-2)가 형성될 부분을 제외한 기판(10)상에 형성되어진다.
상기 제1패드(17)와 제2패드(18-1), (18-2)는 통상적인 패드형성공정을 통하여 형성되며, 서로 동일한 물질을 포함할 수도 있다.
본 발명의 평판표시장치는, 도면상에는 도시되지 않았으나, 봉지수단(20)의 내측 면에는 흡습제 등을 포함하거나 또는 상기 표시소자로 수분 또는 산소가 침투하는 것을 방지하기 위하여 기판상에 보호막을 형성할 수도 있다.
또한, 기판(10)과 표시소자(30)의 절연을 위하여 절연막(15)이 단일층을 포 함하는 것으로 예시하였으나, 이에 반드시 한정되는 것이 아니라 다층막을 포함할 수도 있다. 상기 절연막(15)은 산화막 또는 질화막과 같은 무기 절연막을 포함하거나 또는 유기절연막을 포함할 수도 있으며, 유기-무기 하이브리드막을 포함할 수도 있다.
상기한 바와 같이 기판을 핫플레이트로 이용하는 평판표시장치에서 표시소자(30)를 구성하는 박막 트랜지스터의 제조방법을 도 3a 내지 도 3d를 참조하여 설명하면 다음과 같다.
도 3a를 참조하면, 금속기판(10)상에 절연막(15)을 형성한다. 상기 절연막(15)은 바람직하게는 버퍼막을 포함하며, 무기절연막 또는 유기절연막을 포함하거나 또는 유기-무기 하이브리드막을 포함할 수도 있다. 상기 절연막(15)은 단일막 또는 다층막을 포함한다. 이때, 상기 절연막(15)은 상기 제2패드(18-1), (18-2)가 형성될 부분을 제외한 기판상에 형성된다.
도 3b를 참조하면, 기판상에 비정질 실리콘막(120)을 증착한다. 도 3c를 참조하면, 통상적인 열처리공정을 수행하여 상기 비정질실리콘막(120)을 폴리실리콘막(121)으로 결정화시켜 준다. 이때, 결정화공정은 MICC(metal-induced crystallization of amorphous silicon through a cap) 공정을 이용하여 수행하는 경우에는, 예를 들어 500 내지 600℃에서 수 십 시간동안 수행된다. 이때, 금속기판(10)에는 절연막(15)에 의해 노출된 부분을 통해 전원공급장치(power supply)로부터 소정의 전압이 인가되어진다.
상기 결정화공정은 반드시 MICC 공정에 한정되는 것이 아니라 열적 어닐링공 정 등을 통해서도 수행 가능하다. 그러므로, 결정화공정을 위한 열처리조건 즉, 열처리온도와 시간은 상기 예에 한정되는 것이 아니며 박막 트랜지스터의 구조 또는 제조장비에 따라 결정된다. 그러므로, 금속기판(10)의 온도를 상승시켜 주기 위한 전압의 범위는 열처리시의 온도 및 시간의 열처리조건에 따라 가변되어질 수 있다.
결정화공정을 수행한 다음 상기 폴리실리콘막(121)을 감광막(110)을 마스크로 이용하여 식각하여 반도체층(121)을 형성한다. 상기 반도체층(121)을 형성하는 공정은 좀더 상세히 설명하면, 상기 폴리실리콘막(121)상에 감광막(110)을 도포한 다음 패터닝하고, 남아있는 감광막(110)을 이용하여 폴리실리콘막(121)을 식각하여 반도체층을 형성한다.
상기 감광막(110)을 패터닝하는 공정은 노광공정, 소포트 및 하드베이크공정 그리고 현상공정을 포함하는데, 소프트 베이크공정과 하드베이크공정은 상기 금속기판(10)으로 소정의 전압을 전원공급장치(도면상에는 도시되지 않음)로부터 제공하여 기판의 온도를 상승시켜 수행한다.
이때, 상기 소프트 베이크공정은 90℃에서 수십분동안 수행되고 상기 하드 베이크공정은 130℃에서 수십분동안 수행된다. 이러한 소프트 베이크공정과 하드 베이크공정은 베이킹공정을 위한 열처리조건 즉, 열처리온도와 시간은 상기 예에 한정되는 것이 아니며 박막 트랜지스터의 구조 또는 제조장비에 따라 결정된다. 그러므로, 금속기판(10)의 온도를 상승시켜 주기 위한 전압의 범위는 열처리시의 온도 및 시간 등의 열처리조건에 따라 가변되어질 수 있다.
도 3d를 참조하면, 게이트 절연막(130)을 기판상에 형성한 다음 게이트(135) 를 형성한다. 상기 게이트(135)는 상기 반도체층을 위한 패터닝공정과 마찬가지로 사진식각공정을 통하여 형성되며, 이 경우에도 금속기판(10)으로 소정의 전압을 인가하여 소프트 베이크공정 및 하드 베이크공정과 같은 열처리공정을 수행한다.
이어서, 상기 반도체층(121)으로 소정 도전형의 불순물, 예를 들어 p형 불순물을 이온주입하여 반도체층(121)에 고농도의 소오스영역(123)과 드레인영역(125)을 형성한다. 이때, 소오스영역(123)과 드레인영역(125)사이의 불순물이 도핑되지 않은 부분은 채널영역(127)으로 작용한다.
소오스영역(123)과 드레인영역(125)을 형성하는 공정은 p형 불순물을 반도체층(121)으로 도핑하는 공정, 도핑된 불순물을 활성화(activation)시키는 공정, 콘택 어닐링공정 및 탈수소화공정을 포함한다.
상기 활성화공정, 콘택 어닐링공정 및 탈수소화공정을 위하여 열처리공정을 수행하는데, 각각 기판(10)으로 소정의 전압을 제공하여 기판을 가열시켜 열처리공정을 수행한다. 상기 활성화공정은 400℃의 온도에서 1-2시간정도 수행하고, 상기 콘택 어닐링공정은 250 내지 350℃의 온도에서 1-2시간정도 수행하며, 탈수소화공정은 350 내지 380℃에서 1-2시간정도 수행된다.
기판상에 층간 절연막(130)을 형성한 다음 상기 층간 절연막(140)과 게이트 절연막(130)을 식각하여 콘택홀(143), (145)을 형성하는데, 상기 콘택홀(143), (145)은 도면상에는 도시되지 않았으나, 상기 반도체층(121)을 패터닝하는 방법과 마찬가지로 감광막을 이용한 식각공정을 통해 형성된다.
즉, 층간 절연막(130)상에 감광막(도면상에는 도시되지 않음)을 도포하고, 상기한 바와 같이 감광막을 소프트 베이크공정 및 하드 베이크공정 등과 같은 열처리공정을 수행한 다음 패터닝하고, 패터닝된 감광막을 마스크로 하여 상기 층간 절연막(130)과 게이트 절연막(120)을 식각하여 콘택홀(143), (145)을 형성한다.
이어서, 기판상에 소오스/드레인 전극물질을 증착한 다음 식각하여 상기 소오스영역(123)과 드레인 영역(125)에 각각의 콘택홀(143), (145)을 통해 연결되는 소오스전극(153)과 드레인 전극(155)을 형성한다. 상기 소오스전극(143)과 드레인 전극(145)은 도면상에는 도시되지 않았으나, 상기 반도체층(121) 및 콘택홀(133), (135)을 형성하는 공정과 마찬가지로 감광막을 이용하여 식각하여 형성한다. 이때, 식각공정중 소프트 베이크공정과 하드 베이크 공정등과 같은 열처리공정은 상기한 바와 같은 방식으로 진행된다.
상기한 바와같이, 박막 트랜지스터의 제조공정중 열처리공정이 필요한 경우, 기판으로 전원공급장치로부터 소정의 전압을 인가하여 기판의 온도를 상승시켜 열처리공정을 수행하여 줌으로써, 공정을 단순화한다. 즉, 본 발명은 기판을 핫플레이트로 이용하여 기판에 소정의 전압을 인가하면 저항성분에 의해 열이 발생하는 주울 히팅(joule heating) 방식을 이용하여 기판의 온도를 상승시켜 열처리공정을 수행하는 것이다.
이때, 본 발명의 실시예에서, 핫플레이트로 사용되는 기판에 인가되는 전압으로는 대략 1 내지 30V 의 전압이 요구된다. 하지만, 기판에 인가되는 전압은 상기 전압범위에 한정되는 것이 아니라 , 각각의 요구되는 열처리공정시의 온도범위에 의해 정해지며, 또한 기판의 크기, 두께 및 공정조건등에 의해 가변되어진다.
본 발명의 실시예에서는 상기 기판이 금속물질을 포함하는 경우 상기 기판을 표시소자의 온도를 상승시켜 주기 위한 핫플레이트로 사용하는 것을 예시하였으나, 기판이 도전성 물질을 포함하는 경우에는 모두 적용가능하다.
또한, 본 발명은 반도체층으로 폴리실리콘막을 포함하는 폴리실리콘 박막 트랜지스터에 대하여 설명하였으나, 이에 한정되는 것이 아니라 유기물질을 포함하는 유기박막 트랜지스터의 제조방법에도 적용가능함은 물론이다.
도 4는 본 발명의 실시예에 따른 금속기판을 핫플레이트로 이용한 유기전계 발광표시장치의 단면도를 도시한 것이다. 도 4에는 표시소자(30)로서 유기전계 발광표시장치를 사용하는 경우에 대하여 도시한 것으로서, EL소자와 상기 EL소자를 구동하기 위한 구동박막 트랜지스터 그리고 기판에 소정의 신호를 제공하기 위한 패드(18-1)에 한정하여 도시한 것이다.
도 4를 참조하면, 기판(10)상에 절연막(15)이 형성된다. 상기 절연막(15)은 버퍼막으로서, 무기절연막 또는 유기절연막을 포함하거나 또는 유기-무기 하이브리드막을 포함할 수도 있다. 상기 절연막(15)은 단일막 또는 다층막을 포함한다. 이때, 상기 절연막(15)은 상기 제2패드(18-1), (18-2)가 형성될 부분을 제외한 기판상에 형성된다.
따라서, 상기 절연막(15)상에는 제1패드(17)가 도 2b에 도시된 바와같이 기판(10)과는 분리되어 형성되고, 제2패드(18-1), (18-2)는 도 2a 에 도시된 바와같이 상기 기판(10)상에 형성되어 기판과 전기적으로 콘택된다. 상기 절연막(15)상에 반도체층(221)이 형성된다. 상기 반도체층(221)은 폴리실리콘 또는 비정질 실리콘 등과 같은 실리콘막을 포함하며, 소오스영역(223) 및 드레인 영역(227)과, 소오스영역(223)과 드레인영역(225)사이에 채널영역(227)을 구비한다.
기판상에 게이트 절연막(230)이 형성되고, 게이트 절연막(230)상에 게이트(235)가 형성된다. 이때, 도면상에는 도시되지 않았으나, 게이트 드라이버로부터 스캔신호를 화소영역에 배열된 화소로 제공하기 위한 게이트라인이 게이트 절연막상에 형성될 수도 있다.
게이트 절연막(230)상에 층간 절연막(240)이 형성되고, 층간 절연막(240)상에 콘택홀(243), (245)을 통해 상기 소오스영역(223)과 드레인영역 (225)에 각각 콘택되는 소오스전극(253)과 드레인 전극(255)이 형성된다. 이때, 도면상에는 도시되지 않았으나, 층간 절연막(240)상에 데이터 드라이버로부터 데이터신호를 화소영역에 배열된 화소로 제공하기 위한 데이터라인이 형성될 수도 있다.
기판상에 보호막(260)이 형성된다. 상기 보호막(260)은 유기절연막 또는 무기절연막을 포함하거나 또는 유기-무기 하이브리드막을 포함할 수도 있다. 또한, 상기 보호막(260)은 단일막 또는 다층막을 포함할 수도 있다.
보호막(260)상에 비어홀(265)을 통해 상기 소오스전극(253)과 드레인 전극(255)중 드레인전극(255)에 연결되는 화소전극인 애노드전극(270)이 형성된다. 상기 애노드전극(270)은 유기전계 발광표시장치가 전면발광구조를 가지므로, 애노드전극(270)은 반사전극을 포함한다. 바람직하게는 상기 애노드전극(270)은 반사물질의 단일막을 포함하거나 또는 반사물질과 투명도전막의 다층막을 구비할 수도 있다.
기판상에 상기 애노드전극(270)의 일부분을 노출시키는 개구부(285)를 구비하는 화소분리막(280)이 형성된다. 상기 화소분리막(280)은 유기절연막을 포함한다. 상기 개구부(285)내의 애노드전극(270)상에 유기막층(290)이 형성되고, 기판상에 캐소드전극(295)이 형성된다. 상기 유기막층(290)은 정공주입층, 정공수송층, 발광층, 전자수송층, 전자주입층, 정공억제층으로부터 선택되는 적어도 하나이상의 유기막을 포함한다. 상기 캐소드전극(295)은 투과전극을 포함하며, 바람직하게는 반투과 금속막과 투명도전막의 다층막을 포함할 수도 있다.
상기한 바와같은 구조를 갖는 유기전계 발광표시장치의 제조방법은 박막 트랜지스터를 제조하는 공정은 도 3a 내지 도 3d에 도시된 공정과 동일하게 진행되므로, 여기서는 생략하고 유기발광소자를 제조하는 방법에 대해서만 설명한다.
보호막(260)을 식각하여 드레인 전극(255)의 일부분을 노출시키는 비어홀(265)을 형성하는 공정을 설명하면, 보호막(260)상에 감광막(도면상에는 도시되지 않음)을 도포한 다음 패터닝하고, 남아있는 감광막을 이용하여 보호막(260)을 식각하여 비어홀(265)을 형성한다.
상기 감광막을 패터닝하는 공정은 노광공정, 소포트 및 하드베이스공정 그리고 현상공정을 포함하는데, 소프트 베이크공정과 하드베이크공정은 상기 금속기판(10)으로 소정의 전압을 전원공급장치(도면상에는 도시되지 않음)로부터 제공하여 기판의 온도를 상승시켜 수행한다.
이때, 상기 소프트 베이크공정은 90℃에서 수십분동안 수행되고 상기 하드 베이크공정은 130℃에서 수십분동안 수행된다. 이러한 소프트 베이크공정과 하드 베이크공정은 베이킹을 위한 열처리온도와 시간은 상기 예에 한정되는 것이 아니며 보호막의 구조 또는 제조장비에 따라 결정된다. 그러므로, 금속기판(10)의 온도를 상승시켜 주기 위한 전압의 범위는 열처리시의 온도 및 시간 등의 열처리조건에 따라 가변되어진다.
상기 비어홀(265)을 형성한 다음, 상기 애노드전극(270)을 형성하는 공정은 애노드전극물질을 기판상에 증착한 다음 그위에 감광막(도면상에는 도시되지 않음)을 형성하며, 상기 감광막을 이용하여 상기 애노드전극물질을 식각하여 화소전극을 형성하는 것이다.
상기 감광막을 형성하는 공정은 노광공정, 소포트 및 하드베이스공정 그리고 현상공정을 포함하는데, 소프트 베이크공정과 하드베이크공정은 상기 금속기판(10)으로 소정의 전압을 전원공급장치(도면상에는 도시되지 않음)로부터 제공하여 기판의 온도를 상승시켜 수행한다. 이때, 상기 애노드전극을 형성하기 위한 식각공정시 수행되는 열처리공정은 상기한 바와 같다.
상기 화소분리막(280)의 개구부(285)를 사진식각공정을 통해 형성하는 경우, 상기 비어홀을 형성하는 경우와 마찬가지로 기판(10)으로 소정의 전압을 제공하여 열처리공정을 수행하여 감광막패턴을 형성하고, 상기 감광막패턴을 이용하여 화소분리막(280)의 소정부분을 식각하여 개구부(285)를 형성한다. 상기 감광막 패턴을 형성하는 공정은 상기 비어홀(265)을 형성하는 공정과 동일하게 진행된다.
이어서, 상기 개구부(285)내에 유기막층(290)을 형성하고, 기판상에 캐소드전극(295)을 형성한다. 상기 유기막층(290)은 정공주입층, 정공수송층, 발광층, 전 자수송층, 전자주입층 및 정공억제층으로부터 선택되는 적어도 하나의 유기막을 구비한다. 이때, 상기 유기막층(290)을 증착한 후 유기막층을 안정화시키기 위하여 열처리공정을 수행하는데, 이 경우 상기한 바와 같이 기판을 핫플레이트로 이용하여 기판으로 소정의 전압을 제공하여 열처리공정을 수행할 수도 있다.
또한, 유기전계 발광표시장치를 구성하는 절연막으로 유기절연막이 사용되는 경우에는, 유기 절연막을 형성한 다음 열처리공정을 수행하는데 이경우에도 기판으로 소정의 전압을 제공하여 열처리공정을 수행한다. 상기 유기절연막으로 예를 들어 SOG 막을 사용하는 경우에는 SOG 막을 도포한 다음 400-500℃의 온도에서 1-2시간정도 수행할 수 있다.
본 발명의 실시예는 도 3에 도시된 박막 트랜지스터 및 도 4에 도시된 바와 같은 단면구조를 갖는 유기발광표시장치에 한정되는 것이 아니라 다양한 구조를 갖는 박막 트랜지스터 및 이를 구비한 유기전계 발광표시장치에 적용 가능하다.
또한, 본 발명의 실시예에서는 액티브 매트릭스형 유기전계 발광표시장치에 대하여 설명하였으나, 이에 반드시 한정되는 것이 아니라 패시브 매트릭스형 유기전계 발광표시장치에도 적용가능하다.
본 발명의 실시예에서는 액티브 매트릭스 유기전계 발광표시장치에 있어서, 박막 트랜지스터 및 유기발광소자를 제조하는 공정중에 요구되는 열처리공정시 기판을 핫플레이트로 이용하여 열처리공정을 수행하는 것을 예시하였으나, 이에 반드시 한정되는 것이 아니라 소자의 제조공정이 완료된후 특성 테스트를 위한 에이징공정이 수행되는데 이경우에도 상기 기판을 핫플레이트로 이용하여 기판의 패드로 에이징을 위한 소정의 전압을 인가하여 테스트를 수행할 수도 있다. 이때, 에이징을 위한 전압으로는 통상적인 유기전계 발광표시장치에서 요구되는 전압범위로서, 예를 들어 5V 내지 10V정도의 역바이어스전압을 인가하여 준다.
본 발명의 실시예에서는 구동소자로서 폴리실리콘 박막 트랜지스터를 구비하는 유기전계 발광표시장치를 제조하기 위하여 기판에 소정의 전압을 인가하여 열처리공정을 수행하는 것을 예시하였으나, 이에 반드시 한정되는 것이 아니라 액정표시장치 뿐만 아니라 액정표시장치에 구동소자로 사용되는 폴리실리콘 박막 트랜지스터 및 유기 박막 트랜지스터의 제조방법에 대하여도 적용 가능하다.
상기한 바와 같은 본 발명의 실시예에 따르면, 평판표시장치의 제조공정중 열처리공정을 금속 기판에 소정의 전압을 인가하여 수행하여 줌으로써, 공정을 단순화할 수 있다.
또한, 금속기판을 핫플레이트로 이용하여 제조공정중 열처리공정을 수행하여 줌으로써, 기판의 온도 균일도를 확보할 수 있으며, 이에 따라 소자의 특성 향상 신뢰성을 향상시킬 수 있다.
또한, 금속 기판을 핫플레이트로 이용하므로써 표시소자의 구성을 단순화하고 제조비용을 감소시킬 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (18)
- 표시소자가 배열되는 표시영역과, 비표시영역을 구비하며, 도전성을 갖는 기판과; 상기 기판과 전기적으로 접촉되어 상기 비표시영역에 배열되는 다수의 패드를 구비하는 평판표시장치를 제조하는 방법에 있어서,상기 표시소자를 제조하는 공정은 적어도 열처리공정을 포함하며,상기 열처리공정은 상기 패드로 소정의 전압을 인가하여 기판을 가열시켜 수행하는 것을 특징으로 하는 평판표시장치의 제조방법.
- 제1항에 있어서,상기 기판은 도전성물질을 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
- 제2항에 있어서,상기 기판은 SUS 또는 금속박을 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
- 제1항에 있어서,상기 표시소자는 액정표시소자 또는 유기발광소자를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
- 제1항에 있어서,상기 패드에 대응하는 부분을 제외한 상기 기판과 표시소자사이에 형성된 절연막을 형성하는 공정을 더 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
- 전도성 기판을 마련하는 단계와;상기 전도성 기판상에 소오스영역 및 드레인영역을 구비하는 반도체층, 게이트, 소오스전극 및 드레인 전극을 구비하는 박막 트랜지스터를 제조하는 단계와;상기 박막 트랜지스터에 연결되는 하부전극, 유기막층 및 상부전극을 구비하는 유기발광소자를 제조하는 단계를 포함하며,상기 박막 트랜지스터를 제조하는 단계는 반도체층을 형성하는 공정, 반도체층에 소오스영역 및 드레인영역을 형성하는 공정, 게이트를 형성하는 공정, 상기 소오스/드레인 전극을 형성하는 공정을 적어도 포함하며,유기발광소자를 제조하는 단계는 하부전극을 형성하는 공정, 유기막층을 형성하는 공정, 상부전극을 형성하는 공정을 적어도 포함하며,상기 박막 트랜지스터를 제조하는 공정과 상기 유기발광소자를 제조하는 공정중 적어도 하나의 공정은 상기 전도성 기판으로 소정의 전압을 인가하여 수행하는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
- 제6항에 있어서,상기 전도성 기판은 표시영역 및 비표시영역을 포함하며, 상기 표시영역에는 상기 박막 트랜지스터 및 유기발광소자가 배열되고, 상기 비표시영역에는 상기 기판과 전기적으로 접촉되는 다수의 패드가 배열되는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
- 제7항에 있어서,상기 전도성 기판은 SUS 또는 금속박을 포함하는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
- 제7항에 있어서, 상기 패드에 대응하는 부분을 제외한 상기 기판과 박막 트랜지스터사이에 절연막을 형성하는 공정을 더 포함하는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
- 제6항에 있어서,상기 박막 트랜지스터를 제조하는 단계는 상기 게이트와 반도체층사이 또는 반도체층과 소오스/드레인 전극사이에 절연막을 형성하는 공정을 더 포함하는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
- 제9항 또는 제10항에 있어서,상기 절연막은 적어도 유기 절연막을 포함하며, 상기 절연막을 형성하는 공정은 상기 기판으로 소정의 전압을 제공하여 열처리공정을 수행하는 것을 포함하는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
- 제6항에 있어서,상기 박막 트랜지스터와 상기 유기발광소자사이에 절연막을 형성하는 공정을 더 포함하는 것을 특징으로 하는 유기전계 발광표시장의 제조방법.
- 제12항에 있어서,상기 절연막은 적어도 유기 절연막을 포함하며, 상기 절연막을 형성하는 공정은 상기 기판으로 소정의 전압을 제공하여 열처리공정을 수행하는 것을 포함하는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
- 제6항에 있어서,상기 유기발광소자를 제조하는 단계는 상기 하부전극의 일부분을 노출시키는 개구부를 구비하는 화소분리막을 형성하는 공정을 더 포함하는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
- 제14항에 있어서,상기 화소분리막은 적어도 유기 절연막을 포함하며, 상기 화소분리막을 형성 하는 공정은 상기 기판으로 소정의 전압을 제공하여 열처리공정을 수행하는 것을 포함하는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
- 제14항에 있어서, 상기 개구부를 구비하는 화소분리막을 형성하는 공정은 감광막을 이용하여 패터닝하는 것을 포함하고, 상기 감광막의 패터닝공정은 감광막을 베이킹하는 열처리공정을 포함하며, 상기 열처리공정은 상기 기판으로 소정의 전압을 제공하여 수행하는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
- 제7항에 있어서, 상기 유기발광소자를 제조하는 단계후에 소자의 에이징을 위한 열처리단계가 더 수행되는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
- 제17항에 있어서, 상기 에이징을 위한 열처리단계는 상기 패드에 역바이어스전압을 인가하여 수행하는 것을 특징으로 하는 유기전계 발광표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050043703A KR100637126B1 (ko) | 2005-05-24 | 2005-05-24 | 평판표시장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050043703A KR100637126B1 (ko) | 2005-05-24 | 2005-05-24 | 평판표시장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100637126B1 true KR100637126B1 (ko) | 2006-10-23 |
Family
ID=37621630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050043703A KR100637126B1 (ko) | 2005-05-24 | 2005-05-24 | 평판표시장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100637126B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100735978B1 (ko) * | 2006-08-01 | 2007-07-06 | 비오이 하이디스 테크놀로지 주식회사 | 유기 전계발광소자의 제조방법 |
-
2005
- 2005-05-24 KR KR1020050043703A patent/KR100637126B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100735978B1 (ko) * | 2006-08-01 | 2007-07-06 | 비오이 하이디스 테크놀로지 주식회사 | 유기 전계발광소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10840462B2 (en) | Semiconductor device including semiconductor layers having different semiconductor materials | |
| KR100503581B1 (ko) | 박막 트랜지스터 및 액티브 매트릭스형 표시 장치 및이들의 제조 방법 | |
| JP5266188B2 (ja) | 有機電界発光表示装置及びその製造方法 | |
| US8288768B2 (en) | Thin film transistor, method of manufacturing the same, and flat panel display device having the same | |
| JP5172178B2 (ja) | 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法 | |
| JP2011082487A (ja) | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置 | |
| US20190067340A1 (en) | Thin film transistor and display substrate, fabrication method thereof, and display device | |
| KR20100069270A (ko) | 박막 트랜지스터, 그의 형성방법 및 박막 트랜지스터를 구비하는 평판 표시장치 | |
| WO2018214732A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| KR100623232B1 (ko) | 평판표시장치 및 그의 제조방법 | |
| CN110634793A (zh) | 一种阵列基板及其制备方法、显示面板 | |
| KR100928490B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100686337B1 (ko) | 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치 | |
| JP2002033481A (ja) | 薄膜半導体装置 | |
| US20080054268A1 (en) | Display device and method of manufacturing the display device | |
| KR100637126B1 (ko) | 평판표시장치의 제조방법 | |
| JP2006066489A (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| KR100964230B1 (ko) | 평판표시장치 및 그 제조방법 | |
| JP4872197B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| CN109003941B (zh) | 显示基板及其制备方法、显示装置 | |
| JP2002016082A (ja) | 薄膜半導体素子およびその製造方法 | |
| KR101447998B1 (ko) | 표시 장치의 제조 방법 | |
| KR100708684B1 (ko) | 평판표시장치 | |
| CN117038677A (zh) | 阵列基板及其制造方法、显示面板与显示装置 | |
| KR20040056171A (ko) | 다결정 박막트랜지스터를 포함하는 액정표시장치용어레이기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |