KR101447998B1 - 표시 장치의 제조 방법 - Google Patents

표시 장치의 제조 방법 Download PDF

Info

Publication number
KR101447998B1
KR101447998B1 KR1020130142987A KR20130142987A KR101447998B1 KR 101447998 B1 KR101447998 B1 KR 101447998B1 KR 1020130142987 A KR1020130142987 A KR 1020130142987A KR 20130142987 A KR20130142987 A KR 20130142987A KR 101447998 B1 KR101447998 B1 KR 101447998B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor
forming
input
thin film
Prior art date
Application number
KR1020130142987A
Other languages
English (en)
Other versions
KR20130141412A (ko
Inventor
정기훈
조성행
김주한
김형준
송준호
심승환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130142987A priority Critical patent/KR101447998B1/ko
Publication of KR20130141412A publication Critical patent/KR20130141412A/ko
Application granted granted Critical
Publication of KR101447998B1 publication Critical patent/KR101447998B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 제어 전극, 상기 제어 전극과 중첩하는 반도체, 그리고 상기 반도체의 하부 또는 상부에서 서로 마주하는 입력 전극 및 출력 전극을 포함하고, 상기 반도체는 상기 입력 전극과 상기 출력 전극 사이에 위치하고 다결정 규소를 포함하는 제1 부분, 그리고 상기 입력 전극 또는 상기 출력 전극과 중첩하고 비정질 규소를 포함하는 제2 부분을 포함하는 박막 트랜지스터, 표시 장치 및 그 제조 방법에 관한 것이다.

Description

표시 장치의 제조 방법{METHOD FOR MANUFACTURING DISPLAY DEVICE}
본 발명은 표시 장치의 제조 방법에 관한 것이다.
액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치(electrophoretic display) 등의 표시 장치는 복수의 화소를 포함한다. 각각의 화소는 한 쌍의 전기장 생성 전극과 그 사이에 들어 있는 광학 활성층을 포함한다. 예를 들면 액정 표시 장치는 전기장 생성 전극 사이에 광학 활성층으로 액정층이 있는 액정 축전기를 포함하고, 유기 발광 표시 장치는 전기장 생성 전극 사이에 광학 활성층으로 유기 발광층이 있는 유기 발광 소자를 포함한다.
이러한 표시 장치는 또한 한 쌍을 이루는 전기장 생성 전극 중 하나에 연결되어 전기 신호를 단속하는 스위칭 소자를 포함하며, 광학 활성층은 이 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다. 이 때 스위칭 소자는 게이트선으로부터 주사 신호에 따라 데이터 신호를 데이터선으로부터 받아 화소 전극에 전달하며, 주로 박막 트랜지스터이다.
이러한 전기장 생성 전극과 스위칭 소자, 게이트선 및 데이터선은 하나 이상의 표시판에 형성된다.
스위칭 소자를 포함하는 표시 장치는 또한 게이트선에 주사 신호를 인가하는 게이트 구동부와 데이터선에 데이터 신호를 인가하는 데이터 구동부를 포함한다. 게이트 구동부 및 데이터 구동부도 신호 제어부 따위에서 전송되는 신호에 따라 동작하는데, 최근 들어 전기장 생성 전극 및 스위칭 소자 등과 함께 표시판에 형성되는 경우가 많아지고 있다. 이 경우 이들 구동부는 박막 트랜지스터로 만들어진 복수의 능동 소자를 포함한다.
한편 유기 발광 표시 장치는 스위칭 소자 외에 스위칭 소자로부터 받은 데이터 신호에 따라 유기 발광 소자에 전류를 흘리는 구동 트랜지스터를 더 포함한다.
그런데 화소의 박막 트랜지스터와 구동부의 박막 트랜지스터는 필요한 특성이 서로 다르고, 유기 발광 표시 장치에서 스위칭 트랜지스터와 구동 트랜지스터 또한 갖춰야 할 특성이 서로 다르다. 예컨대 어떤 박막 트랜지스터는 높은 온/오프 전류 비(Ion/Ioff)가 요구되는 반면, 다른 어떤 박막 트랜지스터는 높은 전하 이동도가 요구된다.
그러나 이러한 특성들은 서로 이율배반(trade off) 관계에 있으므로, 동일한 구조의 박막 트랜지스터가 이러한 특성들을 동시에 충족하기는 어렵다.
서로 다른 특성을 가진 여러 개의 박막 트랜지스터를 하나의 표시판에 형성하기 위하여 서로 다른 구조의 박막 트랜지스터를 서로 다른 공정 및 설비로 형성할 수는 있지만, 이 경우 제조 공정이 복잡해지고 비용 및 시간이 현저하게 늘어난다.
따라서 본 발명이 해결하고자 하는 과제는 서로 다른 특성을 갖춘 복수의 박막 트랜지스터를 하나의 제조 공정 및 설비로 형성하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터는 제어 전극, 상기 제어 전극과 중첩하는 반도체, 그리고 상기 반도체의 하부 또는 상부에서 서로 마주하는 입력 전극 및 출력 전극을 포함하고, 상기 반도체는 상기 입력 전극과 상기 출력 전극 사이에 위치하고 다결정 규소를 포함하는 제1 부분, 그리고 상기 입력 전극 또는 상기 출력 전극과 중첩하고 비정질 규소를 포함하는 제2 부분을 포함한다.
상기 제1 부분은 상기 제2 부분보다 두께가 얇을 수 있다.
상기 제1 부분은 두께가 300 내지 1500Å일 수 있다.
상기 박막 트랜지스터는 게이트 구동부 및 데이터 구동부 중 적어도 하나에 위치할 수 있다.
본 발명의 한 실시예에 따른 표시 장치는 제1 제어 전극, 상기 제1 제어 전극과 중첩하는 제1 반도체, 그리고 상기 제1 반도체의 하부 또는 상부에서 서로 마주하는 제1 입력 전극 및 제1 출력 전극을 포함하는 제1 박막 트랜지스터, 그리고 제2 제어 전극, 상기 제2 제어 전극과 중첩하는 제2 반도체, 그리고 상기 제2 반도체의 하부 또는 상부에서 서로 마주하는 제2 입력 전극 및 제2 출력 전극을 포함하는 제2 박막 트랜지스터를 포함하고, 상기 제1 반도체는 상기 제1 입력 전극과 상기 제1 출력 전극 사이에 위치하고 다결정 규소를 포함하는 제1 부분, 그리고 상기 제1 입력 전극 또는 상기 제1 출력 전극과 중첩하고 비정질 규소를 포함하는 제2 부분을 포함한다.
상기 제2 반도체는 상기 제2 입력 전극 및 상기 제2 출력 전극의 사이에 위치하는 제3 부분, 그리고 상기 제2 입력 전극 및 상기 제2 출력 전극과 중첩하는 제4 부분을 포함하고, 상기 제3 부분 및 상기 제4 부분은 비정질 규소를 포함할 수 있다.
상기 제1 부분은 상기 제2 부분보다 두께가 얇고, 상기 제3 부분은 상기 제4 부분보다 두께가 얇을 수 있다.
상기 제1 부분은 두께가 300 내지 1500Å일 수 있다.
상기 표시 장치는 상기 제1 및 제2 제어 전극과 상기 제1 및 제2 반도체 사이에 위치하는 게이트 절연막을 더 포함하고, 상기 게이트 절연막은 상기 제1 반도체 및 상기 제2 반도체 하부에 위치하는 제5 부분, 그리고 상기 제5 부분을 제외한 제6 부분을 포함하며, 상기 제6 부분은 상기 제5 부분보다 두께가 얇을 수 있다.
상기 제1 박막 트랜지스터는 구동부에 위치하고, 상기 제2 박막 트랜지스터는 표시부에 위치하며, 상기 구동부는 제1 신호선과 연결되어 있는 게이트 구동부, 그리고 상기 제1 신호선과 교차하는 제2 신호선과 연결되어 있는 데이터 구동부를 포함하며, 상기 제1 신호선 및 상기 제2 신호선은 상기 제2 박막 트랜지스터와 연결되어 있을 수 있다.
상기 표시 장치는 상기 제1 박막 트랜지스터와 연결되어 있는 제1 전극, 상기 제1 전극과 마주하는 제2 전극, 그리고 상기 제1 전극과 상기 제2 전극 사이에 개재되어 있는 유기 발광층을 더 포함하고, 상기 제1 제어 전극은 상기 제2 출력 전극과 전기적으로 연결되어 있을 수 있다.
본 발명의 한 실시예에 따른 표시 장치의 제조 방법은 제1 및 제2 제어 전극을 형성하는 단계, 상기 제1 및 제2 제어 전극 위에 제1 및 제2 반도체와 제1 및 제2 저항성 접촉층을 형성하는 단계, 상기 제1 및 제2 저항성 접촉층 위에 한 쌍의 제1 입력 전극 및 제1 출력 전극과 한 쌍의 제2 입력 전극 및 제2 출력 전극을 각각 형성하는 단계, 상기 제1 입력 전극과 상기 제1 출력 전극 사이에 위치하는 제1 저항성 접촉층 및 상기 제2 입력 전극과 상기 제2 출력 전극 사이에 위치하는 제2 저항성 접촉층을 제거하고 상기 제1 및 제2 반도체를 노출하는 단계, 그리고 상기 제1 반도체의 노출된 부분에 레이저를 조사하여 결정화하는 단계를 포함한다.
상기 제1 반도체의 노출된 부분에 레이저를 조사하는 단계는 상기 제1 입력 전극 및 상기 제1 출력 전극을 마스크로 하여 수행할 수 있다.
상기 제1 및 제2 입력 전극과 상기 제1 및 제2 출력 전극을 형성하는 단계는 복수의 감광 패턴을 사용하여 사진 식각하며, 상기 제1 반도체의 노출된 부분에 레이저를 조사하는 단계는 상기 감광 패턴을 마스크로 하여 수행할 수 있다.
상기 제1 반도체의 노출된 부분에 레이저를 조사하는 단계 후에 상기 제1 반도체의 결정화된 부분과 상기 제2 반도체의 노출된 부분을 수소 플라스마 처리하는 단계를 더 포함할 수 있다.
상기 수소 플라스마 처리하는 단계 후에 상기 제1 및 제2 입력 전극과 상기 제1 및 제2 출력 전극 위에 절연막을 형성하는 단계, 그리고 상기 절연막 위에 상기 제1 및 제2 출력 전극과 각각 연결되는 제1 및 제2 도전체를 형성하는 단계를 더 포함하고, 상기 절연막을 형성하는 단계 또는 상기 도전체를 형성하는 단계 후에 질소 분위기에서 어닐링하는 단계를 더 포함할 수 있다.
상기 표시 장치는 상기 제1 제어 전극, 상기 제1 반도체, 상기 제1 저항성 접촉층, 상기 제1 입력 전극 및 상기 제1 출력 전극을 포함하는 제1 박막 트랜지스터, 그리고 상기 제2 제어 전극, 상기 제2 반도체, 상기 제2 저항성 접촉층, 상기 제2 입력 전극 및 상기 제2 출력 전극을 포함하는 제2 박막 트랜지스터를 포함하고, 상기 제1 박막 트랜지스터는 구동부에 위치하고 상기 제2 박막 트랜지스터는 표시부에 위치할 수 있다.
상기 표시 장치의 제조 방법은 상기 제1 출력 전극과 연결되어 있는 제1 전극을 형성하는 단계, 상기 제1 전극 위에 유기 발광층을 형성하는 단계, 그리고 상기 유기 발광층 위에 제2 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 표시 장치의 제조 방법은 제1 및 제2 제어 전극을 형성하는 단계, 상기 제1 및 제2 제어 전극 위에 게이트 절연막, 반도체 층 및 저항성 접촉층을 차례로 적층하는 단계, 상기 반도체 층 및 상기 저항성 접촉층을 식각하여 상기 제1 제어 전극 상부에 위치하는 제1 반도체 및 제1 저항성 접촉층과 상기 제2 제어 전극 상부에 위치하는 제2 반도체 및 제2 저항성 접촉층을 형성하는 단계, 상기 제1 및 제2 저항성 접촉층의 일부를 제거하여 상기 제1 및 제2 반도체의 일부를 노출하는 단계, 상기 제1 반도체의 노출된 부분에 레이저를 조사하여 결정화하는 단계, 그리고 상기 제1 저항성 접촉층 위에 위치하는 한 쌍의 제1 입력 전극 및 제1 출력 전극과 상기 제2 저항성 접촉층 위에 위치하는 한 쌍의 제2 입력 전극 및 제2 출력 전극을 형성하는 단계를 포함한다.
상기 반도체 층 및 상기 저항성 접촉층을 식각하는 단계와 상기 제1 및 제2 저항성 접촉층의 일부를 제거하는 단계는 투광부, 반투광부 및 차광부를 가지는 동일한 마스크를 사용하여 수행하며, 상기 마스크를 사용하여 상기 제1 및 제2 반도체와 상기 제1 및 제2 저항성 접촉층이 제거되고 상기 게이트 절연막이 노출되어 있는 제1 부분, 상기 제1 및 제2 저항성 접촉층이 제거되고 상기 제1 및 제2 반도체가 노출되어 있는 제2 부분, 그리고 상기 제1 및 제2 저항성 접촉층과 상기 제1 및 제2 반도체가 남아있는 제3 부분을 형성할 수 있다.
상기 제1 반도체의 노출된 부분을 결정화하는 단계 후에 상기 제1 반도체의 결정화된 부분과 상기 제2 반도체의 노출된 부분을 수소 플라스마 처리하는 단계를 더 포함할 수 있다.
상기 수소 플라스마 처리하는 단계 후에 상기 제1 및 제2 입력 전극과 상기 제1 및 제2 출력 전극 위에 절연막을 형성하는 단계, 그리고 상기 절연막 위에 상기 제1 및 제2 출력 전극과 각각 연결되는 제1 및 제2 도전체를 형성하는 단계를 더 포함하고, 상기 절연막을 형성하는 단계 또는 상기 제1 및 제2 도전체를 형성하는 단계 후에 질소 분위기에서 어닐링하는 단계를 더 포함할 수 있다.
상기 표시 장치는 상기 제1 제어 전극, 상기 제1 반도체, 상기 제1 저항성 접촉층, 상기 제1 입력 전극 및 상기 제1 출력 전극을 포함하는 제1 박막 트랜지스터, 그리고 상기 제2 제어 전극, 상기 제2 반도체, 상기 제2 저항성 접촉층, 상기 제2 입력 전극 및 상기 제2 출력 전극을 포함하는 제2 박막 트랜지스터를 포함하고, 상기 제1 박막 트랜지스터는 구동부에 위치하고 상기 제2 박막 트랜지스터는 표시부에 위치할 수 있다.
상기 표시 장치의 제조 방법은 상기 제1 출력 전극과 연결되어 있는 제1 전극을 형성하는 단계, 상기 제1 전극 위에 유기 발광층을 형성하는 단계, 그리고 상기 유기 발광층 위에 제2 전극을 형성하는 단계를 더 포함할 수 있다.
상기 제1 및 제2 저항성 접촉층의 일부를 제거하는 단계는 상기 게이트 절연막을 얇게 만들기 위해 상기 게이트 절연막의 일부를 제거하는 단계를 더 포함할 수 있다.
하나의 기판 위에 다른 특성이 요구되는 복수의 박막 트랜지스터를 동일한 제조 방법 및 설비를 사용하여 제조할 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 개략도이고,
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 하나의 화소에 대한 등가 회로도이고,
도 3은 본 발명의 한 실시예에 따른 표시 장치에서 구동부 및 표시부에 각각 형성되어 있는 박막 트랜지스터(Qd, Qp)의 구조를 개략적으로 보여주는 단면도이고,
도 4 내지 도 11은 도 3의 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법을 차례로 도시한 단면도이고,
도 12는 본 발명의 다른 실시예에 따른 표시 장치에서 구동부 및 표시부에 각각 형성되어 있는 박막 트랜지스터(Qd, Qp)의 구조를 개략적으로 보여주는 단면도이고,
도 13 내지 도 19는 도 12의 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법을 차례로 도시한 단면도이고,
도 20은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 등가 회로도이고,
도 21은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 배치도이고,
도 22는 도 21의 유기 발광 표시 장치를 XXII-XXII 선을 따라 자른 단면도이고,
도 23은 본 발명의 한 실시예에 따른 구동부 박막 트랜지스터(Qd) 및 비교예에 각각 전압을 인가한 경우의 전류 특성을 보여주는 그래프이고,
도 24a 및 도 24b는 본 발명의 한 실시예에 따른 구동부 박막 트랜지스터(Qd) 및 비교예에 따른 박막 트랜지스터에 각각 일정 시간 동안 바이어스 및 열을 공급하여 바이어스-열 스트레스를 시험한 그래프이고,
도 25는 수소 플라스마 처리 시간에 따른 박막 트랜지스터의 특성을 보여주는 그래프이고,
도 26은 본 발명의 한 실시예에 따른 표시 장치에 어닐링을 수행한 경우에 박막 트랜지스터의 특성을 보여주는 그래프이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
[실시예 1]
먼저, 도 1을 참고하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 개략도이다.
도 1을 참고하면, 본 발명의 한 실시예에 따른 표시 장치는 하나 또는 두 개의 표시판으로 이루어진 표시판부(panel unit)(300)를 포함한다.
표시판부(300)는 복수의 화소(pixel), 복수의 게이트선(G1-Gn), 복수의 데이터선(D1-Dm), 게이트 구동부(400) 및 데이터 구동부(500)를 포함한다.
게이트선(G1-Gn)은 게이트 신호를 전달하고 데이터선()은 데이터 신호를 전달하며 게이트선(G1-Gn)과 교차한다.
화소(PX)는 게이트선(G1-Gn) 및 데이터선(D1-Dm)에 연결되어 있으며 대략 행렬의 형태로 배열되어 있다. 각각의 화소(PX)는 박막 트랜지스터로 만들어진 스위칭 소자(도시하지 않음)를 포함한다.
게이트 구동부(400)는 표시판부(300)의 게이트선(G1-Gn)에 연결되어 있으며, 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다.
데이터 구동부(500)는 표시판부(300)의 데이터선(D1-Dm)에 연결되어 데이터 신호를 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400) 및 데이터 구동부(500)는 신호를 생성하고 제어하기 위한 복수의 박막 트랜지스터(도시하지 않음)를 포함한다.
그럼 도 2를 참고하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소를 나타낸 등가 회로도이다.
우선, 본 실시예에 따른 액정 표시 장치의 표시판부(300)는 서로 마주하는 하부 표시판(100) 및 상부 표시판(200)과 그 사이에 들어 있는 액정층(3)을 포함한다.
각 화소(PX)는 게이트선(Gi) 및 데이터선(Dj)에 연결된 스위칭 소자인 박막 트랜지스터(Qp)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략할 수 있다.
스위칭 박막 트랜지스터(Qp)는 하부 표시판(100)에 구비되어 있는 삼단자 소자로서, 그 제어 단자는 게이트선(Gi)과 연결되어 있고, 입력 단자는 데이터선(Dj)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다.
그러면 도 3을 참고하여, 본 발명의 한 실시예에 따른 표시 장치에서 구동부의 박막 트랜지스터와 화소의 스위칭 박막 트랜지스터의 구조에 대하여 설명한다.
도 3은 본 발명의 한 실시예에 따른 표시 장치에서 구동부 및 화소에 각각 형성되어 있는 박막 트랜지스터의 구조를 개략적으로 보여주는 단면도이다.
이하, 구동부의 박막 트랜지스터(Qd)와 화소의 박막 트랜지스터(Qp)를 구별하기 위하여, 구동부의 박막 트랜지스터(Qd)에는 '회로'라는 용어를 붙이고, 화소의 박막 트랜지스터(Qp)에는 '표시'라는 용어를 붙인다.
절연 기판(110) 위에 회로 제어 전극(124a) 및 표시 제어 전극(124b)이 형성되어 있다. 표시 제어 전극(124b)은 게이트선(도시하지 않음)과 연결되어 있다.
회로 제어 전극(124a) 및 표시 제어 전극(124b) 위에는 질화규소 또는 산화규소 따위로 만들어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 회로 반도체(154a)와 표시 반도체(154b)가 형성되어 있다.
회로 반도체(154a)는 회로 제어 전극(124a)과 중첩하며, 다결정 규소(polycrystalline silicon)로 만들어진 제1 부분(155)과 수소화 비정질 규소(hydrogenated amorphous silicon)로 만들어진 제2 부분(156)을 포함한다. 제1 부분(155)의 다결정 규소는 비정질 규소를 레이저 조사 등으로 결정화함으로써 만들어질 수 있다.
표시 반도체(154b)는 표시 제어 전극(124b)과 중첩하며, 수소화 비정질 규소로 만들어진다.
회로 반도체(154a), 표시 반도체(154b) 및 게이트 절연막(140) 위에는 회로 입력 전극(173a), 회로 출력 전극(175a), 표시 입력 전극(173b) 및 표시 출력 전극 (175b)이 형성되어 있다.
회로 입력 전극(173a)과 회로 출력 전극(175a)은 회로 반도체(154a) 위에 위치하며 간격을 두고 떨어져 있다.
회로 반도체(154a)의 제2 부분(156)은 회로 입력 전극(173a)과 회로 출력 전극(175a)과 중첩하며, 회로 반도체(154a)의 제1 부분(155)은 회로 입력 전극(173a)과 회로 출력 전극(175a)과 중첩하지 않고 노출된다.. 회로 반도체(154a)의 제1 부분(155)은 특히 회로 입력 전극(173a)과 회로 출력 전극(175a) 사이에 위치하며 그 너비는 회로 입력 전극(173a)과 회로 출력 전극(175a) 사이의 간격과 실질적으로 동일하다.
표시 입력 전극(173b)과 표시 출력 전극(175b)은 표시 반도체(154b) 위에 위치하며 간격을 두고 서로 마주하며 그 간격을 통해서 표시 반도체(154b)의 일부가 노출된다.
이 때 회로 반도체(154a)의 제1 부분(155)은 회로 반도체(154a)의 제2 부분(156)보다 두께가 얇을 수 있으며, 표시 반도체(154b)의 노출된 부분 또한 노출되지 않은 부분보다 두께가 얇을 수 있다. 반도체(154a, 154b)의 얇은 부분의 두께는 약 300 내지 1500Å인 것이 바람직하다. 300Å보다 얇은 경우 박막 트랜지스터의 채널 형성이 불완전할 수 있고, 1500Å보다 두꺼운 경우 회로 반도체(154a)에 레이저빔을 조사하여 결정화할 때 레이저빔이 회로 반도체(154a)의 하부까지 침투하지 못하여 규소의 용융(melting) 및 재결정화가 효과적으로 이루어지지 못하고 이에 따라 결정화가 불완전하게 이루어져 박막 트랜지스터의 특성에 영향을 미칠 수 있다.
회로 입력 전극(173a)과 회로 반도체(154a) 사이, 회로 출력 전극(175a)과 회로 반도체(154a) 사이, 표시 입력 전극(173b)과 표시 반도체(154b) 사이, 표시 출력 전극(175b)과 표시 반도체(154b) 사이에는 각각 저항성 접촉 부재(163a, 165a, 163b, 165b)가 형성되어 있다. 저항성 접촉 부재(163a, 165a, 163b, 165b)는 인(P) 따위의 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소, n+ 결정화 규소 또는 실리사이드 따위로 만들어질 수 있다.
저항성 접촉 부재(163a, 165a, 163b, 165b)는 표시 입력 전극(173b)을 포함한 데이터선, 표시 출력 전극(175b), 회로 입력 전극(173a) 및 회로 출력 전극(175a)과 실질적으로 동일한 평면 모양을 가질 수 있다.
회로 반도체(154a)는 회로 입력 전극(173a)과 회로 출력 전극(175a) 사이를 제외하고는 회로 입력 전극(173a) 및 회로 출력 전극(175a)과 실질적으로 동일한 평면 모양을 가질 수 있으며, 표시 반도체(154b)는 표시 입력 전극(173b)과 표시 출력 전극(175b) 사이를 제외하고는 표시 입력 전극(173b)과 표시 출력 전극(175b)과 실질적으로 동일한 평면 모양을 가질 수 있다.
회로 입력 전극(173a), 회로 출력 전극(175a), 표시 입력 전극(173b) 및 표시 출력 전극(175b) 위에는 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)에는 회로 입력 전극(173a), 회로 출력 전극(175a) 및 표시 출력 전극(175b)을 각각 드러내는 복수의 접촉 구멍(183, 184, 185)이 형성되어 있다.
보호막(180) 위에는 접촉 구멍(183, 184)을 통하여 회로 입력 전극(173a) 및 회로 출력 전극(175a)과 각각 연결되어 있는 도전체(192, 193)와 접촉 구멍(185)을 통하여 표시 출력 전극(175b)과 연결되어 있는 화소 전극(191)이 형성되어 있다.
이러한 표시 장치에서, 회로 제어 전극(124a), 회로 입력 전극(173a) 및 회로 출력 전극(175a)은 회로 반도체(154a)와 함께 구동부 박막 트랜지스터(Qd)를 이룬다.
마찬가지로, 표시 제어 전극(124b), 표시 입력 전극(173b) 및 표시 출력 전극(175b)은 표시 반도체(154b)와 함께 표시부의 스위칭 박막 트랜지스터(Qp)를 이룬다.
구동부의 박막 트랜지스터(Qd)의 채널은 다결정 규소에 형성되고 표시부의 박막 트랜지스터(Qp)의 채널은 비정질 규소에 형성되므로 구동부의 박막 트랜지스터(Qd)와 표시부의 박막 트랜지스터(Qp)의 채널은 결정질이 다른 반도체에 형성된다.
구동부의 박막 트랜지스터(Qd)의 채널은 다결정 규소에 형성되므로 높은 전하 이동도(carrier mobility) 및 안정성(stability)을 확보할 수 있다. 또한 구동시 반복적인 양(positive) 전압의 인가에 의해 발생하는 게이트 바이어스 및 열에 의한 스트레스를 받더라도 트랜지스터의 열화가 적고, 이에 따라 문턱 전압(threshold voltage, Vth)을 균일하게 유지함으로써 잔상(image sticking) 및 수명 단축을 방지할 수 있다.
한편 회로 반도체(154a)의 제1 부분(155)의 양쪽에는 비정질 규소로 만들어진 제2 부분(156)이 위치하는데, 제2 부분(156) 중 회로 입력 전극(173a)과 회로 제어 전극(124a)가 중첩하는 영역 및 회로 출력 전극(175a)과 회로 제어 전극(124a)이 중첩하는 영역은 오프셋(offset) 또는 저농도 도핑 드레인(lightly doped drain, LDD)과 같은 역할을 한다. 이는 회로 입력 전극(173a)에서 회로 출력 전극(175a) 방향으로 전하가 이동할 때 회로 출력 전극(175a) 근방에서 전기장을 감소시켜 열전하 스트레스(hot carrier stress)에 의해 박막 트랜지스터가 열화되는 것을 방지할 수 있다. 이 때 회로 입력 전극(173a)과 회로 제어 전극(124a)이 중첩하는 영역 또는 회로 출력 전극(175a)과 회로 제어 전극(124a)이 중첩하는 영역은 각각 약 8㎛ 이하인 것이 바람직하다.이와 같이 구동부의 박막 트랜지스터(Qd)의 채널은 다결정 규소에 형성하여 전하 이동도 및 안정성을 높이면서도 채널의 양쪽에 비정질 규소로 만들어진 부분을 둠으로써 누설 전류 또한 낮출 수 있다.
이와 같은 구조를 가지는 본 발명의 실시예에 따른 박막 트랜지스터의 특성에 대하여 도 23 내지 도 24b 및 표 1을 참고하여 설명한다.
도 23은 본 발명의 한 실시예에 따른 구동부 박막 트랜지스터(Qd) 및 비교예에 각각 전압을 인가한 경우의 전류 특성을 보여주는 그래프이고, 도 24a 및 도 24b는 본 발명의 한 실시예에 따른 구동부 박막 트랜지스터(Qd) 및 비교예에 따른 박막 트랜지스터에 각각 일정 시간 동안 바이어스 및 열을 공급하여 바이어스-열 스트레스(bias-temperature stress)를 시험한 그래프이다. 여기서 비교예는 채널이 비정질 규소에 형성되는 일반적인 바텀 게이트 구조의 박막 트랜지스터이다.
먼저, 도 23 및 표 1을 참고하면, 'A'는 본 발명의 실시예에 따른 구동부 박막 트랜지스터(Qd)에 전압을 인가한 경우이고, 'B'는 비교예에 따른 박막 트랜지스터에 전압을 인가한 경우이다.
[표 1]
Figure 112013106600146-pat00001
도 23 및 표 1에서 보는 바와 같이, 본 발명의 실시예에 따른 박막 트랜지스터가 비교예에 비하여 높은 전류 비 및 전하 이동도 및 낮은 문턱 전압을 나타냄을 알 수 있다.
다음 도 24a를 참고하면, 본 발명의 실시예에 따른 박막 트랜지스터(Qd)에 바이어스-열 스트레스를 일정 시간동안 공급하면서 전류량의 변화를 살펴본 결과 시간이 경과하여도(0초, 600초, 1800초, 3000초, 3600초) 전류 특성에 거의 변화 없음을 알 수 있다.
반면 도 24b를 참고하면, 비교예에 따른 박막 트랜지스터에 바이어스-열 스트레스를 일정 시간동안 공급하면서 전류량의 변화를 살펴본 결과 시간이 지남에 따라 전류량이 점차 감소하는 것을 알 수 있다.
이러한 결과는, 비교예의 경우 바이어스 및 열에 의한 스트레스로 인하여 반도체가 단시간 내에 열화된 반면, 본 발명의 실시예에 따른 박막 트랜지스터는 바이어스 및 열에 의한 스트레스에 열화되지 않는 것을 보여준다.
본 발명의 실시예에서는 이러한 구동부 박막 트랜지스터를 적용함으로써 게이트 구동부 및 데이터 구동부를 기판 위에 집적할 수 있고 이에 따라 표시 장치의 제조 원가를 낮출 수 있다.
한편, 표시부의 박막 트랜지스터(Qp)의 채널은 비정질 규소에 형성됨으로써 온/오프 전류 비(Ion/Ioff ratio)를 높일 수 있고 누설 전류를 줄일 수 있다. 따라서 데이터 전압의 감소를 방지하고 크로스 토크를 줄일 수 있다.
본 실시예에서는 설명의 편의상 구동부의 박막 트랜지스터(Qd) 1개와 표시 부의 박막 트랜지스터(Qp) 1개 만을 도시하였지만 이들 외에 적어도 하나의 박막 트랜지스터를 더 포함할 수 있다.
그러면 도 3에 도시한 표시 장치를 제조하는 방법에 대하여 도 4 내지 도 11을 참고하여 상세하게 설명한다.
도 4 내지 도 11은 도 3의 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법을 차례로 도시한 단면도이다.
도 4를 참고하면, 절연 기판(110) 위에 표시 제어 전극(124b)을 포함하는 게이트선(도시하지 않음)과 회로 제어 전극(124a)을 형성한다.
다음 도 5를 참고하면, 회로 제어 전극(124a)과 표시 제어 전극(124b) 위에 게이트 절연막(140), 반도체 층(150), 저항성 접촉층(160) 및 도전층(170)을 차례로 적층하고, 그 위에 감광막(40)을 도포한다.
이어서 감광막(40) 위에 마스크(50)를 배치하고 노광한다. 이 때 마스크(50)는 투광 영역(50a)과 차광 영역(50b) 외에 반투광 영역(50c)을 가진다. 반투광 영역(50c)에는 슬릿 패턴(slit pattern), 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비될 수 있다. 슬릿 패턴을 사용할 때에는 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다.
다음 도 6을 참고하면, 마스크(50)를 제거하고 노광된 감광막(40)을 현상하여 제1 감광 패턴(41a)과 제1 감광 패턴(41a)보다 두께가 얇은 제2 감광 패턴(41b)을 형성한다. 제1 감광 패턴(41a)은 표시 입력 전극(173b)을 포함한 데이터선, 표시 출력 전극(175b), 구동 입력 전극(173a) 및 구동 출력 전극(175a)이 형성될 위치에 형성되고, 제2 감광 패턴(41b)은 표시 입력 전극(173b)과 표시 출력 전극(175b)이 형성될 부분의 사이 및 구동 입력 전극(173a)과 구동 출력 전극(175a)이 형성될 부분의 사이에 형성된다.
제1 감광 패턴(41a)과 제2 감광 패턴(41b)의 두께 비는 공정 조건에 따라 달라질 수 있으나, 제2 감광 패턴(41b)의 두께를 제1 감광 패턴(41a)의 1/2 이하로 하는 것이 바람직하다.
이어서, 제1 및 제2 감광 패턴(41a, 41b)을 마스크로 하여 도전층(170), 저항성 접촉층(160) 및 반도체 층(150)을 차례로 식각하여 복수의 도전 패턴(174a, 174b), 복수의 저항성 접촉 패턴(164a, 164b), 회로 반도체(154a) 및 표시 반도체(154b)를 형성한다.
다음 도 7을 참고하면, 애싱(ashing)과 같은 에치 백(etch back) 공정을 사용하여 제2 감광 패턴(41b)을 제거한다. 이 때 제1 감광 패턴(41a)도 어느 정도 얇아진다.
다음 도 8을 참고하면, 남아있는 제1 감광 패턴(41a)을 마스크로 하여 도전 패턴(174a, 174b)을 식각하여 회로 입력 전극(173a), 회로 출력 전극(175a), 표시 입력 전극(173b) 및 표시 출력 전극(175b)을 형성하고, 회로 입력 전극(173a)과 회로 출력 전극(175a) 사이에 위치한 저항성 접촉 패턴(164a) 및 표시 입력 전극(173b)과 표시 출력 전극(175b) 사이에 위치한 저항성 접촉 패턴(164b)을 노출한다.
이어서 저항성 접촉 패턴(164a, 164b)의 노출 부분을 건식 식각하고 그 하부에 위치한 회로 반도체(154a) 및 표시 반도체(154b)를 각각 노출한다. 이 때 저항성 접촉 패턴(164a, 164b) 하부에 위치한 회로 반도체(154a)와 표시 반도체(154b)도 함께 식각될 수 있으므로 회로 반도체(154a) 및 표시 반도체(154b)의 노출된 부분은 두께가 어느 정도 얇아질 수 있다. 이를 백 채널 에치(back channel etch, BCE)라고 한다.
이어서 탈수소(dehydrogenation) 공정을 수행한다. 탈수소 공정은 노(furnace) 또는 오븐(oven)에서 약 300 내지 450℃의 온도, 바람직하게는 약 350℃ 내외의 온도에서 수행할 수 있다. 탈수소 공정은 노출된 회로 반도체(154a) 및 표시 반도체(154b)의 비정질 규소에 결합되어 있는 수소를 미리 제거함으로써 이후 결정화할 때 아웃개싱(outgassing)이 과도하게 발생하는 것을 줄여 회로 반도체(154a) 및 표시 반도체(154b)의 표면을 보호할 수 있다. 이러한 탈수소 공정은 이 단계에서 수행하는 것 외에 도 5에 도시한 단계에서 게이트 절연막(140), 반도체 층(150) 및 저항성 접촉층(160)을 플라스마 강화 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD) 장비에서 차례로 적층한 후 그 장비에서 또는 별도의 어닐링 챔버에서 인-시튜(in-situ)로 수행될 수도 있다.
다음, 구동부의 박막 트랜지스터(Qd) 위에서 레이저(laser)를 조사하여 회로 반도체(154a)의 노출된 부분을 결정화한다. 이 때 레이저는 기판 상부에 배치되고 구동부 위에서 주사(scanning)하는 방식으로 수행되므로 표시부에는 조사되지 않는다. 레이저는 특히 한정되지 않으나, 예컨대 엑시머 레이저(excimer laser) 또는 파장이 약 450nm 이상인 펄스 타입의 다이오드 펌프 고체 레이저(diode pumped solid state laser, DPSS) 등을 사용할 수 있다.
결정화하는 방법은 도 9a 내지 도 9c에 도시한 방법 중 하나를 선택할 수 있다.
첫째, 도 9a에 도시한 바와 같이, 제1 감광 패턴(41a)을 제거하고 회로 입력 전극(173a) 및 회로 출력 전극(175a)을 마스크로 하여 회로 반도체(154a)의 노출된 부분에 레이저를 조사한다. 이 경우, 회로 반도체(154a) 중 회로 입력 전극(173a) 및 회로 출력 전극(175a) 사이로 노출된 부분은 결정화되고 회로 입력 전극(173a) 및 회로 출력 전극(175a) 하부에 위치하는 부분은 회로 입력 전극(173a) 및 회로 출력 전극(175a)에 의해 레이저가 차단되므로 결정화되지 않고 비정질 상태로 남는다.
둘째, 도 9b에 도시한 바와 같이, 제1 감광 패턴(41a)을 제거하지 않고 제1 감광 패턴(41a)과 회로 입력 전극(173a) 및 회로 출력 전극(175a)을 마스크로 하여 회로 반도체(154a)의 노출된 부분에 레이저를 조사한다. 이 경우, 회로 반도체(154a) 중 회로 입력 전극(173a) 및 회로 출력 전극(175a) 사이로 노출된 부분은 결정화되고 회로 입력 전극(173a) 및 회로 출력 전극(175a) 하부에 위치하는 부분은 제1 감광 패턴(41a)에 의해 레이저가 차단되므로 결정화되지 않고 비정질 상태로 남는다.
이와 같이 제1 감광 패턴(41a)을 남겨둔 채로 레이저를 조사하는 경우, 회로 입력 전극(173a) 및 회로 출력 전극(175a)이 레이저에 직접 노출됨으로써 발생할 수 있는 금속 표면에서의 전하 축적(charge accumulation) 및 이로 인한 정전기 발생을 줄일 수 있다. 또한 제1 감광 패턴(41a)이 레이저 조사시 발생하는 열을 흡수함으로써 회로 입력 전극(173a) 및 회로 출력 전극(175a) 표면이 열에 의해 손상되는 것을 방지할 수 있다.
셋째, 도 9c에 도시한 바와 같이, 저항성 접촉 패턴(164a)의 노출 부분을 식각하기 전에 제1 감광 패턴(41a)을 마스크로 하여 레이저를 조사한다. 이 경우 저항성 접촉 패턴(164a)의 노출 부분과 그 하부의 회로 반도체(154a)가 함께 결정화될 수 있다. 레이저 조사 후, 저항성 접촉 패턴(164a)의 노출 부분을 건식 식각한다.
이와 같은 세 가지 방법 중 하나로 레이저 조사를 하는 경우 도 10에 도시한 바와 같이 회로 반도체(154a)는 다결정 규소로 만들어진 제1 부분(155)과 그 외에 결정화되지 않고 비정질 규소로 남아있는 제2 부분(156)으로 나뉜다.
한편, 회로 반도체(154a)의 결정화될 부분의 두께가 약 1500Å 이하인 경우 회로 반도체(154a)의 하부면까지 레이저가 효과적으로 침투할 수 있으므로 회로 반도체(154a)는 수직 방향으로 균일한 온도 분포를 가질 수 있다. 반면, 수평 방향으로는 회로 입력 전극(173a) 및 회로 출력 전극(175a)이 반도체의 용융된 부분보다 온도가 낮으므로 회로 입력 전극(173a) 및 회로 출력 전극(175a)에 가까운 위치, 즉 채널의 양쪽 끝으로부터 결정화가 일어날 수 있다. 이에 따라 다결정 규소의 그레인(grain)은 채널 방향과 일치하는 수평 방향으로 성장할 수 있으므로 그레인 경계(grain boundary)에 의해 전하 이동이 방해되는 것을 줄여 전하 이동도를 높이고 누설 전류를 줄일 수 있다.
이어서, 기판 전면에 수소 플라스마 처리를 한다. 수소 플라스마 처리는 회로 반도체(154a)와 표시 반도체(154b)의 노출된 부분에 존재하는 결함(defect)을 줄일 수 있다.
도 25는 수소 플라스마 처리 시간에 따른 박막 트랜지스터의 특성을 보여주는 그래프이다. 도 25에서 보는 바와 같이, 수소 플라스마 처리를 하지 않은 경우(0초), 수소 플라스마 처리를 각각 20초, 60초 및 600초 동안 수행한 경우에 전류량(Ids)이 증가함을 알 수 있다. 이는 수소 플라스마 처리에 의해 회로 반도체(154a)와 표시 반도체(154b)의 채널에 결함을 줄여 전하의 이동을 방해하지 않기 때문이다.
다음 도 11을 참고하면, 기판 전면에 보호막(180)을 적층하고 사진 식각하여 회로 입력 전극(173a), 회로 출력 전극(175a) 및 표시 출력 전극(175b)을 각각 노출하는 접촉 구멍(183, 184, 185)을 형성한다.
다음, 도 3을 참고하면, 보호막(180) 위에 도전층을 적층하고 사진 식각하여 접촉 구멍(183, 184)을 통하여 회로 입력 전극(173a) 및 회로 출력 전극(175a)과 각각 연결되는 도전체(192, 193)와 접촉 구멍(185)을 통하여 표시 출력 전극(175b)과 연결되는 화소 전극(191)을 형성한다.
이 때, 보호막(180)을 형성한 후 또는 도전체(192, 193) 및 화소 전극(191)을 형성한 후에 기판을 어닐링(annealing)할 수 있다. 어닐링은 질소 분위기 하에서 약 300도의 온도에서 수행할 수 있다. 어닐링은 회로 반도체(154a)와 표시 반도체(154b)의 규소들을 재배열함으로써 규소들 결합 사이에 존재하는 결함을 줄여 누설 전류를 줄일 수 있다.
도 26은 본 발명의 한 실시예에 따른 표시 장치에 어닐링을 수행한 경우에 박막 트랜지스터의 특성을 보여주는 그래프이다. 도 26에서 보는 바와 같이, 어닐링 전과 비교하여 어닐링 후 누설 전류가 현저하게 낮아지는 것을 확인할 수 있다. 또한 채널이 비정질 규소(a-Si)에 형성되는 경우와 비교하여 본 발명의 한 실시예에 따른 박막 트랜지스터가 높은 온 전류 특성을 나타내는 것 또한 확인할 수 있다.
이와 같이 본 발명의 실시예에 따른 박막 트랜지스터는 하나의 기판 위에 다른 특성이 요구되는 구동부 박막 트랜지스터와 표시부 박막 트랜지스터를 동일한 제조 방법 및 설비를 사용하여 제조할 수 있다. 이에 따라 이러한 구동부 박막 트랜지스터를 포함하는 게이트 구동부 및 데이터 구동부를 기판 위에 집적할 수 있으므로 표시 장치의 제조 원가를 낮출 수 있다.
본 실시예에서는 바텀 게이트 구조의 박막 트랜지스터에 대해서만 설명하였지만, 이에 한정되지 않고 탑 게이트 구조와 같이 다른 구조의 박막 트랜지스터에도 동일하게 적용할 수 있다.
또한 본 실시예에서는 반도체 층과 데이터선을 하나의 마스크로 제조하는 4매 마스크 방법에 대하여만 설명하였지만, 이에 한정되지 않고 반도체 층과 데이터선을 별도의 마스크로 제조하는 5매 마스크 방법 또는 보호막과 화소 전극을 하나의 마스크로 제조하는 3매 마스크 방법에도 동일하게 적용할 수 있다.
또한 본 실시예에서는 액정 표시 장치를 예시적으로 설명하였지만, 이에 한정되지 않고 유기 발광 표시 장치 및 전기 영동 표시 장치 따위의 구동부와 표시부를 포함하는 모든 표시 장치에 동일하게 적용할 수 있다.
[실시예 2]
이하, 본 발명의 다른 실시예에 대하여 도 12를 참고하여 설명한다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치에서 구동부 및 표시부에 각각 형성되어 있는 박막 트랜지스터(Qd, Qp)의 구조를 개략적으로 보여주는 단면도이다. 전술한 실시예와 중복되는 설명은 생략하며, 동일한 구성 요소는 동일한 도면 부호를 사용하여 설명한다.
절연 기판(110) 위에 회로 제어 전극(124a) 및 표시 제어 전극(124b)이 형성되어 있다. 표시 제어 전극(124b)은 게이트선(도시하지 않음)과 연결되어 있다.
회로 제어 전극(124a) 및 표시 제어 전극(124b) 위에는 게이트 절연막(140)이 형성되어 있고, 게이트 절연막(140) 위에는 회로 반도체(154a)와 표시 반도체(154b)가 형성되어 있다.
회로 반도체(154a)는 회로 제어 전극(124a)과 중첩하며, 다결정 규소로 만들어진 제1 부분(155)과 수소화 비정질 규소로 만들어진 제2 부분(156)을 포함한다.
표시 반도체(154b)는 표시 제어 전극(124b)과 중첩하며, 수소화 비정질 규소로 만들어진다.
회로 반도체(154a) 위에는 한 쌍의 저항성 접촉 부재(163a, 165a)가 형성되어 있고, 표시 반도체(154b) 위에는 한 쌍의 저항성 접촉 부재(163b, 165b)가 형성되어 있다.
저항성 접촉 부재(163a, 165a, 163b, 165b) 및 게이트 절연막(140) 위에는 회로 입력 전극(173a), 회로 출력 전극(175a), 표시 입력 전극(173b) 및 표시 출력 전극(175b)이 형성되어 있다.
회로 입력 전극(173a)과 회로 출력 전극(175a)은 회로 반도체(154a) 위에서 소정 간격을 두고 마주하며 그 사이에서 회로 반도체(154a)의 제1 부분(155)을 노출하고, 표시 입력 전극(173b)과 표시 출력 전극(175b)은 표시 반도체(154b) 위에서 소정 간격을 두고 마주하며 그 사이에서 표시 반도체(154b)의 일부를 노출한다.
회로 입력 전극(173a), 회로 출력 전극(175a), 표시 입력 전극(173b) 및 표시 출력 전극(175b) 위에는 복수의 접촉 구멍(183, 184, 185)을 가지는 보호막(180)이 형성되어 있다.
보호막(180) 위에는 접촉 구멍(183, 184)을 통하여 회로 입력 전극(173a) 및 회로 출력 전극(175a)과 각각 연결되어 있는 도전체(192, 193)와 접촉 구멍(185)을 통하여 표시 출력 전극(175b)과 연결되어 있는 화소 전극(191)이 형성되어 있다.
그러면 도 12에 도시한 표시 장치를 제조하는 방법에 대하여 도 13 내지 도 19를 참고하여 설명한다.
도 13 내지 도 19는 도 12의 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법을 차례로 도시한 단면도이다.
도 13을 참고하면, 절연 기판(110) 위에 표시 제어 전극(124b)을 포함하는 게이트선(도시하지 않음)과 회로 제어 전극(124a)을 형성한다.
다음 도 14를 참고하면, 회로 제어 전극(124a)과 표시 제어 전극(124b) 위에 게이트 절연막(140), 반도체 층(150) 및 저항성 접촉층(160)을 차례로 적층하고, 그 위에 감광막(60)을 도포한다.
이어서 감광막(60) 위에 투광 영역(70a), 차광 영역(70b) 및 반투광 영역(70c)을 가지는 마스크(70)를 배치하고 노광한다.
다음 도 15를 참고하면, 마스크(70)를 제거하고 노광된 감광막(60)을 현상하여 제1 감광 패턴(61a)과 제1 감광 패턴(61a)보다 두께가 얇은 제2 감광 패턴(61b)을 형성한다.
이어서, 제1 및 제2 감광 패턴(61a, 61b)을 마스크로 하여 저항성 접촉층(160) 및 반도체 층(150)을 차례로 식각하여 복수의 저항성 접촉 패턴(164a, 164b), 회로 반도체(154a) 및 표시 반도체(154b)를 형성한다.
다음 도 16을 참고하면, 애싱과 같은 에치 백 공정을 사용하여 제2 감광 패턴(61b)을 제거한다. 이 때 제1 감광 패턴(61a)도 어느 정도 얇아진다.
이어서, 남아있는 제1 감광 패턴(61a)을 마스크로 하여 백 채널 에치(BCE)하여 저항성 접촉 패턴(164a, 164b)의 노출된 부분을 제거하고 그 하부에 위치한 회로 반도체(154a) 및 표시 반도체(154b)를 각각 노출한다.
한편, 백 채널 에치할 때 저항성 접촉 패턴(164a, 164b)과 게이트 절연막(140)을 함께 식각할 수 있는 조건에서 수행함으로써 게이트 절연막(140)의 두께를 어느 정도 얇게 할 수 있다. 이 때 게이트 절연막(140)은 회로 반도체(154a) 및 표시 반도체(154b)로 덮여 있는 부분은 식각되지 않고 그 이외의 부분만 식각되므로, 회로 반도체(154a)와 표시 반도체(154b)로 덮여 있지 않은 부분의 게이트 절연막(140)이 회로 반도체(154a) 및 표시 반도체(154b)의 하부에 위치하는 게이트 절연막(140)보다 두께가 얇아진다. 이와 같이 백 채널 에치 단계에서 게이트 절연막(140)의 두께를 낮춤으로써 유지 축전기(storage capacitor)의 용량을 높일 수 있는 동시에, 제어 전극(124a, 124b)과 반도체(154a, 154b) 사이에 위치하는 게이트 절연막은 두께가 그대로 유지되므로 박막 트랜지스터의 특성이 영향을 미치는 것을 방지할 수 있다.
다음, 도 17을 참고하면, 제1 감광 패턴(41a)을 제거하고 저항성 접촉 부재(163a, 165a)를 마스크로 하여 회로 반도체(154a)에 레이저를 조사한다. 이 때 회로 반도체(154a) 중 저항성 접촉 부재(163a, 165a) 사이로 노출된 부분은 결정화되고 저항성 접촉 부재(163a, 165a) 하부에 위치하는 부분은 저항성 접촉 부재(163a, 165a)에 의해 레이저가 차단되어 결정화되지 않고 비정질 상태로 남는다. 따라서 도 17에 도시한 바와 같이 회로 반도체(154a)는 다결정 규소로 만들어진 제1 부분(155)과 그 외에 결정화되지 않고 비정질 규소로 남아있는 제2 부분(156)으로 나뉜다.
이어서, 기판 전면에 수소 플라스마 처리를 한다.
다음 도 18을 참고하면, 저항성 접촉 부재(163a, 165a, 163b, 165b) 및 게이트 절연막(140) 위에 도전층을 적층하고 사진 식각하여 표시 입력 전극(173b)을 포함하는 데이터선(도시하지 않음), 표시 출력 전극(175b), 구동 입력 전극(173a) 및 구동 출력 전극(175a)을 형성한다.
다음 도 19를 참고하면, 기판 전면에 보호막(180)을 형성하고 복수의 접촉 구멍(183, 184, 185)을 형성한다.
다음 도 12를 참고하면, 보호막(180) 위에 도전층을 적층하고 사진 식각하여 복수의 도전체(192, 193) 및 화소 전극(191)을 형성한다.
이 때, 보호막(180)을 형성한 후 또는 도전체(192, 193) 및 화소 전극(191)을 형성한 후에 기판을 어닐링할 수 있다.
[실시예 3]
이하, 본 발명의 또 다른 실시예에 대하여 도 20 내지 도 22를 참고하여 설명한다. 본 실시예는 능동형 유기 발광 표시 장치에 관한 것이다. 전술한 실시예와 중복되는 설명은 생략하며, 동일한 구성 요소는 동일한 도면 부호를 사용하여 설명한다.
도 20은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.
도 20을 참고하면, 본 실시예에 따른 유기 발광 표시 장치는 복수의 신호선(121, 171, 172)과 이들에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX)를 포함한다.
신호선은 게이트 신호(또는 주사 신호)를 전달하는 복수의 게이트선(121), 데이터 신호를 전달하는 복수의 데이터선(171) 및 구동 전압을 전달하는 복수의 구동 전압선(driving voltage line)(172)을 포함한다. 게이트선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(171)과 구동 전압선(172)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소(PX)는 스위칭 트랜지스터(Qs), 구동 트랜지스터(Qdd), 유지 축전기(Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)(LD)를 포함한다.
스위칭 트랜지스터(Qs)는 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 게이트선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(Qdd)에 연결되어 있다. 스위칭 트랜지스터(Qs)는 게이트선(121)에 인가되는 주사 신호에 응답하여 데이터선(171)에 인가되는 데이터 신호를 구동 트랜지스터(Qdd)에 전달한다.
구동 트랜지스터(Qdd) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(Qs)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(LD)에 연결되어 있다. 구동 트랜지스터(Qdd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(ILD)를 흘린다.
축전기(Cst)는 구동 트랜지스터(Qdd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 축전기(Cst)는 구동 트랜지스터(Qdd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(Qs)가 턴 오프(turn-off)된 뒤에도 이를 유지한다.
유기 발광 다이오드(LD)는 구동 트랜지스터(Qdd)의 출력 단자에 연결되어 있는 애노드(anode)와 공통 전압(Vss)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 다이오드(LD)는 구동 트랜지스터(Qdd)의 출력 전류(ILD)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
스위칭 트랜지스터(Qs) 및 구동 트랜지스터(Qdd)는 n-채널 전계 효과 트랜지스터(field effect transistor, FET)이다. 그러나 스위칭 트랜지스터(Qs)와 구동 트랜지스터(Qdd) 중 적어도 하나는 p-채널 전계 효과 트랜지스터일 수 있다. 또한, 트랜지스터(Qs, Qdd), 축전기(Cst) 및 유기 발광 다이오드(LD)의 연결 관계가 바뀔 수 있다.
그러면 도 20에 도시한 유기 발광 표시 장치의 상세 구조에 대하여 도 21 및 도 22를 도 20과 함께 참고하여 상세하게 설명한다.
도 21은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 배치도이고, 도 22는 도 21의 유기 발광 표시 장치를 XXII-XXII 선을 따라 자른 단면도이다.
이하, 스위칭 박막 트랜지스터(Qs)에는 '스위칭'이라는 용어를 붙이고, 구동 박막 트랜지스터(Qdd)에는 '구동'이라는 용어를 붙인다.
절연 기판(110) 위에 복수의 게이트선(121)과 복수의 구동 제어 전극(124d)을 포함한다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 뻗어 있는 스위칭 제어 전극(124c)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다.
구동 제어 전극(124d)은 게이트선(121)과 분리되어 있으며 어느 한쪽으로 길게 뻗은 유지 전극(127)을 포함한다.
게이트선(121) 및 구동 제어 전극(124d) 위에는 질화규소 또는 산화규소 따위로 만들어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 스위칭 반도체(154c)와 구동 반도체(154d)가 형성되어 있다.
스위칭 반도체(154c)는 스위칭 제어 전극(124c)과 중첩하며, 수소화 비정질 규소로 만들어진다.
구동 반도체(154d)는 구동 제어 전극(124d)과 중첩하며, 다결정 규소로 만들어진 제1 부분(157)과 수소화 비정질 규소로 만들어진 제2 부분(158)을 포함한다.
스위칭 반도체(154c) 위에는 한 쌍의 저항성 접촉 부재(163c, 165c)가 형성되어 있고 구동 반도체(154d) 위에는 한 쌍의 저항성 접촉 부재(163d, 165d)가 형성되어 있다.
저항성 접촉 부재(163c, 163c, 165d, 165d) 및 게이트 절연막(140) 위에는 복수의 데이터선(171), 복수의 구동 전압선(172), 복수의 스위칭 출력 전극(175c) 및 복수의 구동 출력 전극(175d)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 스위칭 제어 전극(124c)을 향하여 뻗은 복수의 스위칭 입력 전극(173c)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다.
구동 전압선(172)은 구동 전압을 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 구동 전압선(172)은 구동 제어 전극(124d)을 향하여 뻗은 복수의 구동 입력 전극(173c)을 포함하며, 유지 전극(127)과 중첩된 부분을 포함한다.
스위칭 출력 전극(175c)과 구동 출력 전극(175d)은 서로 분리되어 있고 데이터선(171) 및 구동 전압선(172)과도 분리되어 있다.
스위칭 입력 전극(173c)과 스위칭 출력 전극(175c)은 스위칭 반도체(154c) 위에서 소정 간격을 두고 마주하며 그 사이에서 스위칭 반도체(154c)의 일부를 노출한다.
구동 입력 전극(173d)과 구동 출력 전극(175d)은 구동 반도체(154d) 위에서 소정 간격을 두고 마주하며 그 사이에서 구동 반도체(154d)의 제1 부분(157)을 노출한다. 이 때 구동 입력 전극(173d)과 구동 출력 전극(175d) 사이의 간격은 구동 반도체(154d)의 제1 부분(157)의 폭과 실질적으로 동일한다.
구동 반도체(154d)의 제1 부분(157)은 구동 입력 전극(173d)과 구동 출력 전극(175d) 사이에 위치하고, 구동 반도체(154d)의 제2 부분(158)은 구동 입력 전극(173d)과 구동 출력 전극(175d)의 하부에 각각 위치한다.
스위칭 입력 전극(173c), 스위칭 출력 전극(175c), 구동 입력 전극(173d) 및 구동 출력 전극(175d) 위에는 보호막(180)이 형성되어 있다. 보호막(180)에는 데이터선(171)의 끝 부분(179), 스위칭 출력 전극(175c) 및 구동 출력 전극(175d)을 각각 드러내는 복수의 접촉 구멍(182, 185c, 185d)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)과 구동 제어 전극(124d)을 각각 드러내는 복수의 접촉 구멍(181, 186)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(191), 복수의 연결 부재(85) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
화소 전극(191)은 접촉 구멍(185d)을 통하여 구동 출력 전극(175d)과 물리적·전기적으로 연결되어 있고, 연결 부재(85)는 접촉 구멍(186, 185c)을 통하여 구동 제어 전극(124d) 및 스위칭 출력 전극(175c)과 연결되어 있다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결되어 있다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 끝 부분(129, 179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
보호막(180) 위에는 절연막(361)이 형성되어 있다. 절연막(361)은 화소 전극(191) 가장자리 주변을 둘러싸는 개구부(365)를 가진다.
개구부(365)에는 유기 발광 부재(370)가 형성되어 있다. 유기 발광 부재(370)는 발광층(도시하지 않음) 및 발광층의 효율을 개선하기 위한 복수의 부대층(도시하지 않음)을 포함한다.
유기 발광 부재(370) 위에는 공통 전극(270)이 형성되어 있다.
공통 전극(270) 위에는 밀봉층(encapsulation layer)(도시하지 않음)이 형성될 수 있다. 밀봉층은 유기 발광 부재(370) 및 공통 전극(270)을 밀봉(encapsulation)하여 외부로부터 수분 및/또는 산소가 침투하는 것을 방지할 수 있다.
이러한 유기 발광 표시 장치에서, 게이트선(121)에 연결되어 있는 스위칭 제어 전극(124c), 데이터선(171)에 연결되어 있는 스위칭 입력 전극(173c) 및 스위칭 출력 전극(175c)은 스위칭 반도체(154c)와 함께 스위칭 박막 트랜지스터(Qs)를 형성하며, 스위칭 박막 트랜지스터(Qs)의 채널은 스위칭 반도체(154c)에 형성된다.
마찬가지로, 스위칭 출력 전극(175c)에 연결되어 있는 구동 제어 전극(124d), 구동 전압선(172)에 연결되어 있는 구동 입력 전극(173d) 및 화소 전극(191)에 연결되어 있는 구동 출력 전극(175d)은 구동 반도체(154d)와 함께 구동 박막 트랜지스터(Qdd)를 형성하며, 구동 박막 트랜지스터(Qdd)의 채널은 구동 반도체(154d)의 제1 부분(157)에 형성된다.
화소 전극(191), 유기 발광 부재(370) 및 공통 전극(270)은 유기 발광 다이오드(LD)를 이루며, 화소 전극(191)이 애노드, 공통 전극(270)이 캐소드가 되거나 반대로 화소 전극(191)이 캐소드, 공통 전극(270)이 애노드가 된다. 또한 서로 중첩하는 유지 전극(127)과 구동 전압선(172)은 유지 축전기(Cst)를 이룬다.
이와 같이 스위칭 박막 트랜지스터(Qs)의 채널은 비정질 규소에 형성함으로써 누설 전류를 줄이고 데이터 전압이 감소되는 것을 방지할 수 있으며, 구동 박막 트랜지스터(Qdd)의 채널은 다결정 규소에 형성함으로써 높은 전하 이동도 및 안정성을 가질 수 있고 이에 따라 발광 소자에 흐르는 전류량을 늘릴 수 있어서 휘도를 높일 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
110: 절연 기판 124a: 회로 제어 전극
124b: 표시 제어 전극 124c: 스위칭 제어 전극
124d: 구동 제어 전극 140: 게이트 절연막
154a: 회로 반도체 154b: 표시 반도체
154c: 스위칭 반도체 154d: 구동 반도체
155, 157: 회로 반도체의 제1 부분
156, 158: 구동 반도체의 제2 부분
163a,163b,163c,163d,165a,165b,165c,165d: 저항성 접촉 부재
173a: 회로 입력 전극 173b: 표시 입력 전극
173c: 스위칭 입력 전극 173d: 구동 입력 전극
175a: 회로 출력 전극 175b: 표시 출력 전극
175c: 스위칭 출력 전극 175d: 구동 출력 전극
85: 연결 부재
181, 182, 183, 184, 185, 186: 접촉 구멍
191: 화소 전극 270: 공통 전극
361: 절연막 370: 유기 발광 부재
Qp: 표시부의 박막 트랜지스터 Qd: 구동부의 박막 트랜지스터
Qs: 스위칭 박막 트랜지스터 Qdd: 구동 박막 트랜지스터
LD: 유기 발광 다이어드 Vss: 공통 전압
Cst: 유지 축전기

Claims (14)

  1. 제1 및 제2 제어 전극을 형성하는 단계,
    상기 제1 및 제2 제어 전극 위에 제1 및 제2 반도체와 제1 및 제2 저항성 접촉층을 형성하는 단계,
    상기 제1 및 제2 저항성 접촉층 위에 한 쌍의 제1 입력 전극 및 제1 출력 전극과 한 쌍의 제2 입력 전극 및 제2 출력 전극을 각각 형성하는 단계,
    상기 제1 입력 전극과 상기 제1 출력 전극 사이에 위치하는 제1 저항성 접촉층 및 상기 제2 입력 전극과 상기 제2 출력 전극 사이에 위치하는 제2 저항성 접촉층을 제거하고 상기 제1 및 제2 반도체를 노출하는 단계, 그리고
    상기 제1 반도체의 노출된 부분에 레이저를 조사하여 결정화하는 단계를 포함하고,
    상기 제1 반도체는
    상기 제1 입력 전극과 상기 제1 출력 전극 사이에 위치하고 다결정 규소를 포함하는 제1 부분, 그리고
    상기 제1 부분과 이어져 있고 상기 제1 입력 전극 또는 상기 제1 출력 전극과 중첩하고 비정질 규소를 포함하는 제2 부분을 포함하고,
    상기 제1 반도체의 제1 부분은 상기 제2 부분보다 두께가 얇도록 형성하는 표시 장치의 제조 방법.
  2. 제1항에서,
    상기 제1 반도체의 노출된 부분에 레이저를 조사하는 단계는 상기 제1 입력 전극 및 상기 제1 출력 전극을 마스크로 하여 수행하는 표시 장치의 제조 방법.
  3. 제1항에서,
    상기 제1 및 제2 입력 전극과 상기 제1 및 제2 출력 전극을 형성하는 단계는 복수의 감광 패턴을 사용하여 사진 식각하며,
    상기 제1 반도체의 노출된 부분에 레이저를 조사하는 단계는 상기 감광 패턴을 마스크로 하여 수행하는
    표시 장치의 제조 방법.
  4. 제1항에서,
    상기 제1 반도체의 노출된 부분에 레이저를 조사하는 단계 후에
    상기 제1 반도체의 결정화된 부분과 상기 제2 반도체의 노출된 부분을 수소 플라스마 처리하는 단계
    를 더 포함하는 표시 장치의 제조 방법.
  5. 제4항에서,
    상기 수소 플라스마 처리하는 단계 후에
    상기 제1 및 제2 입력 전극과 상기 제1 및 제2 출력 전극 위에 절연막을 형성하는 단계, 그리고
    상기 절연막 위에 상기 제1 및 제2 출력 전극과 각각 연결되는 제1 및 제2 도전체를 형성하는 단계
    를 더 포함하고,
    상기 절연막을 형성하는 단계 또는 상기 도전체를 형성하는 단계 후에 질소 분위기에서 어닐링하는 단계를 더 포함하는
    표시 장치의 제조 방법.
  6. 제1항에서,
    제1 박막 트랜지스터는 상기 제1 제어 전극, 상기 제1 반도체, 상기 제1 저항성 접촉층, 상기 제1 입력 전극 및 상기 제1 출력 전극을 포함하고,
    제2 박막 트랜지스터는 상기 제2 제어 전극, 상기 제2 반도체, 상기 제2 저항성 접촉층, 상기 제2 입력 전극 및 상기 제2 출력 전극을 포함하며,
    상기 제1 박막 트랜지스터는 구동부에 위치하고,
    상기 제2 박막 트랜지스터는 표시부에 위치하는
    표시 장치의 제조 방법.
  7. 제1항에서,
    상기 제1 출력 전극과 연결되어 있는 제1 전극을 형성하는 단계,
    상기 제1 전극 위에 유기 발광층을 형성하는 단계, 그리고
    상기 유기 발광층 위에 제2 전극을 형성하는 단계
    를 더 포함하는 표시 장치의 제조 방법.
  8. 제1 및 제2 제어 전극을 형성하는 단계,
    상기 제1 및 제2 제어 전극 위에 게이트 절연막, 반도체 층 및 저항성 접촉층을 차례로 적층하는 단계,
    상기 반도체 층 및 상기 저항성 접촉층을 식각하여 상기 제1 제어 전극 상부에 위치하는 제1 반도체 및 제1 저항성 접촉층과 상기 제2 제어 전극 상부에 위치하는 제2 반도체 및 제2 저항성 접촉층을 형성하는 단계,
    상기 제1 및 제2 저항성 접촉층의 일부를 제거하여 상기 제1 및 제2 반도체의 일부를 노출하는 단계,
    상기 제1 반도체의 노출된 부분에 레이저를 조사하여 결정화하는 단계, 그리고
    상기 제1 저항성 접촉층 위에 위치하는 한 쌍의 제1 입력 전극 및 제1 출력 전극과 상기 제2 저항성 접촉층 위에 위치하는 한 쌍의 제2 입력 전극 및 제2 출력 전극을 형성하는 단계를 포함하고,
    상기 제1 반도체는
    상기 제1 입력 전극과 상기 제1 출력 전극 사이에 위치하고 다결정 규소를 포함하는 제1 부분, 그리고
    상기 제1 부분과 이어져 있고 상기 제1 입력 전극 또는 상기 제1 출력 전극과 중첩하고 비정질 규소를 포함하는 제2 부분을 포함하고,
    상기 제1 반도체의 제1 부분은 상기 제2 부분보다 두께가 얇도록 형성하는 표시 장치의 제조 방법.
  9. 제8항에서,
    상기 반도체 층 및 상기 저항성 접촉층을 식각하는 단계와 상기 제1 및 제2 저항성 접촉층의 일부를 제거하는 단계는 투광부, 반투광부 및 차광부를 가지는 동일한 마스크를 사용하여 수행하며,
    상기 마스크를 사용하여 상기 제1 및 제2 반도체와 상기 제1 및 제2 저항성 접촉층이 제거되고 상기 게이트 절연막이 노출되어 있는 제1 부분, 상기 제1 및 제2 저항성 접촉층이 제거되고 상기 제1 및 제2 반도체가 노출되어 있는 제2 부분, 그리고 상기 제1 및 제2 저항성 접촉층과 상기 제1 및 제2 반도체가 남아있는 제3 부분을 형성하는
    표시 장치의 제조 방법.
  10. 제8항에서,
    상기 제1 반도체의 노출된 부분을 결정화하는 단계 후에
    상기 제1 반도체의 결정화된 부분과 상기 제2 반도체의 노출된 부분을 수소 플라스마 처리하는 단계를 더 포함하는 표시 장치의 제조 방법.
  11. 제10항에서,
    상기 수소 플라스마 처리하는 단계 후에
    상기 제1 및 제2 입력 전극과 상기 제1 및 제2 출력 전극 위에 절연막을 형성하는 단계, 그리고
    상기 절연막 위에 상기 제1 및 제2 출력 전극과 각각 연결되는 제1 및 제2 도전체를 형성하는 단계
    를 더 포함하고,
    상기 절연막을 형성하는 단계 또는 상기 제1 및 제2 도전체를 형성하는 단계 후에 질소 분위기에서 어닐링하는 단계를 더 포함하는
    표시 장치의 제조 방법.
  12. 제8항에서,
    제1 박막 트랜지스터는 상기 제1 제어 전극, 상기 제1 반도체, 상기 제1 저항성 접촉층, 상기 제1 입력 전극 및 상기 제1 출력 전극을 포함하고,
    제2 박막 트랜지스터는 상기 제2 제어 전극, 상기 제2 반도체, 상기 제2 저항성 접촉층, 상기 제2 입력 전극 및 상기 제2 출력 전극을 포함하며,
    상기 제1 박막 트랜지스터는 구동부에 위치하고,
    상기 제2 박막 트랜지스터는 표시부에 위치하는
    표시 장치의 제조 방법.
  13. 제8항에서,
    상기 제1 출력 전극과 연결되어 있는 제1 전극을 형성하는 단계,
    상기 제1 전극 위에 유기 발광층을 형성하는 단계, 그리고
    상기 유기 발광층 위에 제2 전극을 형성하는 단계
    를 더 포함하는 표시 장치의 제조 방법.
  14. 제8항에서,
    상기 제1 및 제2 저항성 접촉층의 일부를 제거하는 단계는 상기 제1 반도체, 상기 제2 반도체에 의해 덮여 있지 않는 상기 게이트 절연막의 일부를 제거하는 단계를 더 포함하는 표시 장치의 제조 방법.
KR1020130142987A 2013-11-22 2013-11-22 표시 장치의 제조 방법 KR101447998B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130142987A KR101447998B1 (ko) 2013-11-22 2013-11-22 표시 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130142987A KR101447998B1 (ko) 2013-11-22 2013-11-22 표시 장치의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020070133679A Division KR101383705B1 (ko) 2007-12-18 2007-12-18 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130141412A KR20130141412A (ko) 2013-12-26
KR101447998B1 true KR101447998B1 (ko) 2014-10-14

Family

ID=49985538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130142987A KR101447998B1 (ko) 2013-11-22 2013-11-22 표시 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR101447998B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328847B1 (ko) * 1998-06-26 2002-08-14 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터의제조방법
JP2005322898A (ja) * 2004-04-06 2005-11-17 Quanta Display Inc 低温ポリシリコン薄膜トランジスタ及びその製造方法
KR20060020475A (ko) * 2004-08-31 2006-03-06 엘지.필립스 엘시디 주식회사 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 및그 제조방법
KR100588174B1 (ko) * 2002-08-15 2006-06-08 닛본 덴끼 가부시끼가이샤 박막 트랜지스터의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328847B1 (ko) * 1998-06-26 2002-08-14 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터의제조방법
KR100588174B1 (ko) * 2002-08-15 2006-06-08 닛본 덴끼 가부시끼가이샤 박막 트랜지스터의 제조 방법
JP2005322898A (ja) * 2004-04-06 2005-11-17 Quanta Display Inc 低温ポリシリコン薄膜トランジスタ及びその製造方法
KR20060020475A (ko) * 2004-08-31 2006-03-06 엘지.필립스 엘시디 주식회사 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 및그 제조방법

Also Published As

Publication number Publication date
KR20130141412A (ko) 2013-12-26

Similar Documents

Publication Publication Date Title
KR101383705B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
KR101427585B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
KR101790176B1 (ko) 어레이 기판의 제조방법
JP6503459B2 (ja) 半導体装置及びその製造方法
US8329523B2 (en) Array substrate for dislay device and method of fabricating the same
KR101757443B1 (ko) 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법
KR101432716B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
JPWO2002095834A1 (ja) 薄膜トランジスタ及びアクティブマトリクス型表示装置及びそれらの製造方法
KR20100069270A (ko) 박막 트랜지스터, 그의 형성방법 및 박막 트랜지스터를 구비하는 평판 표시장치
JP2007017972A (ja) 薄膜トランジスタ基板及びその製造方法
TWI447916B (zh) 顯示裝置
KR100566612B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR100811997B1 (ko) 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치
JPH1098196A (ja) アクティブマトリクス型表示装置およびその作製方法
KR20050104953A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR101518851B1 (ko) 어레이 기판의 제조방법
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
KR101447998B1 (ko) 표시 장치의 제조 방법
JP3949650B2 (ja) アクティブマトリクス型表示装置の作製方法
KR101419239B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 표시장치의 제조 방법
KR101018757B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20040058699A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
JP2001189461A (ja) 薄膜トランジスタ及びそれを用いた液晶表示装置
KR20060020323A (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 5