KR100635875B1 - Method for Forming Metal Line of Semiconductor Device - Google Patents

Method for Forming Metal Line of Semiconductor Device Download PDF

Info

Publication number
KR100635875B1
KR100635875B1 KR1020040117334A KR20040117334A KR100635875B1 KR 100635875 B1 KR100635875 B1 KR 100635875B1 KR 1020040117334 A KR1020040117334 A KR 1020040117334A KR 20040117334 A KR20040117334 A KR 20040117334A KR 100635875 B1 KR100635875 B1 KR 100635875B1
Authority
KR
South Korea
Prior art keywords
slurry
copper
delete delete
cmp
wiring
Prior art date
Application number
KR1020040117334A
Other languages
Korean (ko)
Other versions
KR20060078196A (en
Inventor
강영수
김형준
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040117334A priority Critical patent/KR100635875B1/en
Publication of KR20060078196A publication Critical patent/KR20060078196A/en
Application granted granted Critical
Publication of KR100635875B1 publication Critical patent/KR100635875B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/02—Inorganic compounds
    • C11D7/04—Water-soluble compounds
    • C11D7/06—Hydroxides
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/02—Inorganic compounds
    • C11D7/04—Water-soluble compounds
    • C11D7/10—Salts
    • C11D7/14—Silicates
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/50—Solvents
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10—Objects to be cleaned
    • C11D2111/14—Hard surfaces
    • C11D2111/22—Electronic devices, e.g. PCBs or semiconductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Organic Chemistry (AREA)
  • Wood Science & Technology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 보다 상세하게는 구리(Cu) 배선을 형성하기 위한 연마 공정 시에, 구리 CMP용 무연마제 슬러리(abrasive free slurry)와 산화막 CMP용 슬러리를 혼합한 구리 CMP용 슬러리를 이용함으로써, 구리 배선 상에 발생되는 구리 잔유물(residue)을 제거하여, 금속 브리지(metal bridge)가 발생되는 것을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a metal wiring of a semiconductor device, and more particularly, to mixing an abrasive free slurry for copper CMP and a slurry for oxide film CMP during a polishing process for forming a copper (Cu) wiring. By using one slurry for copper CMP, the present invention relates to a method for forming a metal wiring of a semiconductor device that can remove a copper residue generated on a copper wiring and prevent the occurrence of a metal bridge.

Description

반도체 소자의 금속 배선 형성 방법{Method for Forming Metal Line of Semiconductor Device}Method for forming metal wiring of semiconductor device {Method for Forming Metal Line of Semiconductor Device}

도 1a 및 도 1b는 종래 무연마제 구리 CMP용 슬러리를 이용한 금속 배선 형성 방법에 따른 공정 단면도.1A and 1B are cross-sectional views of a method of forming a metal wire using a slurry for a conventional non-abrasive copper CMP.

도 2는 종래 구리 CMP용 무연마제 슬러리를 이용한 금속 배선 형성 방법으로 얻어진 구리 배선 상부의 SEM 사진.Figure 2 is a SEM image of the upper portion of the copper wiring obtained by a metal wiring forming method using a conventional polishing slurry for copper CMP.

도 3 은 본 발명의 슬러리를 이용한 연마 공정으로 얻어진 구리 배선 상부의 SEM 사진.3 is a SEM photograph of the upper portion of the copper wiring obtained by the polishing step using the slurry of the present invention.

< 도면의 주요 부분에 대한 간단한 설명 ><Brief description of the main parts of the drawing>

1 : 기판 3 : 유전체층1 substrate 3 dielectric layer

5 : 구리층 5-1 : 구리 배선5: copper layer 5-1: copper wiring

7 : 잔유물(residue)7: residue

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 보다 상세하게는 구리(Cu) 배선을 형성하기 위한 연마 공정 시에, 구리 화학적-기계적 평탄화 (chemical mechanical planarization; 이하 "CMP" 라 칭함)용 무연마제 슬러리(abrasive free slurry)와 산화막 CMP용 슬러리를 혼합한 구리 CMP용 슬러리를 이용함으로써, 구리 배선 상에 발생되는 구리 잔유물(residue)을 제거하여, 금속 브리지(metal bridge)가 발생되는 것을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming metal wirings in semiconductor devices, and more particularly, for copper chemical-mechanical planarization (hereinafter referred to as "CMP") during a polishing process for forming copper (Cu) wiring. By using a copper CMP slurry mixed with an abrasive free slurry and an oxide film CMP slurry, copper residues generated on copper wiring are removed to prevent metal bridges from being generated. The metal wiring formation method of the semiconductor element which can be performed.

반도체 소자의 크기가 점점 축소되고 고속화, 다기능화 되어감에 따라 배선 층의 수는 점점 증가하였다. 상기 다층 배선을 형성하기 위해서는 칩 내부 소자와 외부 회로 사이를 상호 연결하기 위한 콘택홀(contact hole) 또는 비아(via)를 형성한 다음, 상기 콘택홀이나 비아 내부에 금속층을 매립하여 금속 배선을 형성하는 것은 중요하다. As the size of semiconductor devices has gradually decreased, the speed and the number of functions have increased, the number of wiring layers has increased. In order to form the multi-layered wiring, contact holes or vias are formed to interconnect the chip internal devices and the external circuits, and metal layers are formed by filling metal layers in the contact holes or vias. It is important to do.

상기 다층 배선을 형성하여 높은 수율을 갖는 반도체 소자를 제작하기 위해서는 다층 배선 형성 시에 포토 마진(photo margin)을 확보하고, 배선 길이를 최소화하는 기술 개발이 필요하다.In order to manufacture the semiconductor device having a high yield by forming the multilayer wiring, it is necessary to develop a technology for securing a photo margin and minimizing the wiring length when forming the multilayer wiring.

또한, 상기와 같은 다층을 형성하는 경우 초기 층 표면의 불규칙성은 후속 층 형성 시에 전사되어 최상층 표면의 굴곡도가 더욱 가중되기 때문에, 여러 층의 불규칙한 표면 굴곡을 제거하는 평탄화 방법의 개발이 필수적으로 요구된다.In addition, when forming the multilayer as described above, since the irregularities of the surface of the initial layer are transferred at the subsequent layer formation, the degree of curvature of the top layer is further increased. Therefore, it is essential to develop a planarization method for removing irregular surface curvatures of several layers. Required.

한편, 소자 고집적화에 따른 콘택 플러그나 배선 크기의 감소로 배선이나 콘택 플러그의 저항이 늘고, 배선 내의 전자적 이동(electromigration)이 큰 문제가 되고 있으므로, 이를 개선하기 위해, 도전성이 높고 유전율이 작은 구리(Cu)를 이용하여 금속 배선을 형성한다. On the other hand, since the resistance of the wiring and the contact plug increases due to the reduction of the contact plug and the wiring size due to the high integration of the device, and the electromigration in the wiring becomes a big problem, to improve this problem, copper having high conductivity and low dielectric constant ( Metal wiring is formed using Cu).

하지만, 상기 구리는 재질이 무르고 표면이 거칠어지기 쉬운 금속인 반면, 산으로 식각되지 않아 패터닝이 어렵기 때문에, 구리 배선 형성에 이용하는 경우 CMP 공정을 필수적으로 수행해야 한다.However, since copper is a metal having a soft material and a rough surface, it is difficult to pattern because it is not etched with an acid, and thus, a CMP process must be performed when used for forming copper wiring.

이때, 상기 CMP 공정을 수행하는 동안 연마 패드와의 마찰면에서 압력과 슬러리 내의 연마제 입자(abrasive particle)의 작용으로 구리 배선 상에 마이크로 스크래치(scratch), 침식(erosion), 및 디싱(dishing) 등과 같은 결함이 발생된다.At this time, during the CMP process, microscratch, erosion, dishing, etc., on the copper wiring are caused by the action of pressure and abrasive particles in the slurry in friction with the polishing pad. The same fault occurs.

이를 개선하기 위하여, 종래에는 연마제 입자 없이 산화제만을 포함하는 무연마제 슬러리를 이용하여 구리 표면에 구리 합성물(complex)을 형성시킨 다음, 패드(pad)로 이를 제거하는 CMP 공정이 제안되었다.In order to improve this, conventionally, a CMP process has been proposed in which a copper complex is formed on a copper surface using an abrasive-free slurry containing only an oxidizing agent without abrasive particles, and then removed with a pad.

이하, 종래 무연마제 슬러리를 이용한 반도체 소자의 구리 배선을 형성하는 방법을 도 1a 내지 도 1b로 설명한다.Hereinafter, the method of forming the copper wiring of the semiconductor element using the conventional abrasive-free slurry is demonstrated to FIG. 1A-1B.

도 1a를 참조하면, 반도체 기판(1) 상부에 유전체층(미도시)을 형성한 다음, 선택적 식각 공정을 수행하여 개구부를 가지는 유전체층 패턴(3)을 형성한다. 이때, 상기 유전체층은 층간절연막으로 형성할 수도 있다.Referring to FIG. 1A, after forming a dielectric layer (not shown) on the semiconductor substrate 1, a selective etching process is performed to form a dielectric layer pattern 3 having an opening. In this case, the dielectric layer may be formed of an interlayer insulating film.

도 1a의 개구부를 포함하는 유전체층 패턴 전면에 구리층(5)을 매립하고, 상기 유전체층 패턴(3)이 노출될 때까지 무연마제 슬러리로 구리층(5)을 연마하여, 도 1b에 도시한 바와 같이 구리 배선(5-1)을 형성한다. A copper layer 5 is embedded in the entire surface of the dielectric layer pattern including the openings of FIG. 1A, and the copper layer 5 is polished with a slurry of abrasion-free until the dielectric layer pattern 3 is exposed, as shown in FIG. 1B. Similarly, the copper wirings 5-1 are formed.

하지만, 상기 연마 공정은 무연마제 슬러리를 이용하기 때문에, 웨이퍼의 연마 면과 패드가 직접 접촉하여 마찰력이 증가하면서, 연마 공정 중에 금속막이나 산화막, 특히 저유전 물질 일부가 웨이퍼 표면에서 떨어져 나오는 박리 (delamination) 현상이 유발된다. 결국, 구리 배선으로부터 탈리된 구리 잔유물(7)이 구리 배선 상부에 잔류하여 금속 브리지를 유발시키므로, 소자 수율이 감소된다.However, since the polishing process uses an abrasive-free slurry, the frictional force is increased by the direct contact between the polishing surface of the wafer and the pad, and a portion of the metal film or oxide film, especially the low dielectric material, falling off the wafer surface during the polishing process ( delamination is caused. As a result, the copper residue 7 detached from the copper wiring remains on top of the copper wiring, causing a metal bridge, so that the device yield is reduced.

이에 본 발명자들은 활발한 연구 결과 고가의 장비나, 새로운 구성의 슬러리의 개발 없이도 상기한 종래의 문제점을 개선할 수 있는 새로운 개념의 구리 CMP용 슬러리를 개발하여 본 발명을 완성하였다. Accordingly, the present inventors have completed the present invention by developing a slurry for copper CMP of a new concept that can improve the above-mentioned conventional problems without expensive equipment or the development of a slurry of a new configuration.

본 발명은 금속 배선을 형성하기 위한 연마 공정 시에, 무연마제 슬러리와 산화막 CMP용 슬러리를 혼합한 슬러리를 이용하여 금속 잔유물을 발생시키지 않아 소자 수율을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다. The present invention provides a method for forming a metal wiring of a semiconductor device which can improve device yield without generating metal residues by using a slurry obtained by mixing a non-polishing slurry and an oxide film CMP slurry during a polishing process for forming a metal wiring. It is about.

상기 목적을 달성하기 위하여 본 발명에서는 In the present invention to achieve the above object

구리 CMP용 무연마제 슬러리 및 산화막 CMP용 슬러리를 혼합한 구리 CMP용 슬러리를 제조한다.The slurry for copper CMP which mixed the slurry for copper CMP and the slurry for oxide film CMP is manufactured.

이때, 상기 구리 CMP용 무연마제 슬러리 : 산화막용 CMP 슬러리의 혼합비는 1 : 1 내지 1 : 99 부피비로 혼합된다.At this time, the mixing ratio of the slurry of the polishing agent for copper CMP: CMP slurry for the oxide film is mixed in a volume ratio of 1: 1 to 1:99.

상기 구리 CMP용 무연마제 슬러리는 산화제인 과산화수소수(H2O2)를 포함한다. 상기 산화제는 구리 CMP용 무연마제 슬러리 총 중량에 대해 0.01∼50중량%로 포함되며, 상기 구리 CMP용 무연마제 슬러리의 pH는 2∼7이다.The polishing agent slurry for copper CMP includes hydrogen peroxide solution (H 2 O 2 ) as an oxidizing agent. The oxidizing agent is included in an amount of 0.01 to 50% by weight based on the total weight of the polishing agent slurry for copper CMP, and the pH of the polishing agent slurry for copper CMP is 2 to 7.

상기 구리 CMP용 무연마제는 헤테로고리 화합물(heterocyclic compound), 유기산(RCOOH, 이때 R=C1∼10 알킬) 또는 알코올 화합물로부터 선택된 하나 이상을 첨가제로 1 % 이하로 더 포함할 수 있다. The non-polishing agent for copper CMP may further include one or more selected from a heterocyclic compound, an organic acid (RCOOH, wherein R = C 1-10 alkyl) or an alcohol compound as an additive of 1% or less.

또한, 상기 산화막 CMP용 슬러리는 용매로 초순수를 사용하면서, 퓸드(fumed) 실리카(SiO2), 콜로이달(colloidal) 실리카, 알루미나(Al2O3) 및 세리아(CeO2)로 이루어진 군으로부터 하나 이상 선택된 연마제를 슬러리의 총 중량에 대하여 0.0001∼30중량%로 포함하고, 수산화칼륨(KOH) 또는 수산화암모늄을 완충 용액(buffer solution)으로 슬러리 총 중량에 대하여 10중량% 미만으로 포함한다.In addition, the slurry for the oxide film CMP is one from the group consisting of fumed silica (SiO 2 ), colloidal silica, alumina (Al 2 O 3 ) and ceria (CeO 2 ), using ultrapure water as a solvent. The abrasive selected above comprises 0.0001 to 30% by weight relative to the total weight of the slurry, and potassium hydroxide (KOH) or ammonium hydroxide as a buffer solution to less than 10% by weight relative to the total weight of the slurry.

이때, 상기 산화막 CMP용 슬러리의 pH는 9∼12이다.At this time, the pH of the slurry for the oxide film CMP is 9-12.

이상 전술한 바와 같이, 본 발명의 구리 CMP용 무연마제 슬러리 및 산화막 CMP용 슬러리를 혼합한 구리 CMP용 슬러리의 경우, 무연마제의 구리 CMP용 슬러리만을 사용하여 구리 배선 연마 공정을 진행할 때 발생되는 구리 잔류물을 제거함으로써, 금속 브리지가 발생되는 않도록 하므로, 소자 수율을 향상시킬 수 있다.As described above, in the case of the copper CMP slurry in which the non-abrasive slurry for copper CMP and the slurry for the oxide film CMP of the present invention are mixed, the copper generated when the copper wire polishing process is performed using only the copper CMP slurry of the abrasive. By removing the residue, the metal bridge is prevented from being generated, so that the device yield can be improved.

또한, 본 발명에서는 In the present invention,

피식각층 상부에 배선 모양의 트렌치를 구비한 유전체층을 형성하는 단계;Forming a dielectric layer including a wiring trench on the etched layer;

상기 트렌치를 포함하는 전면에 배리어 메탈층을 형성하는 단계;Forming a barrier metal layer on a front surface of the trench;

상기 배리어 메탈층을 포함하는 전면에 금속층을 매립하는 단계; 및Embedding a metal layer on a front surface of the barrier metal layer; And

상기 유전체층이 노출될 때까지, 본 발명의 구리 CMP용 슬러리를 이용하여 상기 금속층에 대한 연마공정을 수행하여 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법을 제공한다.It provides a method for forming a metal wiring of the semiconductor device comprising the step of performing a polishing process for the metal layer using the slurry for copper CMP of the present invention until the dielectric layer is exposed to form a metal wiring.

이하, 본 발명으로 얻어지는 효과를 이하 실시예 및 비교예를 이용하여 본 발명을 설명한다. 단 실시예는 본 발명을 예시하는 것일 뿐 본 발명이 하기 실시예에 의하여 한정되는 것은 아니다. EMBODIMENT OF THE INVENTION Hereinafter, this invention is demonstrated using an Example and a comparative example to the effect obtained by this invention. However, the examples are only for exemplifying the present invention and the present invention is not limited by the following examples.

제조예 1Preparation Example 1

연마제를 포함하지 않으면서, 과산화수소를 30 부피%로 포함하는 구리 CMP용 슬러리(Hitachi사 No. C430)(50g)와 25중량%의 실리카 연마제 및 KOH를 포함하는 pH 9의 산화막용 CMP 슬러리(Cabot 사 No. SS-25)(50g)를 혼합하여 본 발명의 구리 CMP용 슬러리를 제조하였다. 이때, 상기 구리 CMP용 슬러리 내에 연마제의 함량은 12.5중량%가 된다.Slurry for copper CMP (Hitachi No. C430) (50 g) containing 30% by volume of hydrogen peroxide (50 g) without abrasives, and a CMP slurry for oxide films of pH 9 containing 25% by weight of silica abrasive and KOH (Cabot Yarn No. SS-25) (50 g) was mixed to prepare a slurry for copper CMP of the present invention. At this time, the amount of the abrasive in the slurry for copper CMP is 12.5% by weight.

비교예 1Comparative Example 1

비아 콘택홀을 포함하는 유전체층 패턴을 구비한 피식각층 전면에 물리기상증착법(physical vapor deposition; PVD)으로 구리층을 매립한 다음, 상기 유전체층 패턴이 노출될 때까지 구리 CMP용 무연마제 슬러리(Hitachi사 No. C430)를 이용하여 상기 구리층에 대한 연마공정을 수행하여 구리 배선을 형성하였다. 이때, 상기 연마 조건은 수직 하향 압력 약 1∼6psi 및 30∼600회의 분당회전수(rpm)에서 분당 10∼600ml의 유동 속도로 슬러리를 가하면서 수행하였다.A copper layer was buried by physical vapor deposition (PVD) on the entire surface of the etched layer having the dielectric layer pattern including the via contact hole, and then a slurry of an abrasive for copper CMP (Hitachi Co., Ltd.) was exposed until the dielectric layer pattern was exposed. No. C430) was used to perform a polishing process on the copper layer to form a copper wiring. At this time, the polishing conditions were carried out while adding the slurry at a flow rate of 10 to 600 ml per minute at a vertical downward pressure of about 1 to 6 psi and 30 to 600 rpm.

이와 같은 연마 공정으로 형성된 구리 배선 상부에는 잔유물이 발생하기 때문에, 후속 SEM 측정 시에 구리 배선이 보이지 않았다(도 2 참조). Residues were generated on the upper portion of the copper wiring formed by such a polishing process, so that no copper wiring was seen during the subsequent SEM measurement (see FIG. 2).

실시예 1Example 1

비아 콘택홀을 포함하는 유전체층 패턴을 구비한 피식각층 전면에 PVD로 구리층을 매립한 다음, 상기 유전체층 패턴이 노출될 때까지 상기 제조예 1 의 슬러리를 이용하여 상기 구리층에 대한 연마공정을 수행하여 구리 배선을 형성하였다. 이때, 상기 연마 조건은 수직 하향 압력 약 1∼6psi 및 30∼600회의 분당회전수(rpm)에서 분당 10∼600ml의 유동 속도로 슬러리를 가하면서 수행하였다.Embedding a copper layer with PVD on the entire surface of the etched layer having a dielectric layer pattern including a via contact hole, and then polishing the copper layer using the slurry of Preparation Example 1 until the dielectric layer pattern is exposed. To form a copper wiring. At this time, the polishing conditions were carried out while adding the slurry at a flow rate of 10 to 600 ml per minute at a vertical downward pressure of about 1 to 6 psi and 30 to 600 rpm.

이와 같은 연마 공정으로 형성된 구리 배선 상부에 잔유물이 발생하기 때문에, 후속 SEM 측정 시에 구리 배선이 잘 보였다(도 3 참조).Residues were generated on the upper portion of the copper wiring formed by the polishing process, so that the copper wiring was well seen in the subsequent SEM measurement (see FIG. 3).

이상에서 살펴본 바와 같이, 본 발명은 구리 CMP용 무연마제 슬러리 및 산화막 CMP용 슬러리를 혼합한 구리 CMP용 슬러리를 구리 배선을 형성하기 위한 연마 공정에 이용함으로써, 연마 종결 후 구리 배선 상부에 구리 잔유물이 형성되던 것을 막아 금속 브리지가 발생되는 것을 방지하므로, 소자 수율을 향상시킬 수 있다.As described above, the present invention uses a slurry for copper CMP, which is a mixture of a non-abrasive slurry for copper CMP and a slurry for oxide film CMP, in a polishing process for forming a copper wiring, whereby a copper residue on the upper portion of the copper wiring is finished after polishing. Since the metal bridge is prevented from being formed, the device yield can be improved.

Claims (17)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 구리 CMP용 무연마제 슬러리 및 산화막 CMP용 슬러리를 혼합하여 제조한 구리 CMP용 슬러리에 있어서, 상기 구리 CMP용 무연마제 슬러리는 산화제로서 과산화수소수(H2O2)를 구리 CMP용 무연마제 슬러리 총중량에 대해 0.01∼50 중량% 포함시켜 pH를 2∼7이 되도록 하고, 상기 산화막 CMP용 슬러리는 초순수를 용매로서 포함시키고, 퓸드 실리카, 콜로이달 실리카, 알루미나 및 세리아로 이루어진 군으로부터 하나 이상 선택된 연마제를 슬러리의 총중량에 대하여 0.0001∼30 중량% 포함시키며, 수산화암모늄 또는 수산화칼륨(KOH)의 완충용액을 슬러리 총중량에 대하여 10% 이내로 포함시켜 pH를 9∼12가 되도록 구성한 것을 특징으로 하는 구리 CMP용 슬러리.In the slurry for copper CMP prepared by mixing the slurry for copper CMP and the slurry for oxide film CMP, the slurry for copper CMP may be hydrogenated hydrogen peroxide (H 2 O 2 ) as the oxidant to the total weight of the slurry for copper CMP. 0.01 to 50% by weight to the pH of 2 to 7, wherein the slurry for the oxide film CMP comprises ultrapure water as a solvent, and at least one abrasive selected from the group consisting of fumed silica, colloidal silica, alumina and ceria Slurry for copper CMP comprising 0.0001 to 30% by weight relative to the total weight of, and pH 9 to 12 by containing a buffer solution of ammonium hydroxide or potassium hydroxide (KOH) within 10% of the total weight of the slurry. 제16항에 있어서,The method of claim 16, 상기 구리 CMP용 무연마제 슬러리는 헤테로 화합물, 알코올 화합물 및 유기산으로 이루어진 군으로부터 하나 이상 선택된 첨가제를 슬러리 총중량에 대해 1% 이하로 더 포함하는 것을 특징으로 하는 구리 CMP용 슬러리.The slurry for the polishing agent for copper CMP further comprises at least one additive selected from the group consisting of a hetero compound, an alcohol compound and an organic acid in an amount of 1% or less based on the total weight of the slurry.
KR1020040117334A 2004-12-30 2004-12-30 Method for Forming Metal Line of Semiconductor Device KR100635875B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117334A KR100635875B1 (en) 2004-12-30 2004-12-30 Method for Forming Metal Line of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117334A KR100635875B1 (en) 2004-12-30 2004-12-30 Method for Forming Metal Line of Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20060078196A KR20060078196A (en) 2006-07-05
KR100635875B1 true KR100635875B1 (en) 2006-10-18

Family

ID=37170138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117334A KR100635875B1 (en) 2004-12-30 2004-12-30 Method for Forming Metal Line of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR100635875B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115488A (en) * 2001-10-03 2003-04-18 Hitachi Ltd Semiconductor device manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115488A (en) * 2001-10-03 2003-04-18 Hitachi Ltd Semiconductor device manufacturing method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020030009629 *

Also Published As

Publication number Publication date
KR20060078196A (en) 2006-07-05

Similar Documents

Publication Publication Date Title
US6350694B1 (en) Reducing CMP scratch, dishing and erosion by post CMP etch back method for low-k materials
JP5329786B2 (en) Polishing liquid and method for manufacturing semiconductor device
US6350393B2 (en) Use of CsOH in a dielectric CMP slurry
US6800218B2 (en) Abrasive free formulations for chemical mechanical polishing of copper and associated materials and method of using same
US20060160475A1 (en) Chemical mechanical polishing compositions for metal and associated materials and method of using same
US20020061635A1 (en) Solution for chemical mechanical polishing and method of manufacturing copper metal interconnection layer using the same
KR100508838B1 (en) Method of Manufacturing Semiconductor Apparatus and Solution for Polishing the Same
US7052625B2 (en) Slurry and use thereof for polishing
US20120196442A1 (en) Chemical mechanical polishing method
US6995090B2 (en) Polishing slurry for use in CMP of SiC series compound, polishing method, and method of manufacturing semiconductor device
US6787061B1 (en) Copper polish slurry for reduced interlayer dielectric erosion and method of using same
CN102623327A (en) Chemical mechanical lapping method
CN111378378B (en) Chemical mechanical polishing solution and application thereof
KR19980025155A (en) Method for producing abrasives and semiconductor devices used in chemical mechanical polishing, chemical mechanical polishing
US6114215A (en) Generating non-planar topology on the surface of planar and near-planar substrates
US6660627B2 (en) Method for planarization of wafers with high selectivities
WO2000002235A1 (en) Method of planarizing integrated circuits
WO2021135805A1 (en) Chemical-mechanical polishing liquid and use thereof in copper polishing
JP2002064070A (en) Chemomechanical polishing method and slurry composition therefor
KR100635875B1 (en) Method for Forming Metal Line of Semiconductor Device
KR100725550B1 (en) Cu CMP Slurry And Cu Polishing Method Using Thereof
KR19980048378A (en) Planarization method of semiconductor device
JP2004022986A (en) Cleaning liquid used after chemomechanical polishing
CN113122142B (en) Chemical mechanical polishing solution
US7741719B2 (en) Integrated circuit system with dummy region

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee