KR100631308B1 - 반사형 액정표시장치 및 그의 제조방법 - Google Patents

반사형 액정표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100631308B1
KR100631308B1 KR1019980047513A KR19980047513A KR100631308B1 KR 100631308 B1 KR100631308 B1 KR 100631308B1 KR 1019980047513 A KR1019980047513 A KR 1019980047513A KR 19980047513 A KR19980047513 A KR 19980047513A KR 100631308 B1 KR100631308 B1 KR 100631308B1
Authority
KR
South Korea
Prior art keywords
dummy pattern
electrode
disposed
gate
active layer
Prior art date
Application number
KR1019980047513A
Other languages
English (en)
Other versions
KR20000031460A (ko
Inventor
강면구
신종업
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980047513A priority Critical patent/KR100631308B1/ko
Publication of KR20000031460A publication Critical patent/KR20000031460A/ko
Application granted granted Critical
Publication of KR100631308B1 publication Critical patent/KR100631308B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 원형의 오목부와 볼록부를 포함하는 요철 구조의 반사전극을 갖는 반사형 액정표시기 및 그의 제조방법을 개시한다. 반사형 액정표시기는, 박막 트랜지스터의 형성을 위한 구성 요소들의 형성시 함께 형성된, 기능 없는 더미 패턴들을 포함한다. 반사전극은 더미 패턴들의 상부에 적층되며, 더미 패턴들의 요철 구조에 따라 대응하는 요철 구조를 가진다. 반사전극의 요철 구조는 별도의 패턴 형성공정 없이 박막 트랜지스터의 형성을 위한 패터닝 공정시 함께 형성되므로, 공정이 단순화된다.

Description

반사형 액정표시장치 및 그의 제조방법
본 발명은 액정표시기에 관한 것으로서, 보다 상세하게는 오목부와 볼록부를 포함하는 요철 구조의 반사전극을 갖는 반사형 액정표시장치 및 그의 제조방법에 관한 것이다.
텔레비전이나 컴퓨터용 모니터 등과 같은 표시기에 채용되고 있는 음극선관(CRT)은 중량, 장치공간, 소비 전력 등이 크기 때문에 설치 및 이동시에 제약을 받는다. 이러한 단점을 보완하기 위하여 액정을 이용하는 액정표시기, 면 방전을 이용하는 플라즈마 디스플레이 패널(PDP), 전계 발광을 이용한 표시기 등과 같이 평판패널을 이용한 표시기들이 제안되었고, 현재 널리 사용되고 있다.
평판표시기들 중 액정표시기는 여타의 평판표시기에 비하여 저 소비전력, 저 전압구동과 함께 고정세화, 풀 컬러표시등 음극선관에 가까운 표시품질이 가능하고, 제조공정의 용이화 등의 이유로 여러 전자 장치들에서 적용되고 있다.
이러한 액정표시기에는 외부광원을 이용하는 투사형 액정표시기와 외부 광원 대신 자연광을 이용하는 반사형 액정표시기가 있다.
반사형 액정표시기의 장점은 저소비전력 뿐만 아니라 백라이트 장치가 불필요한 박형 경량이고, 옥외에서의 표시가 탁월하다는 데 있다. 이런 특징 때문에 휴대형 기기에는 최적의 조건을 갖추고 있다.
그러나, 현재의 반사형 액정표시기 표시화면은 어둡고 고정세 표시 및 컬러 표시에 대응하지 못하기 때문에, 휴대형 기기 중에서도 숫자 등 간단한 패턴 표시만 요구되는 극히 저 가격 상품에만 사용된다. 문서 뷰어(Document Viewer), 인터넷 뷰어(Internet Viewer)등의 기능을 갖는 휴대형 정보 기기에 반사형 액정표시기를 사용하기 위해서는 반사 휘도의 향상뿐만 아니라, 고정세화, 컬러화가 요구된다.
휴대형 정보 기기에서 주로 문자를 표시하는 단색(monochro) 표시 액정표시기를 보기 쉽게 하려면 반사 휘도 향상과 고정세화가 요구되고, 그 실현을 위해서는 박막 트랜지스터 등 스위칭 소자를 형성한 액티브 매트릭스 기판이 필요하다.
그런데 단색 표시 기기에서는 표시 가능한 정보가 제한되기 때문에 기기 전체의 가격설정이 낮아질 수밖에 없어, 패널 단가가 높은 박막 트랜지스터 채용은 단색 표시 기기에는 치명적이다. 또, 장래적으로 휴대 정보 기기에서의 컬러화는 필수여서 단색 표시 기기의 상품수명은 짧다고도 볼 수 있으며, 이에 따라 반사형 액정표시기 개발은 컬러화 방향에서 진행중이다.
그런데 패널 기술과 시장의 양면에서 큰 전개가 있으면서도 반사형 컬러 액정은 지금까지 거의 실용화되지 않고 있다. 이유는 밝기와 콘트라스트, 응답속도 측면에서 성능이 부족했기 때문이다.
밝기의 향상은 2가지 기술의 조합, 즉 반사전극의 반사효율을 높이는 기술과 초고개구율 기술을 조합함으로써 실현되고 있다. 반사효율을 높이는 기술은 이미 종래의 게스트 호스트 액정에 사용된 바 있으며, 반사기능을 부여한 전극에 미세한 요철을 만들어 반사효율을 최대로 하는 기술은, 미국 특허 번호 5,408,345에 개시되어 있다. 이러한 구조의 채용으로 반사율은 조금씩 향상되고 있다.
요철구조는, 유기 절연막을 요철 구조로 먼저 패턴화한 다음, 패턴화된 유기 절연막의 상부에 알루미늄과 같은 반사막을 증착하고, 패터닝하는 것에 의하여 형성한다. 요철 구조의 유기 절연막 위에 증착된 반사막은, 유기막의 요철구조를 거의 그대로 유지한다.
그러나, 유기 절연막의 패터닝 공정은, 그의 상부에 감광막을 도포하고, 노광, 현상, 플로우, 및 드라이 에치, 감광막 패턴의 제거와 같은 여러 번의 마스킹 공정을 필요로 하므로, 공정을 복잡하게 하고, 제조비용을 상승시킨다. 따라서, 이 유기절연막의 요철 구조를 간단한 방법으로 형성하는 것이 요구되고 있다.
본 발명은 반사형 액정표시기에서 감광막 마스크를 이용하여 반사전극 하부의 절연막에 요철구조를 형성하는 마스킹 단계를 생략하므로써 요철 구조의 반사전극의 제조공정을 간소화하는데 그 목적이 있다.
본 발명의 다른 목적은, 박막 트랜지스터의 구성 요소와 동일 물질로 된, 전기적 기능 없는 패턴을 동일 평면상에 갖도록 하여 반사막을 요철 구조로 만드는 데 있다.
상기한 목적을 달성하기 위하여, 본 발명의 반사형 액정표시기는, 게이트 전극, 게이트 절연막, 활성층, 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 내표면 상에 갖는 투명한 제 1 절연기판; 상기 박막 트랜지스터의 게이트 전극, 게이트 절연막, 활성층, 소오스 전극 및 드레인 전극 패턴 중 적어도 하나와 상기 제 1 절연기판 위의 동일 평면상에 배치되고, 상기 게이트 전극, 게이트 절연막, 활성층, 소오스 전극 및 드레인 전극과 절연되며, 서로 일정 간격을 두고 분리된 다수의 더미 패턴; 상기 박막 트랜지스터와 상기 더미 패턴을 커버하도록 상기 절연기판 위에 배치되고, 상기 더미 패턴과 상기 더미 패턴이 안치된 하부층 사이의 단차에 기인하는 요철 구조를 갖는 절연막; 및 상기 절연막의 표면에 형성되며, 상기 절연막의 요철구조를 따라 대응하는 요철구조를 갖는 반사막을 포함한다.
본 발명에 따르면, 절연성 기판이 제공된다. 상기 절연성 기판 위에 게이트 전극, 게이트 절연막, 활성층, 소오스 및 드레인 전극을 포함하는 박막 트랜지스터가 형성된다. 여기서, 상기 박막 트랜지스터의 구성요소들을 위한 패턴 형성시, 기능이 없이 소정 높이를 갖는 더미 패턴을 상기 박막 트랜지스터의 구성요소들이 형성되는 층과 동일 평면상에 동시에 형성된다. 다음으로, 결과적인 기판의 전면에 유기 절연막이 소정 두께로 형성된다. 다음으로, 상기 유기 절연막의 소정 부분에 상기 박막 트랜지스터의 드레인과 콘택을 위한 콘택홀이 형성된다. 그런 다음, 상기 콘택홀을 포함하는 상기 유기 절연막의 전면에 반사막이 형성된다.
여기서, 반사막은, 상기 더미 패턴과, 상기 더미 패턴이 형성된 하부층간의 단차에 기인하여 요철 구조를 가진다.
본 발명의 다른 목적과 특징 및 장점들은 첨부한 도면을 참고한 상세한 설명으로부터 보다 분명해질 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 1은 본 발명의 실시예에 따른 반사형 액정표시기의 단면도로서, 박막 트랜지스터 기판의 단위 화소 영역을 부분적으로 도시한 도면이다.
도 1을 참조하면, 절연기판, 예를 들어 유리기판(10) 위에 박막 트랜지스터를 제공하기 위한 게이트 전극(12)이 배치된다. 게이트 전극(12)이 배치된 하부층과 동일 평면, 즉 유리기판(10)의 표면상에, 신호 전달 배선과는 전기적으로 절연된 기능 없는 더미 패턴(14)이 게이트 전극(12)과 소정 간격만큼 이격되어 배치된다.
더미 패턴(14)은 게이트 전극(12)과 동일 물질로 구성되고, 게이트 전극(12)의 형성을 위한 선택된 금속 물질의 증착과 패터닝 공정동안 함께 만들어진다.
더미 패턴(14)은 그의 표면과 유리기판(10)의 표면과의 단차에 기인하여, 상부에 형성될 층을 요철 구조로 만들 수 있는 형상을 가지면 되지만, 바람직하게는, 상부 표면의 직경이 하부 표면의 직경보다 작은 원기둥의 형상을 가진다.
더미 패턴(14)과 게이트 전극(12)을 포함하는 유리기판(10)의 전면에는 제 1 절연막인 게이트 절연막(16)이 도포된다. 게이트 절연막(16)은 실리콘 산화막(SiO2)이나 실리콘 질화막(SixNy, x, y는 정수)으로 만들어진다.
게이트 전극(12) 상부의 게이트 절연막(16) 위에는 채널층으로 기능하는 반도체 층(18)이 형성되어 있다. 여기서, 게이트 절연막(16)은 더미 패턴(14)이 존재하는 부분과 그렇지 않은 부분간의 단차에 의하여, 볼록 및 오목부가 불규칙하게 교번되는 구조를 가진다. 볼록부는 하부에 더미 패턴(14)이 존재하는 부분에 해당하고, 오목부는 더미 패턴(14)의 사이 부분에 해당한다.
반도체 층의 양단에는 n형의 불순물이 고농도로 도핑된 비정질 반도체 층(n+ a-Si)인 콘택층(19)이 배치되어 있다. 콘택층(19)은 서로 분리되어 있고, 상부의 소오스 전극(22) 및 드레인 전극(24)과 콘택되어 있다. 상기한 소오스 전극(22), 드레인 전극(24), 콘택층(19), 반도체 층(18), 게이트 절연막(16), 및 게이트 전극(12)은 박막 트랜지스터를 구성한다.
한편, 도면에는 도시되지 않았지만, 게이트 전극(12)은 주사 신호를 전송하도록, 제 1 방향, 예를 들어 행 방향으로 배열된 게이트 라인으로부터 수직으로 분기된 부분이고, 소오스 전극(22)은, 게이트 라인과 직교하는 제 2 방향, 예를 들어 열 방향으로 배열된 데이터 라인으로부터 수직으로 분기된 부분으로서, 데이터 신호를 소오스 전극(22)에 전송한다. 인접하는 한 쌍의 게이트 라인과 인접하는 한 쌍의 데이터 라인에 의하여 경계되는 영역으로 단위 화소영역이 정의된다. 상기한 실시예에서 제안된 더미 패턴(14)은 화소 영역 내에 배치된다.
박막 트랜지스터의 드레인 전극(24)의 소정 부분을 노출하는 콘택홀을 갖는 유기 절연막(26)은, 이 게이트 버스 라인(104)을 포함하는 기판의 전면에 도포된다.
도포된 유기 절연막(26)에서, 요철 구조를 갖는 게이트 절연막(16)의 상부에 적층된 부분은 게이트 절연막(16)의 요철 구조와 대응하는 요철 구조를 유지한다.
유기 절연막(26) 위의 화소영역에는 반사전극(28)이 배치되어 있다. 반사전극(28)은 유기절연막(26)에 형성된 콘택홀을 통하여 드레인 전극(24))과 콘택된다.
반사전극(28)에서, 요철 구조를 갖는 유기 절연막(26)의 상부에 배치된 부분은 유기 절연막(26)의 요철 구조와 대응하는 요철 구조를 유지한다.
한편, 상기한 실시예에서는, 데이터 라인이 소오스 전극(22)과 일체이고, 반사전극(28)과는 다른 평면상에 배치된 경우를 예를 들어 설명하였지만, 데이터 라인은 반사전극(28)과 동일 평면, 즉 유기 절연막(26) 위에 배치될 수 있다. 이 경우, 유기 절연막(26)은 소오스 전극(22) 표면의 소정 부분을 노출하는 또 다른 콘택홀을 가지며, 데이터 버스 라인의 연장선은 이 콘택홀을 통하여 소오스 전극과 콘택된다.
또한, 상기한 실시예들과는 달리, 소오스 전극(22)은 유기 절연막(26) 상부에 배치된 데이터 라인과 일체가 되고, 드레인 전극(24)은 유기 절연막(26) 상부에 배치된 반사 전극(28)과 일체가 되는 구조를 갖는 경우에도 본 발명의 개념은 적용될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 반사형 액정표시장치의 박막 트랜지스터 기판을 부분적으로 도시한 단면도이다.
도 2를 참조하면, 게이트 전극(12)이 배치된 평면과 동일 평면, 즉 유리기판(10)의 표면상에 게이트 전극(12)과 분리된 제 1 더미 패턴(14)이 배치되고, 활성층(20)이 배치된 평면과 동일 평면, 즉 게이트 절연막(16) 상에는 활성층(20)과 분리되어 배치되고, 활성층(20)과 동일 물질로 구성된 제 2 더미 패턴(21)이 배치된다.
제 2 더미 패턴(21)은 도 1의 실시예에서 제 1 더미 패턴(14)만으로 반사전극(28)이 볼록부와 오목부간에 충분한 단차를 갖지 못하는 단점을 보완하기 위한 것으로서, 제 1 더미 패턴(14)의 상부에 위치하여야 한다. 제 2 더미 패턴(21)이 제 1 더미 패턴의 사이에 배치되면, 반사전극(28)의 볼록부와 오목부간의 단차가 오히려 감소되므로, 그러한 상황을 회피하기 위한 것이다.
제 2 더미 패턴(21)은, 반도체 층(18a)과 콘택층(19a) 중 한 층만이 선택적으로 적층되는 것도 가능하지만, 제조공정상의 장점을 고려할 때, 두 층이 함께 적층되는 것이 바람직하다.
한편, 도 1의 실시예에서 적용된 변형은 도 2의 경우에도 동일하게 적용될 수 있을 것이다.
도 3은 본 발명의 또 다른 실시예에 따른 반사형 액정표시장치의 박막 트랜지스터 기판을 부분적으로 도시한 도면이다.
도 3을 참조하면, 게이트 전극(12)이 배치된 평면과 동일 평면, 즉 유리기판(10)의 표면상에 게이트 전극(12)과 분리된 제 1 더미 패턴(14)이 배치되고, 활성층(20)이 배치된 평면과 동일 평면, 즉 게이트 절연막(16) 상에는 활성층(20)과 분리되어 배치되고, 활성층(20)과 동일 물질로 구성된 제 2 더미 패턴(21)이 배치되며, 제 2 더미 패턴(21)의 상부에는 소오스 전극(22) 및 드레인 전극(24)과 동일 물질로 구성되는 제 3 더미 패턴(25)이 배치된다.
제 3 더미 패턴(25)은, 도 2의 실시예에서 제 1, 제 2 더미 패턴(14, 21)만으로 반사전극(28)이 볼록부와 오목부간에 충분한 단차를 갖지 못하는 단점을 보완하기 위한 것으로서, 제 2 더미 패턴(21)의 상부에 위치하여야 한다. 제 3 더미 패턴(25)이 제 2 더미 패턴(21)의 사이에 배치되면, 반사전극(28)의 볼록부와 오목부간의 단차가 오히려 감소되므로, 그러한 상황을 회피하기 위한 것이다. 또한, 완곡한 요철구조를 갖도록 하기 위해서, 제 3 더미 패턴(25)은, 제 2 더미 패턴(21)과 동일하거나 작은 직경을 갖도록 하는 것이 바람직하다.
도 4는 본 발명의 또 다른 실시예에 따른 것으로서, 게이트 전극(12)과 동일 물질로 구성되고, 게이트 전극(12)과 동일 평면상에 배치된 제 1 더미 패턴(14)과, 소오스 전극(22) 및 드레인 전극(24)과 동일 물질로 구성되고, 활성층(20)과 동일 평면상에 배치되는 제 2 더미 패턴(25)이 배치된 경우를 보여준다.
이는, 앞선 실시예들과 마찬가지로, 제 1 더미 패턴(14)만으로 충분한 단차가 확보되지 못하는 경우를 회피하기 위한 것으로서, 제 2 더미 패턴(25)은 제 1 더미 패턴(14)의 상부에 배치된다.
본 실시예에서 여타 구성은 앞선 실시예와 동일하므로, 여기서는 그 설명을 생략한다.
도 5는 본 발명의 또 다른 실시예에 따른 반사형 액정표시장치에서, 박막 트랜지스터 기판을 부분적으로 도시한 단면도로서, 활성층(20)이 배치된 평면과 동일 평면, 즉 게이트 절연막(16) 상에, 활성층(20)과 분리되어 배치되고, 활성층(20)과 동일 물질로 구성된 더미 패턴(21)이 배치된 경우를 보여준다.
도 6은, 본 발명의 또 다른 실시예에 따른 반사형 액정표시장치에서, 박막 트랜지스터 기판을 부분적으로 도시한 단면도이다.
현재의 실시예에 따르면, 박막 트랜지스터 기판은 도 1 내지 도 5의 실시예와 비교할 때, 소오스 및 드레인 전극 부분과, 게이트 전극과 동일 평면상에 배치된 제 1 더미 패턴(44), 및 활성층(50)과 동일 평면상에 배치된 제 2 더미 패턴(53)의 구성이 서로 다르다.
도 6을 참조하면, 게이트 전극(42)이 배치된 평면과 동일 평면, 즉 유리기판(40)의 표면상에 게이트 전극(42)과 분리된 제 1 더미 패턴(44)이 배치된다.
제 1 더미 패턴(44)은, 도 8에 도시된 것처럼, 장변과 단변을 갖는 다수의 바(Bar)들로 구성되고, 이들 바 패턴들은 행 방향을 따라서 배열된다.
활성층(50)이 배치된 평면과 동일 평면, 즉 게이트 절연막(46) 상에는 활성층(50)과 분리되어 배치되고, 활성층(50)과 동일 물질로 구성된 제 2 더미 패턴(53)이 배치된다.
제 2 더미 패턴(53)은, 도 8에 도시된 것처럼, 장변과 단변을 갖는 다수의 바들로 구성되고, 이들 바 패턴들은 열 방향을 따라서 배열된다.
바 형상을 갖는 제 1 더미 패턴(51)과 제 2 더미 패턴(53)이 지나는 부분과, 그렇지 않은 부분간에는 단차가 생기고, 특히 제 1 더미 패턴(51)과 제 2 더미 패턴(53)이 교차되는 부분은 제 1, 제 2 더미 패턴(51, 53)의 두께의 합에 해당하는 만큼의 단차를 갖는다. 이들 단차에 기인하여, 반사전극(54)은 요철 구조의 표면을 갖게 된다.
한편, 현재의 실시예에서, 소오스 전극(60), 드레인 전극(59)은 반사전극(58)과 동일 물질로 구성되며, 도시되지는 않았지만, 데이터 라인은 반사전극(58)과 동일 평면, 즉 제 2 절연막(54) 위에 배치된다.
또한, 도시되지는 않았지만, 현재의 실시예에 따르는 제 1 더미 패턴(44)과 제 2 더미 패턴(53)을 도 1 내지 도 5에서 제시된 박막 트랜지스터 구조에 적용하여도 동일한 효과를 얻을 수 있다.
도 7은 도 1 내지 도 6의 실시예에 따른 박막 트랜지스터 액정표시장치의 평면도로서, 단위 화소영역과 그의 주변부를 도시한 도면이다.
도 7을 참조하면, 반사전극(28)은 반구형의 요철구조를 가지며, 상부에서 바라보았을 때, 돌출 부분들은 서로 다른 직경을 갖는 원들이 불규칙하게 배열된 것으로 보여진다.
한편, 현재의 실시예에서는 돌출 부분들이 화소영역 내에 위치하는 경우를 보이고 설명하였지만, 데이터 라인과 반사전극, 게이트 라인과 반사전극간 절연구조가 유지되는 한, 반사전극을 데이터 라인과 게이트 라인의 상부까지 연장되도록 하므로써, 이들 돌출 부분들을 분포 영역을 데이터 라인과 게이트 라인의 상부까지 연장할 수 있다.
이하, 첨부한 도면을 참조하여 상기한 구조의 반사형 액정표시장치를 제조하는 과정을 설명한다.
도 9는 본 발명의 다른 실시예에 따라 요철 구조의 반사형 액정표시장치를 제조하는 과정을 보여주는 공정 흐름도이다.
도 9a를 참조하면, 유리기판과 같은 절연기판(92) 위에 약 3,000 Å두께의 탄탈륨 금속층(93)이 스퍼터링법으로 증착된다. 탄탈륨 금속층(93)을 사진식각법에 의하여 패터닝하여 게이트 버스 라인(미도시)과, 게이트 버스 라인으로부터 연장된 게이트 전극(94) 및 게이트 버스 라인 및 게이트 전극과 분리된 다수의 더미 패턴(95)들을 도 9b와 같이 형성한다.
여기서, 더미 패턴(95)들은 한 쌍의 게이트 버스 라인과 한 쌍의 데이터 버스 라인(미도시)에 의하여 경계되는 영역인 화소영역 내에 주로 형성된다. 더미 패턴(95)은 원기둥의 형상을 갖는 것이 바람직하고, 선택적으로, 타원 기둥, 사각기둥 등의 형상을 가질 수 있다.
다음으로, 도 9c를 참조하면, 게이트 전극(94)과 다수의 더미 패턴(95)들을 포함하는 기판(92)의 상부에 약 4,000 Å두께의 실리콘 질화막(SixNy, x, y는 정수) 또는 실리콘 산화막(SiO2)으로 된 게이트 절연막(96)이 플라즈마 화학기상증착법으로 형성된다. 여기서, 증착된 게이트 절연막(96)은 더미 패턴의 존재로 인하여 반구 형상의 볼록부와 오목부가 불규칙하게 분포되는 요철 표면을 가진다.
다음으로, 약 1,000 Å두께의 비정질 실리콘(a-Si) 층(97)과 약 400 Å두께의 n형 불순물이 고농도로 도핑된 비정질 실리콘(n+ a-Si) 층(또는, 콘택층;98)이 언급된 순서대로 연속 형성된다. n형 불순물이 고농도로 도핑된 비정질 실리콘 층(98)과 하부의 비정질 실리콘층(98)을 패터닝하여, 채널층으로 기능하는 반도체 층과 상부의 콘택층으로 이루어지는 활성층(99)을 형성한다.
다음으로, 도 9e를 참조하면, 활성층(99)이 형성된 결과적인 기판의 전면에 약 1-3μm두께의 유기 절연막(100)을 도포하고, 게이트 전극(94) 상부의 활성층(99)의 소정 부분을 노출하는 콘택홀(102)을 도 9f와 같이 형성한다. 여기서, 도포된 유기 절연막(100)은 하부층인 게이트 절연막(96)의 요철 구조에 대응하는 요철 구조를 갖는다.
다음으로, 도 9g를 참조하면, 전면에 약 2,000 Å두께의 알루미늄 막을 스퍼터링법으로 증착하고, 활성층(99)의 표면의 소정 부분이 노출되도록 패터닝하여 도 7에 도시한 데이터 버스 라인과, 데이터 버스 라인으로부터 연장되고, 활성층(99)의 일측 표면과 콘택되는 소오스 전극(106), 반사전극(104), 및 반사전극(104)으로부터 연장되고, 활성층(99)의 타측 표면과 콘택되는 드레인 전극(105)을 형성한다.
그런 다음, 소오스 전극(106)과 드레인 전극(105) 사이에 노출된, 활성층(99)을 소오스 전극(106) 및 드레인 전극(105)을 마스크로 하여 식각한다.
현재의 실시예에 따르면, 게이트 버스 라인과 게이트 전극(94)의 형성을 위한 패터닝 공정시, 화소영역에 기능 없는 더미 패턴(95)을 함께 형성하여 주므로써, 반사전극(104)을 요철구조로 만들기 위하여 종래기술에서 유기절연막에 행하여졌던 별도의 패터닝 공정과 후속 플로우 공정이 필요 없게 된다. 이처럼, 본 발명은, 4매의 마스킹 공정만으로 박막 트랜지스터와 반사전극의 공정이 완료되므로, 공정이 단순화되고, 신뢰성 향상 및 제조비용이 저감이 이루어진다.
한편, 상기한 실시예에서는, 소오스 전극 및 드레인 전극과 콘택되는 콘택층의 분리를 위한 패터닝을 소오스 전극 및 드레인 전극의 형성을 위한 패터닝 후에 실시하였지만, 선택적으로, 이 패터닝 단계는 반도체 층과 콘택층의 증착후에 바로 실시될 수도 있다.
도 10a 내지 도 10g는 본 발명의 또 다른 실시예에 따른 요철 구조의 반사형 액정표시장치를 제조하는 과정을 보여주는 공정 흐름도로서, 현재의 실시예는 게이트 전극(94)과 함께 형성된 제 1 더미 패턴(95)만으로 반사전극이 충분한 단차를 확보하지 못하는 경우에 적용될 수 있다.
도 10a 내지 도 10c까지의 공정은 도 9a 내지 도 9c까지의 공정과 동일하므로, 여기서는 그 설명을 생략한다.
도 10d를 참조하면, 제 1 비정질 실리콘(a-Si) 층(97)과 n형 불순물이 고농도로 도핑된 제 2 비정질 실리콘(n+ a-Si) 층(또는, 콘택층;98)의 패터닝 공정시, 게이트 전극(94) 상부 뿐만 아니라 제 1 더미 패턴(95)의 상부에도 이들 제 1, 제 2 비정질 실리콘층(97, 98)이 남아 있도록 패터닝한다. 이하, 제 1 더미 패턴(95) 상부의 게이트 절연막(96) 위에 남아 있는 제 1, 제 2 비정질 실리콘층 패턴을 제 2 더미 패턴(199)이라 언급한다.
제 2 더미 패턴(199)은 더미 패턴이 존재하지 않는 부분과의 단차를 더욱 크게 하기 때문에, 제 2 더미 패턴(199)의 상부에 형성되는 반사막은, 도 9g의 경우보다 큰 단차를 갖는 표면을 갖는다.
도 10e 내지 도 10g의 공정은 도 9d 내지 도 9g의 공정과 동일하므로, 여기서는 그 설명을 생략한다.
도 9a 내지 도 9g에서 설명된 실시예에서처럼, 현재의 실시예도 게이트 버스 라인과 게이트 전극(94)의 형성을 위한 패터닝 공정과, 활성층(99)의 형성을 위한 패터닝 공정시, 화소영역에 기능 없는 제 1, 제 2 더미 패턴(95, 199)을 함께 형성하여 주므로써, 반사전극(104)을 요철구조로 만들기 위하여 종래기술에서 유기절연막에 행하여졌던 별도의 패터닝 공정과 후속 플로우 공정이 필요 없게 된다. 이처럼, 본 발명은, 더미 패턴을 형성하기 위한 별도의 마스킹 공정을 필요로 하지 않으므로, 4매의 마스킹 공정만으로 박막 트랜지스터와 반사전극의 공정이 완료된다. 그러므로, 공정이 단순화되고, 신뢰성 향상 및 제조비용이 저감이 이루어진다.
도 11a 내지 도 11g는 본 발명의 또 다른 실시예에 따른 요철 구조의 반사전극을 갖는 반사형 액정표시장치의 제조과정을 설명하는 공정 흐름도로이다.
도 11a를 참조하면, 유리기판과 같은 절연기판(92) 위에 약 3,000 Å두께의 탄탈륨 금속층(93)이 스퍼터링법으로 증착된다. 탄탈륨 금속층(93)을 사진식각법에 의하여 패터닝하여 게이트 버스 라인(미도시)과, 게이트 버스 라인으로부터 연장된 게이트 전극(94) 및 게이트 버스 라인 및 게이트 전극과 분리된 다수의 제 1 더미 패턴(44)들을 도 11b와 같이 형성한다. 여기서, 제 1 더미 패턴(44)들은 한 쌍의 게이트 버스 라인과 한 쌍의 데이터 버스 라인(미도시)에 의하여 경계되는 영역인 화소영역 내에 주로 형성된다.
제 1 더미 패턴(44)은, 도 8에 도시된 것처럼, 장변과 단변을 갖는 다수의 바(Bar;이하, 제 1 바로 언급함)들로 구성되고, 이들 제 1 바 패턴들은 행 방향을 따라서 배열된다.
다음으로, 도 11c를 참조하면, 게이트 전극(94)과 제 1 더미 패턴(44)들을 포함하는 기판(92)의 상부에 약 4,000 Å두께의 실리콘 질화막(SixNy, x, y는 정수) 또는 실리콘 산화막(SiO2)으로 된 게이트 절연막(96)이 플라즈마 화학기상증착법으로 형성된다. 여기서, 증착된 게이트 절연막(96)은 제 1 더미 패턴(44)의 존재로 인하여 골과 산이 교번적으로 나타나는 요철 표면을 가진다.
다음으로, 약 1,000 Å두께의 제 1 비정질 실리콘(a-Si) 층(97)과 약 400 Å두께의 n형 불순물이 고농도로 도핑된 제 2 비정질 실리콘(n+ a-Si) 층(또는, 콘택층; 98)이 언급된 순서대로 연속 형성된다. 제 2 비정질 실리콘 층(98)과 하부의 제 1 비정질 실리콘층(97)을 패터닝하여, 채널층으로 기능하는 반도체 층과 상부의 콘택층으로 이루어지는 활성층(99)을 게이트 전극(94)의 상부에 형성하고, 화소전극 영역에는 이들 제 1, 제 2 비정질 실리콘층(97, 98)으로 이루어진 제 2 더미 패턴(53)을 형성한다.
제 2 더미 패턴(53)은, 도 8에 도시된 것처럼, 장변과 단변을 갖는 다수의 바들로 구성되고, 이들 바 패턴들은 열 방향을 따라서 배열된다.
바 형상을 갖는 제 1 더미 패턴(44)과 제 2 더미 패턴(53)이 지나는 부분과, 그렇지 않은 부분간에는 단차가 생기고, 특히 제 1 더미 패턴(44)과 제 2 더미 패턴(53)이 교차되는 부분은 제 1, 제 2 더미 패턴(44, 53)의 두께의 합에 해당하는 만큼의 단차를 갖는다. 이들 단차에 기인하여, 후속공정에서 형성될 유기 절연막(100)과 반사전극(104)은 요철 구조의 표면을 갖게 된다.
다음으로, 도 11e를 참조하면, 활성층(99)과 제 2 더미 패턴(53)이 형성된 결과적인 기판의 전면에 약 1-3μm두께의 유기 절연막(100)을 도포하고, 게이트 전극(94) 상부의 콘택층(98)의 소정 부분을 노출하는 콘택홀(102)을 형성한다. 여기서, 도포된 유기 절연막(100)은 하부층인 게이트 절연막(96)의 요철 구조에 대응하는 요철 구조를 갖는다.
다음으로, 도 11g를 참조하면, 전면에 약 2,000 Å두께의 알루미늄 막을 스퍼터링법으로 증착하고, 활성층(99)의 표면의 소정 부분이 노출되도록 패터닝하여 도 7에 도시한 데이터 버스 라인과, 데이터 버스 라인으로부터 연장되고, 활성층(99)의 일측 표면과 콘택되는 소오스 전극(106), 반사전극(104), 및 반사전극(104)으로부터 연장되고, 활성층(99)의 타측 표면과 콘택되는 드레인 전극(105)을 형성한다.
그런 다음, 소오스 전극(106)과 드레인 전극(105) 사이에 노출된 활성층(99)을 소오스 전극(106) 및 드레인 전극(105)을 마스크로 하여 식각한다.
현재의 실시예에 따르면, 게이트 버스 라인과 게이트 전극(94)의 형성을 위한 패터닝 공정과, 활성층(99)의 형성을 위한 패터닝 공정시, 화소영역에 서로 직교하며, 기능 없는 제 1, 제 2 더미 패턴(44, 53)을 함께 형성하여 주므로써, 반사전극(104)을 요철구조로 만들기 위하여 종래기술에서 유기절연막에 행하여졌던 별도의 패터닝 공정과 후속 플로우 공정이 필요 없게 된다. 이처럼, 본 발명은, 4매의 마스킹 공정만으로 박막 트랜지스터와 반사전극의 공정이 완료되므로, 공정이 단순화되고, 신뢰성 향상 및 제조비용이 저감이 이루어진다.
한편, 상기한 실시예에서는, 소오스 전극 및 드레인 전극과 콘택되는 콘택층의 분리를 위한 패터닝을 소오스 전극 및 드레인 전극의 형성을 위한 패터닝 후에 실시하였지만, 선택적으로, 이 패터닝 단계는 반도체 층과 콘택층의 증착후에 바로 실시될 수도 있다.
도 12a 내지 도 12j는 본 발명의 또 다른 실시예에 따른 요철 구조의 반사전극을 갖는 반사형 액정표시장치의 제조과정을 설명하기 위한 공정 흐름도로서, 반사전극과 게이트 절연막 사이에 개재되는 유기 절연막에 감광성을 부여하므로써, 4매의 마스킹 공정만으로 박막 트랜지스터와 반사전극의 공정을 완료하는 방법을 보여준다.
도 12a를 참조하면, 유리기판(92) 위에 약 3,000 Å두께의 탄탈륨 금속층(93)을 스퍼터링법으로 증착된다. 탄탈륨 금속층(93)은 사진식각법에 의하여 패터닝되어 도 7에 도시된 게이트 버스 라인(34)과, 게이트 버스 라인(34)으로부터 연장된 게이트 전극(94)이 형성된다.
다음으로, 도 12b를 참조하면, 게이트 전극(94)을 포함하는 절연기판(92)의 상부에는 약 4,000 Å두께의 실리콘 질화막(SixNy, x, y는 정수) 또는 실리콘 산화막(SiO2)으로 된 게이트 절연막(96)이 플라즈마 화학기상증착법으로 형성된다. 다음으로, 약 1,000 Å두께의 비정질 실리콘(a-Si) 층(97)과 약 400 Å두께의 n형 불순물이 고농도로 도핑된 비정질 실리콘(n+ a-Si) 층(98)이 언급된 순서대로 연속 형성된다. n형 불순물이 고농도로 도핑된 비정질 실리콘 층(98)과 그 하부의 비정질 실리콘층(97)을 패터닝하여, 활성층(99)을 형성한다.
도 12e에 도시된 것처럼, 활성층(99)이 형성된 결과적인 기판(92)의 전면에 감광성의 유기 절연막(122)이 약 1-3μm의 두께로 형성된다.
다음으로, 도 12f를 참조하면, 입사광을 투과하는 투광부와 입사광을 차단하는 차광부를 포함하는 마스크(112)를 박막 트랜지스터 부분, 화소전극의 소정 부분들에 투광부가 위치되도록 정렬한 다음, 박막 트랜지스터 상부의 감광성 유기절연막(122)이 충분히 노광될 수 있는 시간동안 노광한다.
다음으로, 노광된 부분들을 현상하는 것에 의하여 제거하므로써, 도 12g와 같은 감광성 유기 절연막 패턴(109)을 형성한다.
다음으로, 도 12h를 참조하면, 현상공정이 완료된 결과적인 기판을 약 120 ~ 250 ℃의 온도범위에서 열처리를 실시한다. 열처리에 의하여 감광성 유기 절연막 패턴(109)은 플로우 되어 반구형의 볼록부와 오목부가 교번하는 요철 구조의 감광성 유기 절연막 패턴(110)이 형성된다. 결과적으로, 화소영역내의 요철구조의 감광성 유기절연막은 평탄한 면에 비하여 입사광을 고밀도로 집속 및 더 넓은 각으로 반사하는 마이크로 렌즈로서 기능한다.
다음으로, 도 12i를 참조하면, 알루미늄과 같이 높은 반사율과 낮은 비저항을 갖는 금속층을 박막 트랜지스터 부분을 포함하는 감광성 유기 절연막 패턴(110)의 상부에 증착한 다음, 활성층(99)의 일측 영역과 콘택되고, 요철 구조의 감광성 유기 절연막 패턴(110) 위에 덮여지는 반사전극(114)과, 활성층의 타측 영역과 콘택되는 데이터 버스 라인을 패터닝에 의하여 형성한다. 이하, 활성층의 일측 영역과 콘택되는 부분을 드레인 전극(105), 활성층의 타측 영역과 콘택되는 부분을 소오스 전극(106)으로 언급한다.
다음으로, 도 12j에 도시된 것처럼, 소오스 전극(106)과 드레인 전극(105) 사이에 노출된 활성층(99)의 상부 고농도 불순물 층을 소오스 전극(106)과 드레인 전극(105)을 식각 마스크로 하여 식각하는 것에 의하여 제거한다.
상기한 실시예에 따르면, 화소영역 내에 요철구조를 만들기 위하여, 감광성의 유기절연막을 사용하므로, 4매의 마스킹 공정만으로 반사전극과 박막 트랜지스터를 제조할 수 있으므로, 종래의 요철 구조의 반사형 전극을 갖는 액정표시장치의 제조방법에 비하여, 공정이 단순해진다.
이상에서 설명한 모든 실시예에 있어서, 본 발명에서는 유리기판이 사용된 예를 보이고 설명하였지만, 투광성의 석영기판이나 차광성의 반도체 기판, 예를 들어 실리콘 기판 등도 사용될 수 있음은 물론이다.
이상에서 설명한 바와 같이, 본 발명에 따르면, 박막 트랜지스터의 구성 부재의 패터닝시, 화소영역에 더미 패턴을 형성하여 주므로써, 별도의 추가적인 공정없이 높은 반사율을 갖는 요철 구조의 반사형 액정표시장치를 제조할 수 있다.
또한, 감광성의 유기 절연막을 이용하므로써, 별도의 추가적인 공정없이 4매의 마스킹 공정만으로 높은 반사율을 갖는 요철 구조의 반사형 액정표시장치를 제조할 수 있다.
아울러, 바 형태의 제 1, 제 2 더미 패턴이 서로 직교하도록 화소영역에 적층하여, 반사막이 이중 요철을 갖도록 하므로써, 반사율을 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 본 발명의 상세한 설명으로부터 통상의 지식을 가진 자에 의하여 그 변형이 가능할 것이다. 따라서, 이하 특허청구범위는 본 발명의 사상과 정신을 벗어나지 않는 한 이러한 변형과 변경을 포함하는 것으로 간주된다.
도 1은 본 발명의 일 실시예에 따른 반사형 액정표시장치의 개략적 부분 단면도.
도 2는 본 발명의 다른 실시예에 따른 반사형 액정표시장치의 개략적 부분 단면도.
도 3은 본 발명의 또 다른 실시예에 따른 반사형 액정표시장치의 개략적 부분 단면도.
도 4는 본 발명의 또 다른 실시예에 따른 반사형 액정표시장치의 개략적 부분 단면도.
도 5는 본 발명의 또 다른 실시예에 따른 반사형 액정표시장치의 개략적 부분 단면도.
도 6은 본 발명의 또 다른 실시예에 따른 반사형 액정표시장치의 개략적 부분 단면도.
도 7은 본 발명에 따른 반사형 액정표시장치의 개략적 부분 평면도.
도 8은 도 6의 반사형 액정표시장치의 개략적 부분 평면도.
도 9a 내지 도 9g는 본 발명의 일 실시예에 따른 반사형 액정표시장치를 제조하는 과정을 보여주는 공정 흐름도.
도 10a 내지 도 10g는 본 발명의 다른 실시예에 따른 반사형 액정표시장치를 제조하는 과정을 보여주는 공정 흐름도.
도 11a 내지 도 11g는 본 발명의 또 다른 실시예에 따른 반사형 액정표시장치를 제조하는 과정을 보여주는 공정 흐름도.
도 12a 내지 도 12j는 본 발명의 또 다른 실시예에 따른 반사형 액정표시장치를 제조하는 과정을 보여주는 공정 흐름도.

Claims (10)

  1. 게이트 전극, 게이트 절연막, 활성층, 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 내표면 상에 갖는 제 1 절연기판;
    상기 박막 트랜지스터의 게이트 전극, 게이트 절연막, 활성층, 소오스 전극 및 드레인 전극 패턴 중 적어도 하나와 상기 제 1 절연기판 위의 동일 평면상에 배치되고, 상기 게이트 전극, 게이트 절연막, 활성층, 소오스 전극 및 드레인 전극과 절연되며, 서로 일정 간격을 두고 분리되고 제 1 방향을 따라서 배열된 다수의 바를 포함하는 제 1 더미 패턴;
    상기 박막 트랜지스터의 게이트 전극, 게이트 절연막, 활성층, 소오스 전극 및 드레인 전극 패턴 중 상기 제 1 더미 패턴과 다른 적어도 하나와 상기 제 1 절연기판 위의 동일 평면상에 배치되고, 상기 게이트 전극, 게이트 절연막, 활성층, 소오스 전극 및 드레인 전극과 절연되며, 서로 일정 간격을 두고 분리되고 상기 제 1 방향과 직교하는 제 2 방향을 따라서 배열된 다수의 바를 포함하는 제 2 더미 패턴;
    상기 박막 트랜지스터와 상기 제1 및 제2 더미 패턴을 커버하도록 상기 절연기판 위에 배치되고, 상기 제 1 및 제 2 더미 패턴과 상기 제 1 및 제 2 더미 패턴이 안치된 하부층 사이의 단차에 기인하는 요철 구조를 갖는 절연막; 및
    상기 절연막의 표면에 형성되며, 상기 절연막의 요철구조를 따라 대응하는 요철구조를 갖는 반사막을 포함하는 것을 특징으로 하는 반사형 액정표시장치.
  2. 제 1 항에 있어서, 상기 제 1 더미 패턴은 상기 게이트 전극과 동일 평면상에 배치되며, 상기 제 2 더미 패턴은 상기 활성층과 동일 평면상에 배치된 것을 특징으로 하는 반사형 액정표시장치.
  3. 제 1 항에 있어서, 상기 제 1 더미 패턴은 상기 게이트 전극과 동일 평면상에 배치되며, 상기 제 2 더미 패턴은 상기 소오스 전극 및 드레인 전극과 동일 평면상에 배치된 것을 특징으로 하는 반사형 액정표시장치.
  4. 제 1 항에 있어서, 상기 제 1 더미 패턴은 상기 활성층과 동일 평면상에 배치되며, 상기 제 2 더미 패턴은 상기 소오스 전극 및 드레인 전극과 동일 평면상에 배치된 것을 특징으로 하는 반사형 액정표시장치.
  5. 절연성 기판을 제공하는 단계;
    상기 절연성 기판 위에 게이트 전극, 게이트 절연막, 활성층, 소오스 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계로서, 상기 박막 트랜지스터의 구성요소들을 위한 패턴 형성시, 기능이 없이 소정 높이를 갖도록 제1 방향으로 배열된 다수의 제 1 바를 포함하는 제 1 더미 패턴 및 상기 제 1 방향에 직교하는 제 2 방향으로 배열된 다수의 제 2 바를 포함하는 제2 더미 패턴을 상기 박막 트랜지스터의 구성요소들이 형성되는 층과 동일 평면상에 동시에 형성하는 단계;
    유기 절연막을 소정 두께로 전면에 형성하는 단계;
    상기 유기 절연막의 소정 부분에 상기 박막 트랜지스터의 드레인 전극과 콘택을 위한 콘택홀을 형성하는 단계; 및
    상기 콘택홀을 포함하는 상기 유기 절연막의 전면에 반사막을 형성하는 단계를 포함하는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.
  6. 제 5 항에 있어서, 상기 절연성 기판은 유리기판인 것을 특징으로 하는 반사형 액정표시장치의 제조방법.
  7. 제 5 항에 있어서, 상기 제 1 더미 패턴은 상기 게이트 전극과 함께 형성되며, 상기 제 2 더미 패턴은 상기 활성층과 함께 형성되는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.
  8. 제 5 항에 있어서, 상기 제 1 더미 패턴은 상기 게이트 전극과 함께 형성되며, 상기 제 2 더미 패턴은 상기 소오스 전극과 함께 형성되는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.
  9. 제 5 항에 있어서, 상기 제 1 더미 패턴은 상기 활성층과 함께 형성되며, 제 2 더미 패턴은 상기 소오스 전극과 함께 형성되는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.
  10. 제 5 항에 있어서, 상기 박막 트랜지스터의 소오스 전극과 상기 드레인 전극은, 상기 반사전극과 동일 물질로 구성되고, 상기 반사전극과 함께 형성되는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.
KR1019980047513A 1998-11-06 1998-11-06 반사형 액정표시장치 및 그의 제조방법 KR100631308B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980047513A KR100631308B1 (ko) 1998-11-06 1998-11-06 반사형 액정표시장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980047513A KR100631308B1 (ko) 1998-11-06 1998-11-06 반사형 액정표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20000031460A KR20000031460A (ko) 2000-06-05
KR100631308B1 true KR100631308B1 (ko) 2007-03-02

Family

ID=19557378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980047513A KR100631308B1 (ko) 1998-11-06 1998-11-06 반사형 액정표시장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100631308B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002162646A (ja) * 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置
KR100731337B1 (ko) * 2000-11-11 2007-06-21 삼성전자주식회사 액정표시장치 및 그 제조방법
JP4993830B2 (ja) 2000-11-11 2012-08-08 三星電子株式会社 反射型液晶表示装置及びその製造方法
KR20020077280A (ko) * 2002-03-11 2002-10-11 프라임 뷰 인터내셔널 코오포레이션 리미티드 다중 도메인 액정 디스플레이의 반사체 구조 및, 그것의제조 방법
KR100829708B1 (ko) * 2002-08-13 2008-05-14 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100939616B1 (ko) * 2002-12-31 2010-02-01 엘지디스플레이 주식회사 반사형 액정표시소자의 반사판 및 그 제조방법
KR101635212B1 (ko) * 2009-12-14 2016-06-30 엘지디스플레이 주식회사 플렉서블 유기발광다이오드 표시장치와 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0954318A (ja) * 1995-08-16 1997-02-25 Nec Corp 反射型液晶表示装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0954318A (ja) * 1995-08-16 1997-02-25 Nec Corp 反射型液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
KR20000031460A (ko) 2000-06-05

Similar Documents

Publication Publication Date Title
US6522375B1 (en) Reflection type liquid crystal display and a method for fabricating the same
US6342935B1 (en) Reflection type liquid crystal display and a method for fabricating the same
US7535527B2 (en) Liquid crystal display device having a patterned dielectric layer
US8368856B2 (en) Transflective liquid crystal display device and method of fabricating the same
KR20040089840A (ko) 반사투과형 액정표시장치 및 그의 제조 방법
JP4444110B2 (ja) 液晶表示装置
KR100631308B1 (ko) 반사형 액정표시장치 및 그의 제조방법
KR100286978B1 (ko) 반사형 액정표시장치 및 그 제조방법
US7075603B2 (en) Method of fabricating a semi-transmission LCD by plasma processing and washing organic film, and LCD fabricated thereby
JP2000206564A (ja) 反射型液晶表示装置及びその製造方法
KR100813027B1 (ko) 감광성 절연막 및 반사전극의 요철 형성방법 및 이를이용한 요철구조의 반사전극을 갖는 액정표시기의 제조방법
US6954244B2 (en) Reflection liquid crystal display device with reflection electrode region having two widths
KR100601194B1 (ko) 반사형 액정표시장치 및 이의 제조방법
JP2001337348A (ja) アレイ基板およびその製造方法
KR100687491B1 (ko) 반사형 액정 표시장치의 어레이 기판 제조방법
KR20060013005A (ko) 마스크, 박막트랜지스터 기판, 이의 제조 방법 및 이를갖는 표시장치
JP2000098375A (ja) 液晶表示装置およびその製造方法
KR100821525B1 (ko) 반사 전극을 갖는 액정표시장치 및 그 제조방법
JP2001033817A (ja) アクティブマトリクス型液晶表示装置
KR100768272B1 (ko) 액정표시패널 및 이의 제조 방법
KR100943258B1 (ko) 액정표시장치 및 이의 제조 방법
KR100796936B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20040013620A (ko) 액정 표시 장치의 형성 방법
KR20040061336A (ko) 액정 표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee