KR100628222B1 - 구리 다마신 형성 방법 - Google Patents

구리 다마신 형성 방법 Download PDF

Info

Publication number
KR100628222B1
KR100628222B1 KR1020040114613A KR20040114613A KR100628222B1 KR 100628222 B1 KR100628222 B1 KR 100628222B1 KR 1020040114613 A KR1020040114613 A KR 1020040114613A KR 20040114613 A KR20040114613 A KR 20040114613A KR 100628222 B1 KR100628222 B1 KR 100628222B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
buffer layer
copper
insulating film
forming
Prior art date
Application number
KR1020040114613A
Other languages
English (en)
Other versions
KR20060075730A (ko
Inventor
곽상윤
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040114613A priority Critical patent/KR100628222B1/ko
Publication of KR20060075730A publication Critical patent/KR20060075730A/ko
Application granted granted Critical
Publication of KR100628222B1 publication Critical patent/KR100628222B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832Multiple layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 버퍼 질화막을 더 형성하여 금속 배선간의 쇼트를 방지할 수 있는 구리 다마신 형성 방법에 관한 것으로, 기판 상에 제 1 층간 절연막을 증착하는 단계와, 상기 제 1 층간 절연막 상에 버퍼층을 형성하는 단계와, 상기 버퍼층 상부에 제 2 층간 절연막을 형성하는 단계와, 상기 제 2 층간 절연막, 버퍼층, 제 1 층간 절연막을 선택적으로 제거하여 콘택 홀을 형성하는 단계와, 상기 콘택 홀 및 상기 제 1 층간 절연막의 상부를 채우며 구리를 증착하는 단계 및 상기 버퍼층 표면을 기준으로 평탄화하여 구리 배선을 정의하는 단계를 포함하여 이루어짐을 특징으로 한다.
구리 다마신(Cu Damascene), 배선, 콘택 홀, 버퍼층, 평탄화, CMP(Chemical Mechanical Planation), 층간 절연막

Description

구리 다마신 형성 방법{Method for Fabricating Cu Damascene}
도 1a 내지 1c는 종래의 구리 다마신 형성 방법을 나타낸 공정 단면도
도 2a 내지 도 2e는 본 발명의 구리 다마신 형성 방법을 나타낸 공정 단면도
*도면의 주요 부분에 대한 부호 설명*
100 : 기판 101 : 질화막
102 : 층간 절연막 103 : 콘택 홀
104 : 구리 104a : 구리 배선
본 발명은 반도체 소자에 관한 것으로 특히, 버퍼 질화막을 더 형성하여 금속 배선간의 쇼트(short)를 방지할 수 있는 구리 다마신 형성 방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 구리 다마신 형성 방법을 설명하면 다음과 같다.
도 1a 내지 1c는 종래의 구리 다마신 형성 방법을 나타낸 공정 단면도이다.
도 1a와 같이, 종래의 구리 다마신 형성 방법은, 먼저, 기판(미도시, 상기 층간 절연막(10) 하부에 위치) 상에 층간 절연막(IMD: Inter Metal Dielectric)(10)을 증착한 후, 상기 층간 절연막(10)을 선택적으로 제거하여 콘택 홀을 형성한다.
도 1b와 같이, 상기 층간 절연막(10)의 콘택 홀을 채우며, 상기 층간 절연막(10)의 표면을 덮을 정도로 구리(12)를 증착한다.
도 1c와 같이, 상기 구리(12)를 상기 층간 절연막(10)의 표면 수준으로 평탄화(CMP : Chemical Mechanical Planation)하여 구리 배선(12a)을 형성한다.
이 때, 상기 인접한 콘택 홀(11)간의 구리 배선(12a)은 상기 평탄화하여 완전히 층간 절연막(10)의 표면 수준으로 평탄화가 이루어지지 않아, 끊어지지 않고 인접한 콘택 홀(11)간에 서로 연결되는 형성되는 등 금속 세레이션(metal serration)이 발생하여, 쇼트(short)가 발생한다.
일반적으로, 구리(Cu) 배선 형성 공정의 경우, CMP(Chemical Mechanical Planation)에 의한 물리적 연마가 불가피 하게 되어 비교적 기존 배선인 Al(알루미늄) 성분보다 상대적으로 금속 세레이션(Metal Serration)이 발생하기 쉽다. 이러한 금속 세레이션(Metal Serration)은 금속(Metal) 배선간의 단락(Short)을 야기 시킨다. 이러한 금속 라인(Metal Line) 간의 단락은 소자 구동시 초기에 초기 불량(Initial Fail)으로 나타나게 되며, 소자의 특성을 열화 시키는 주요 요인이 되고 있다. 최근 점점 소자의 집적도가 향상됨에 따라 금속 라인(Metal Line)간의 간격(Space)은 좁아지게 되며, 이에 반비례하여 CMP 공정에 의한 금속 세레이션(Metal Serration)은 더욱 더 증가하게 된다. 금속 세레이션(Metal Serration)에 의한 소자의 열화는 설계 시 설정해놓았던 데이터의 흐름을 전혀 다른 방향으로 변형시킴 으로써 정상적인 소자의 사용을 방해하는 요인이 된다. 이러한 금속 세레이션(Metal Serration)에 의한 소자의 열화는 디바이스의 집적도가 커지면 커질수록 크게 대두되며, 소자의 동작을 어렵게 할 뿐만 아니라 초기 불능(Initial Fail)의 원인이 되기 때문에 반드시 극복되어야 할 문제이다.
상기와 같은 종래의 구리 다마신 형성 방법은 다음과 같은 문제점이 있다.
상용화 되고 있는 Cu(구리) 배선 구조는 CMP(Chemical Mechanical Planation) 공정을 이용한 구리 다마신(Cu Damascene) 공정을 사용하고 있다. 그러나 구리 배선간의 간격(Space)이 짧아짐에 따라, CMP 공정 후에 구리(Cu) 배선이 서로 단락(Short) 되는 금속 세레이션(Metal Serration) 문제가 발생하여, 소자의 수율 및 성능의 저하를 가속시키고 있다.
따라서 본 발명에서는 이러한 기존 구조가 갖는 공정의 문제점을 개선하여 금속 세레이션(Metal Serration)을 방지함으로써, 에 의한 소자의 수율 향상과 열화 특성을 개선함으로써, 디바이스 수율 개선에 기여할 수 있는 새로운 형태의 버퍼층(SiN)을 갖는 구조를 제시하였다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 버퍼 질화막을 더 형성하여 금속 배선간의 쇼트(short)를 방지할 수 있는 구리 다마신 형성 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 구리 다마신 형성 방법은 기판 상에 제 1 층간 절연막을 증착하는 단계와, 상기 제 1 층간 절연막 상에 버퍼층을 형성하는 단계와, 상기 버퍼층 상부에 제 2 층간 절연막을 형성하는 단계와, 상기 제 2 층간 절연막, 버퍼층, 제 1 층간 절연막을 선택적으로 제거하여 콘택 홀을 형성하는 단계와, 상기 콘택 홀 및 상기 제 1 층간 절연막의 상부를 채우며 구리를 증착하는 단계 및 상기 버퍼층 표면을 기준으로 평탄화하여 구리 배선을 정의하는 단계를 포함하여 이루어짐에 그 특징이 있다.
상기 버퍼층은 SiN이다.
상기 버퍼층은 평탄화 공정에 대한 배리어층의 역할을 한다.
이하, 첨부된 도면을 참조하여 본 발명의 구리 다마신 형성 방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2e는 본 발명의 구리 다마신 형성 방법을 나타낸 공정 단면도이다.
본 발명의 구리 다마신 형성 방법은 다음의 순서로 진행된다.
먼저, 도 2a와 같이, 기판(미도시) 상에 제 1 층간 절연막(100)을 증착한다.
이어, 상기 제 1 층간 절연막(100) 상에 질화막(SiN) 성분의 버퍼층(101)을 형성한다.
도 2b와 같이, 상기 버퍼층(101) 상부에 제 2 층간 절연막(102)을 형성한다.
도 2c와 같이, 상기 제 2 층간 절연막(102), 버퍼층(101), 제 1 층간 절연막(100)을 선택적으로 제거하여 콘택 홀(103)을 형성한다. 이와 같은 콘택 홀(103) 형성 공정은 소정의 마스크 및 감광막을 이용한 식각 공정을 통해서 이루어지며, 이 때, 식각 공정 후 남아있는 패턴은 제 2 층간 절연막(102a), 버퍼층(101a) 및 제 1 층간 절연막(101a)이다.
도 2d와 같이, 상기 콘택 홀(103) 및 상기 제 1 층간 절연막(101a)의 상부를 채우며 구리(104)를 증착한다.
도 2e와 같이, 상기 버퍼층(101a)의 표면을 기준으로 CMP(Chemical Mechanical Planation) 공정을 통해 평탄화하여 구리 배선(104a)을 정의한다. 여기서, 상기 버퍼층(101a)은 평탄화 공정에 대한 배리어층의 역할을 한다.
본 발명의 구리 다마신 형성 방법은, 종래의 구리 배선 형성 시 문제가 되는 금속 세레이션(Metal Serration)을 평탄화 단계에서 버퍼층(101a)의 표면을 기준으로 안전하게 제거하도록 함으로써, 소자의 열화를 방지할 수 있다.
이 경우, 상기 제 1 층간 절연막(100) 상부에 버퍼층(101a) 및 제 2 층간 절연막(102a)이 더 형성되어 있어, CMP 평탄화 공정에서 공정 마진을 충분히 확보할 수 있으며, 상기 층간 절연막과 다른 성분인 질화막(SiN) 성분의 버퍼층(101a)이 상기 CMP 평탄화 공정에 대해 배리어 역할을 함으로써, CMP 공정 이후의 형성되는 구리 배선(104a)은 물리적 연마에 의해 일부 침식(erosion)이 발생하더라도 충분히 공정 여유(Process Margin)를 확보 할 수 있기 때문에, 금속 세레이션(Metal Serration)을 방지 할 수 있게 된다.
상기와 같은 본 발명의 구리 다마신 형성 방법은 다음과 같은 효과가 있다.
질화막 성분의 버퍼층을 층간 절연막 상에 더 형성하여 두어, 평탄화 공정에 서 이를 평탄화 배리어로 이용한다.
기존의 구리 다마신 형성 공정에서는, 구리(Cu) 배선 형성시 공정 여유가 없는 상태에서 CMP(Chemical Mechanical Planation) 공정만을 사용하므로, 구리(Cu) 배선간의 간격이 짧아짐에 따라 금속 세레이션(Metal Serration)을 초래하는 단점을 가지고 있다. 또한, 이러한 문제를 해결하기 위해 CMP의 공정 조건을 변경할 경우, 설계시 원하던 소자의 특성이 변화하여, 최종 소자의 특성에도 악영향을 초래 할 수 있다.
본 발명은 이러한 점을 개선한 구리 다마신 형성 방법에 관한 것으로, 별도의 새로운 물질이나 공정을 추가하여 적용하지 않고 단순히 공정 여유를 확보할 수 있는 버퍼층(Buffer SiN) 구조를 사용하여, 간단히 구리(Cu) 배선 구조를 형성하여 금속 세레이션(Metal Serration) 문제를 해결 할 수 있는 장점을 가지고 있다.

Claims (3)

  1. 기판 상에 제 1 층간 절연막을 증착하는 단계;
    상기 제 1 층간 절연막 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상부에 제 2 층간 절연막을 형성하는 단계;
    상기 제 2 층간 절연막, 버퍼층, 제 1 층간 절연막을 선택적으로 제거하여 콘택 홀을 형성하는 단계;
    상기 콘택 홀 및 상기 제 1 층간 절연막의 상부를 채우며 구리를 증착하는 단계; 및
    상기 버퍼층 표면을 기준으로 평탄화하여 구리 배선을 정의하는 단계를 포함하여 이루어짐을 특징으로 하는 구리 다마신 형성 방법.
  2. 제 1항에 있어서,
    상기 버퍼층은 SiN인 것을 특징으로 하는 구리 다마신 형성 방법.
  3. 제 1항에 있어서
    상기 버퍼층은 평탄화 공정에 대한 배리어층인 것을 특징으로 하는 구리 다마신 형성 방법.
KR1020040114613A 2004-12-29 2004-12-29 구리 다마신 형성 방법 KR100628222B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114613A KR100628222B1 (ko) 2004-12-29 2004-12-29 구리 다마신 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114613A KR100628222B1 (ko) 2004-12-29 2004-12-29 구리 다마신 형성 방법

Publications (2)

Publication Number Publication Date
KR20060075730A KR20060075730A (ko) 2006-07-04
KR100628222B1 true KR100628222B1 (ko) 2006-09-26

Family

ID=37168231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114613A KR100628222B1 (ko) 2004-12-29 2004-12-29 구리 다마신 형성 방법

Country Status (1)

Country Link
KR (1) KR100628222B1 (ko)

Also Published As

Publication number Publication date
KR20060075730A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
JP3672752B2 (ja) デュアルダマシン構造体とその形成方法
US20040232552A1 (en) Air gap dual damascene process and structure
US6638849B2 (en) Method for manufacturing semiconductor devices having copper interconnect and low-K dielectric layer
KR20050114784A (ko) 반도체 소자의 구리배선 형성방법
US20020127849A1 (en) Method of manufacturing dual damascene structure
KR100552815B1 (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법
KR20050068889A (ko) 반도체 소자의 구리 배선 형성 방법
KR100628222B1 (ko) 구리 다마신 형성 방법
KR20090024854A (ko) 반도체 소자의 금속배선 및 그 형성방법
US7662711B2 (en) Method of forming dual damascene pattern
KR100557612B1 (ko) 반도체소자의 금속배선 형성방법
KR20050046052A (ko) 반도체 소자의 금속배선 형성방법
KR100853800B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100728486B1 (ko) 반도체 소자의 배선 형성방법
KR100967199B1 (ko) 반도체 소자 금속 배선 및 그의 제조 방법
KR20020086100A (ko) 다층 배선의 콘택 형성 방법
KR100249389B1 (ko) 비아 홀의 형성 방법
KR100503381B1 (ko) 반도체 소자의 금속 배선과 그 형성 방법
KR100265972B1 (ko) 반도체장치의다층배선형성방법
KR100452315B1 (ko) 반도체 소자 제조방법
KR20070055910A (ko) 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법
KR100723253B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100671558B1 (ko) 반도체 소자의 금속 배선 형성방법 및 그 반도체 소자
KR100789612B1 (ko) 금속 배선 형성 방법
KR100688719B1 (ko) 반도체 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee