KR100627098B1 - 저유전율 절연막의 형성 방법 - Google Patents

저유전율 절연막의 형성 방법 Download PDF

Info

Publication number
KR100627098B1
KR100627098B1 KR1020040038083A KR20040038083A KR100627098B1 KR 100627098 B1 KR100627098 B1 KR 100627098B1 KR 1020040038083 A KR1020040038083 A KR 1020040038083A KR 20040038083 A KR20040038083 A KR 20040038083A KR 100627098 B1 KR100627098 B1 KR 100627098B1
Authority
KR
South Korea
Prior art keywords
insulating film
forming
dielectric constant
film
low dielectric
Prior art date
Application number
KR1020040038083A
Other languages
English (en)
Other versions
KR20040103393A (ko
Inventor
오다이라도시유키
시오야요시미
Original Assignee
도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠
가부시끼가이샤 한도따이 프로세스 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠, 가부시끼가이샤 한도따이 프로세스 켄큐쇼 filed Critical 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠
Publication of KR20040103393A publication Critical patent/KR20040103393A/ko
Application granted granted Critical
Publication of KR100627098B1 publication Critical patent/KR100627098B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/46—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes silicones
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 저유전율 절연막의 형성 방법에 관한 것이다. 그 구성은 (a)Si-O-Si의 골격 구조에 Si-CH3 결합을 함유하는 절연막을 기판 상에 형성하는 공정과, (b)감압 분위기 중에서 절연막에 자외선을 조사하여, 절연막 중의 Si-CH3 결합으로부터 CH3 기를 탈리하는 공정과, (c)탈리된 CH3 기를 절연막 중으로부터 배출하는 공정을 갖는다.
저유전율 절연막

Description

저유전율 절연막의 형성 방법{METHOD OF FORMING LOW DIELECTRIC CONSTANT INSULATING FILM}
도 1은 본 발명의 실시 형태인 저유전율 절연막의 형성 방법에 사용되는 자외선 조사 처리 장치의 구성을 나타내는 측면도.
도 2는 본 발명의 제1 실시예인 저유전율 절연막의 형성 방법에 의해 형성된 플라즈마 CVD 절연막에 관한 것으로, 자외선 조사 처리 전후에서의 막 중의 포어 사이즈(pore size)의 분포 상태에 대해서 나타내는 그래프.
도 3은 본 발명의 제1 실시예인 저유전율 절연막의 형성 방법에 의해 형성된 플라즈마 CVD 절연막에 관한 것으로, 자외선 조사 처리 전후에서의 막 중의 포어 사이즈의 변화 모양에 대해서 나타내는 그래프.
도 4는 본 발명의 제1 실시예인 저유전율 절연막의 형성 방법에 의해 형성된 플라즈마 CVD 절연막에 관한 것으로, 자외선 조사 처리 전후에서의 막 중의 CH3 기의 배출 상태에 대해서 나타내는 그래프.
도 5는 본 발명의 제1 실시예인 저유전율 절연막의 형성 방법에 의해 형성된 플라즈마 CVD 절연막에 관한 것으로, 자외선 조사 처리 전후에서의 막의 기계적 강도(영률(Young's modulus))에 대해서 나타내는 그래프.
도 6은 본 발명의 제1 실시예인 저유전율 절연막의 형성 방법에 의해 형성된 플라즈마 CVD 절연막에 관한 것으로, 자외선 조사 처리 전후에서의 막의 기계적 강도(경도)에 대해서 나타내는 그래프.
도 7은 본 발명의 제4 실시예인 저유전율 절연막의 형성 방법에 의해 형성된 도포 절연막에 관한 것으로, 자외선 조사 처리 전후에서의 막 중의 포어 사이즈의 변화 모양에 대해서 나타내는 그래프.
[부호의 설명]
1…챔버, 2…배기 장치, 3…자외선원, 4…배기 배관, 5…개폐 밸브,
6…투과로, 7…셔터, 8…기판 유지대, 9…히터, 10…기판
본 발명은 저유전율 절연막 및 그 형성 방법에 관한 것이다.
근년, 반도체 집적회로에서는, 배선 사이를 전달하는 신호의 지연을 억제하여, 회로 전체의 처리 속도를 향상시키기 위해, 저유전율을 가진 절연막(이하, 저유전율 절연막이라 함)이 사용되고 있다.
반도체 로드 맵에서는, 디자인 룰이 60nm로 되는 세대 이후에 비유전율 2.5이하의 층간 절연막이 요망되고 있지만, 지금까지 많은 절연 재료가 검토된 결과, 재료 단체(單體)로 비유전율이 2.5이하를 실현하는 것은 어렵다고 판명되었다. 그 때문에, 절연 재료로서는 비유전율 2.5이상의 것을 사용하면서, 형성 절연막 중에 나노미터 내지 서브나노미터의 포어를 도입하여 다공질화하여, 막 밀도를 낮춤에 의해 절연막 전체의 실효 유전율을 저감하는 방법이 사용되게 되었다.
예를 들면, 첨가물을 형성막 중에 넣고, 그 후 산화 등에 의해 막으로부터 배제하여 다공질화하는 예가 일본 특개2000-273176호 공보에 기재되어 있다.
그러나, 절연막내에 포어를 도입하여 다공질화하면, 막 전체의 기계적 강도가 큰폭으로 저하하여, 막형성 이후의 공정에서 평탄화를 위해서 행해지는 연마 공정(CMP：chemichal mechanical polishing)에 견딜수 없다는 문제가 생긴다. 이 문제를 해결하기 위해, 포어 사이즈를 작게 하거나, 또는 포어율을 낮게 하면, 막의 기계적 강도가 올라가지만, 필요로 하는 낮은 비유전율이 얻어지지 않는다.
본 발명은 기존의 반도체 제조 프로세스에 적합한 강한 막강도를 갖고, 또한 보다 낮은 비유전율을 가진 절연막을 형성할 수 있는 저유전율 절연막 및 그 형성 방법을 제공하는 것을 목적으로 하는 것이다.
본 발명에 의하면, 우선, 기판 상에 플라즈마 여기 화학 기상 성장법이나 스핀 도포법 등 기존의 막형성 방법을 사용하여, 비다공질 또는 다공질에서도 포어 사이즈가 수 nm이하로 작고, 또한 기계적 강도가 충분한 Si-O-Si의 골격 구조에 Si-CH3 결합을 함유하는 절연막을 형성한다. 또는, 비다공질 또는 다공질에서도 포어 사이즈가 수 nm이하로 작고, 또한 Si-O-Si 이외의 Si-O의 실리카 골격 구조에 Si-CH3 결합을 함유하는 절연막으로서, 감압 분위기 중에서의 자외선 조사에 의해 기계적 강도를 향상시킬 수 있는 절연막을 형성한다.
이어서, 감압 분위기 중, 또는 불활성 가스 및 질소를 주로 함유하는 감압 분위기 중에서의 자외선 조사에 의해 절연막 중의 Si-CH3 결합으로부터 CH3 기를 탈리하여, 탈리된 CH3 기를 절연막 중으로부터 배출시킨다. 예를 들면 자외선 조사 시에 동시에 기판을 가열함으로써, 탈리된 CH3 기의 배출을 촉진시킬 수 있다. 이것에 의해, 비다공질 절연막의 경우, 막을 다공질화시킬 수 있고, 다공질 절연막의 경우, 작은 포어를 보다 크게 할 수 있다.
이 경우, 조사하는 자외선의 에너지를 Si-CH3 결합기의 결합 에너지보다도 높고, 골격 구조를 형성하고 있는 Si-O-Si 또는 Si-O-Si 이외의 Si-O의 결합 에너지보다도 낮게 한다. 예를 들면, 자외선의 파장 120nm이상(에너지 10eV이하에 상당한다.)으로 함에 의해, Si-O-Si 등의 골격 구조에 영향을 주지 않고, 절연막 중의 Si-CH3 결합으로부터 CH3 기를 탈리할 수 있다. 바꾸어 말하면, 본원 발명에서는 막강도를 높이기 위해서 최초부터 골격 구조가 견고한 절연막, 또는 감압 분위기 중에서의 자외선 조사에 의해 골격 구조가 견고한 절연막으로 변환되는 절연막을 형성해 두는 것이 중요하다. 특히, 막형성 재료로서 Si-CH3 결합을 갖는 실록산계의 유기 화합물을 사용한 경우, 막강도는 골격 구조로 되는 Si-O-Si 결합에 의존하게 되어, 다른 골격 구조와 비교하여 바람직하다. 또는, Si-CH3 결합을 갖는 기 타의 유기 화합물을 사용한 경우, 감압 분위기 중에서의 자외선 조사에 의해 골격 구조가 견고한 절연막으로 변환되기 때문에, 바람직하다.
본원 발명에 의하면, 최초부터 Si-O-Si라는 골격 구조가 견고한 절연막, 또는 Si-O-Si 이외의 실리카 골격 구조를 갖고, 감압 분위기 중에서의 자외선 조사에 의해 골격 구조가 견고한 절연막으로 변환되는 절연막을 막형성해 두고, 그 절연막에 대해서 산화에 의하지 않고 감압 분위기 중에서 자외선 조사함에 의해, 그 골격 구조에 영향을 주지 않고 유기기인 CHn 기를 탈리시켜, 절연막 중으로부터 배출하기 때문에, 절연막의 강도를 향상시키는 동시에, 절연막의 저유전율화를 도모할 수 있게 된다.
[바람직한 태양의 설명]
이하에, 본 발명의 실시의 형태에 대해서 도면을 참조하면서 설명한다.
(본 발명의 실시 형태인 저유전율 절연막의 형성 방법에 사용하는 자외선 처리 장치의 설명)
도 1은 본 발명의 실시 형태에 의한 저유전율 절연막의 형성 방법에 사용되는 자외선 처리 장치의 구성을 나타내는 측면도이다.
이 자외선 처리 장치는 도 1에 나타내는 바와 같이, 감압 가능한 챔버(1)를 구비하고, 챔버(1)는 배기 배관(4)을 통하여 배기 장치(2)와 접속되어 있다. 배기 배관(4)의 도중에는 챔버(1)의 배기/비배기를 제어하는 개폐 밸브(5)가 마련되어 있다.
챔버(1)내에는 기판 유지대(8)가 구비되고, 기판 유지대(8)는 기판 유지대(8) 상의 기판(10)을 가열하는 히터(9)를 구비하고 있다.
또한, 챔버(1)의 기판 유지대(8) 상부에 자외선 투과로(6)를 거쳐서 자외선원(3)을 구비하고 있다. 자외선 통로(6)의 도중에는 자외선의 통로를 개폐 제어하는 셔터(7)를 구비하고 있다.
자외선원(3)으로서 중수소 램프, 저압 수은 램프, 또는 크세논 램프 등을 사용할 수 있다. 이들 램프로부터 발생하는 자외선은 단색이 아니라 넓은 범위에 걸쳐서 에너지가 분포하기 때문에, 절연막의 골격 구조의 결합이 절단될 우려가 있다. 이 경우, 절연막의 골격 구조의 결합을 절단하는 높은 에너지의 자외선을 커트하는 필터를 통하여 조사하는 것이 바람직하다. 또한, 절연막의 골격 구조에 영향을 주지 않고 Si-CHn(n＝1,2,3) 결합으로부터 CHn 기를 탈리시킬 수 있는 에너지 범위에 합치하면, 레이저(KrF 레이저, ArF 레이저, F2 레이저 등), 각종 엑시머 램프 등을 사용해도 좋다.
또한, 상기 자외선 처리 장치는 자외선 조사 처리를 단독으로 행하는 장치이지만, 플라즈마 여기 CVD법에 의한 막형성을 행할 수 있도록, 막형성 가스의 공급원이나 챔버로의 도입구를 마련하고, 챔버내에 대향 전극을 마련하여, 고주파 전원을 대향 전극에 접속하도록 해도 좋다. 이것에 의해, 막형성과 막형성 후의 자외선 조사 처리를 동일 챔버내에서 연속하여 행할 수 있다.
또한, 멀티 챔버 방식을 채용하고 있는 플라즈마 CVD 막형성 장치의 경우, 1 개의 챔버를 자외선 처리용으로 한다. 이것에 의해, 자외선 처리 후, 기판(10)을 대기에 노출하지 않고, 배리어막의 형성 등을 행할 수 있게 되어, 수분의 흡착 등에 의한 비유전율의 상승, 내전압 열화 등을 방지할 수 있다.
(본 발명의 실시 형태인 저유전율 절연막의 형성 방법의 설명)
다음에, 본 발명의 실시 형태인 저유전율 절연막의 형성 방법에 대해서 설명한다.
먼저, 저유전율 절연막을 형성하기 위한 전체의 공정을 설명한다.
우선, Si-O-Si 또는 기타의 실리카 골격 구조에 Si-CHn(n＝1,2,3) 결합을 함유하는 절연막을 기판 상에 형성한다. 이 경우, 막형성 방법으로서 다음의 2종류가 있다.
(a)평행 평판형 플라즈마 여기 CVD 장치를 사용하여, Si-CH3 결합을 갖는 실록산계 또는 기타의 유기 화합물을 함유하는 막형성 가스를 대향 전극 사이에 도입하고, 대향 전극 사이에 전력을 인가하여 플라즈마를 생성하고, 반응시켜 기판 상에 Si-CHn 결합을 함유하는 CVD 절연막을 형성한다. 또는,
(b)스핀 코팅에 의해, Si-CH3 결합을 갖는 실록산계의 유기 SOG(Spin-On Glass)를 기판 상에 도포하고, 형성된 도포막을 가열하여 용제를 증발시켜, Si-CHn 결합을 함유하는 도포 절연막을 형성한다.
그 다음에, 형성한 절연막에 감압 분위기 중에서 자외선을 조사하여, 절연막 중의 Si-CHn 결합으로부터 CHn 기를 탈리한다. 이 경우, 자외선의 파장을 120nm이상으로 한다. 이 파장은 10eV이하의 에너지에 상당하고, Si-O-Si 등의 골격 구조에 영향을 주지 않고 Si-CHn 결합으로부터 CHn 기를 탈리시킬 수 있는 에너지 범위에 합치한다.
다음에, 절연막 중으로부터 탈리한 CHn 기를 배출한다. 예를 들면, 기판 가열 온도를 상온∼450℃, 바람직하게는 100∼450℃로 한다. 그 결과, 탈리된 CH3 기가 절연막 중으로부터 배출된다. 이것에 의해, 저유전율 절연막이 형성된다.
또한, 기판 가열 온도의 상한을 450℃로 하는 것은, 구리나 알루미늄 등이 이미 형성되어 있는 경우에, 재료 자체의 변질이나 주위 물질과의 반응을 방지하기 위한 것이다. 또한, 그 하한은 상온 이상이면 좋지만, 100℃이상으로 하면 CHn 기의 배출을 보다 신속히 행할 수 있기 때문이다.
이들 일련의 공정에서, 자외선을 조사하여 절연막 중의 Si-CH3 결합으로부터 CH3 기를 탈리하는 공정과, 절연막 중으로부터 탈리된 CH3 기를 배출하는 공정을 한 번에 행할 수 있다. 이 경우, 기판을 가열한 상태에서, 자외선을 조사한다.
또한, 상기의 일련의 공정을 반복하여 행하고, 이 실시 형태의 저유전율 절연막을 다층으로 적층하여, 전체로서 막 두께가 두꺼운 저유전율 절연막을 형성할 수도 있다.
다음에, 구체적인 막형성 재료의 특히 유효한 구성을 열거한다.
(i)막형성 가스
(α)막형성 가스의 구성
(a)산화성 가스／Si-CH3 결합을 갖는 실록산계의 유기 화합물
(b)산화성 가스／Si-CH3 결합을 갖는 실록산계의 유기 화합물／CxHyF z
(c)산화성 가스／Si-CH3 결합을 갖는 기타의 유기 화합물
(d)산화성 가스／Si-CH3 결합을 갖는 기타의 유기 화합물／CxHyFz
(β)Si-CH3 결합을 갖는 실록산계의 유기 화합물, 산화성 가스 및 CxHyF z의 구체적인 예
(a)Si-CH3 결합을 갖는 실록산계의 유기 화합물
　 헥사메틸디실록산(HMDSO：(CH3)3Si-O-Si(CH3)3)
　 옥타메틸시클로테트라실록산(OMCTS)
[화학식 1]
Figure 112004022707219-pat00001
옥타메틸트리실록산(OMTS)
[화학식 2］
Figure 112004022707219-pat00002
테트라메틸시클로테트라실록산(TMCTS)
[화학식 3］
Figure 112004022707219-pat00003
(b) Si-CH3 결합을 갖는 기타의 유기 화합물
　 디메틸디메톡시실란(Si(CH3)2(OCH3)2),
　 테트라메틸실란(Si(CH3)4),
　 트리메틸실란(SiH(CH3)3),
　 디메틸실란(SiH2(CH3)2),
　 모노메틸실란(SiH3(CH3))
(c)산화성 가스
H2O, N2O, CH3OH, C2H5OH, H2O2 , 또는 O2
이들 산화성 가스 중, 어느 하나, 또는 그들을 2개 이상 조합한 것을 사용할 수 있다.
(d)CxHyFz(x는 양의 정수, y는 0 또는 양의 정수, z는 0 또는 양의 정수이고, y와 z는 동시에 0으로 되지 않는다.)
C3F8
C4F8
CHF3
C2H4
(ii)도포 용액
(α)Si-CH3 결합을 갖는 실록산계의 유기 SOG
　　 알킬실세스키옥산 폴리머(MSQ)
다음에, 상기 저유전율 절연막의 형성 방법에 의해 형성된 저유전율 절연막에 대해서, 자외선 조사 처리 전후에서의 막 중의 포어 사이즈의 변화 모양, 자외선 조사 처리 후에서의 막 중의 포어 분포 상태, 자외선 조사 처리 전후에서의 막 중의 CH3 기의 배출 상태, 자외선 조사 처리 전후에서의 막의 기계적 강도 및 비유전율의 변화 모양을 조사한 결과에 대해서 설명한다.
(1)제1 실시예
시료는, 이하에 나타내는 플라즈마 CVD의 막형성 조건에 의해 실리콘 기판 상에 실리콘 산화막을 형성하여, 하기의 자외선 처리 조건에 의해 자외선 조사 처리를 행하였다.
(막형성 조건 I)
(i)막형성 가스 조건
　 HMDSO 가스 유량：50 sccm
　 H2O 가스 유량：1,000 sccm
　 C4F8 가스 유량：50 sccm
　 가스 압력：1.75 Torr
(ii)플라즈마화 조건
　 고주파 전력(13.56MHz)PHF：300W
저주파 전력( 380KHz)PLF：0W
(iii)기판 가열 온도：375℃
(iv)막형성된 실리콘 산화막
　 막두께：650nm
(자외선 처리 조건)
(i)자외선원：중수소 램프
　 자외선 파장：120∼400nm
전력：30W
(ii)기판 가열：400℃
(iii)처리 시간：30분
다음에, 상기와 같이 하여 형성된 저유전율 절연막에 대해서, 자외선 조사 처리 전후에서의 막 중의 포어 사이즈의 변화 모양을 조사하였다. 조사는, 본 출원의 출원인인 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠(National Institute of Advanced Industrial Science and Technology(AIST))가 개발한 양전자 소멸 수명 측정법을 사용하여 포어 사이즈 분포를 측정함에 의해 행하였다. 양전자 소멸 수명 측정법이라 함은, 양전자를 시료에 조사하여, 시료 내부로부터 발생하는 γ선을 신틸레이터 및 광전자 증배관에 의해 검출함에 의해 포어의 크기나 분포를 측정하는 방법이다.
그 결과를 도 2에 나타낸다. 도 2의 세로축은 선형 눈금으로 표시한 상대 강도를 나타내고, 가로축은 포어 사이즈(nm)를 나타낸다. 도 2 중, 점선은 자외선 처리전의 포어 사이즈의 분포를 나타내고, 실선은 자외선 처리 후의 포어 사이즈의 분포를 나타낸다.
도 2에 의하면, 포어 사이즈는 넓은 분포를 갖지만, 자외선 조사에 의해서 포어 사이즈의 분포가 전체로서 큰 쪽으로 쉬프트해 있어, 포어 사이즈가 크게 되어 있음을 나타내고 있다. 평균 포어 사이즈는, 자외선 처리전에 1.22nm였지만, 자외선 처리 후에 1.36nm로 되었다.
다음에, 자외선 조사 처리 전후에서의 형성막의 막두께 방향의 평균 포어 사 이즈의 분포에 대해서 조사하였다. 그 결과를 도 3에 나타낸다. 도 3의 세로축은 포어 사이즈(nm)를 나타내고, 가로축은 대수(對數) 눈금으로 표시한 형성막의 표면으로부터 측정한 깊이(nm)를 나타낸다. 도 3 중, ○표를 연결한 점선은 자외선 조사 처리 전의 평균 포어 사이즈를 나타내고, ●표를 연결한 실선은 자외선 조사 처리 후의 평균 포어 사이즈를 나타낸다.
도 3에 의하면, 자외선 조사 처리에 의한 포어 사이즈의 변화는 형성막의 막두께 전체에 미치고 있음을 알 수 있다.
다음에, 자외선 조사 처리 전후에서의 형성막으로부터의 메틸기(CH3 기)의 배출 상태를 각각 조사하였다. 조사는 형성막의 적외 흡수 스펙트럼을 측정함에 의해 행하였다. 그 결과를 도 4에 나타낸다. 도 4의 세로축은 선형 눈금으로 표시한 흡수 강도(임의 단위)를 나타내고, 가로축은 파수(波數)(cm-1)를 나타낸다.
도 4에 나타내는 결과에 의하면, 자외선 조사에 의해, Si-CH3 결합(파수 1,275cm-1) 및 C-H 결합(파수 2,950cm-1)으로부터의 신호 강도가 큰폭으로 감소하였다. 이로부터, 자외선 조사에 의한 포어 사이즈의 확대는, 포어내의 메틸기가 탈리한 것에 기인하는 것으로 추정된다. 한편, 파수 1,000∼1,250cm-1에 분포하는 Si-O 결합의 피크 형상이 거의 변화하지 않으므로, Si-O-Si 결합으로 이루어지는 실리카의 골격 구조에 큰 변화는 없는 것으로 생각된다.
또한, 자외선 조사를 하지 않고 단지 400℃의 가열 처리를 같은 시간 행한 것만으로는, 포어 사이즈 분포 및 적외 흡수 스펙트럼에 전혀 변화가 일어나지 않음을 확인하였다.
다음에, 자외선 조사 전후에서의 형성막의 기계적 강도(영률(Young's modulus)과 경도)를 조사하였다. 조사는 탐침을 시료 표면으로부터 조금씩 밀어넣어 임의의 깊이에서 영률 등을 측정함에 의해 행하였다.
그 결과를 도 5 및 도 6에 나타낸다. 도 5의 세로축은 선형 눈금으로 표시한 영률(GPa)을 나타내고, 가로축은 선형 눈금으로 표시한 표면으로부터의 깊이(nm)를 나타낸다. 도 6의 세로축은 선형 눈금으로 표시한 경도(GPa)를 나타내고, 가로축은 선형 눈금으로 표시한 표면으로부터의 깊이(nm)를 나타낸다.
그 조사 결과에 의하면, 표면으로부터의 깊이 30∼40nm에서의 값을 영률 및 경도로 한 경우, 자외선 조사 전에 영률 12.73GPa, 경도 1.87GPa인 것이, 자외선 조사 후에 영률 23.98GPa, 경도 3.01GPa로 되었다. 자외선 조사에 의해 막의 기계적 강도가 유지될 뿐만이 아니라, 더 향상함은, 자외선 조사에 의해 메틸기가 탈리하고, 미결합으로 된 본드 끼리 일부 결합하여, 이것에 의해 골격 구조의 강도가 증대했기 때문으로 생각된다.
다음에, 자외선 조사 처리 전후에서의 막의 비유전율을 조사하였다. 조사는 실리콘 산화막에 직류 전압을 인가하고, 그 직류 전압에 주파수 1MHz의 신호를 중첩한 C－V 측정법에 의해 용량을 측정하여, 그 용량값으로부터 산출하였다. 조사 결과에 의하면, 자외선 조사전에 비유전율 2.74였던 것이, 자외선 조사 후에 2.67로 되었다.
이상과 같이, 자외선 조사에 의해 막강도를 유지／향상시키고, 또한 비유전율을 저감할 수 있었다. 이와 같이, 본원 발명에 의한 저유전율 절연막의 형성 방법은 매우 유효하다고 할 수 있다.
또한, 이 실시예에서는, 메틸기의 탈리한 미결합 본드끼리의 재결합에 의한 것으로 추정되는 막강도의 향상이 인정되었지만, 이러한 재결합 반응이 너무 많이 일어나면, 경우에 따라서는 막의 수축, 고밀도화를 일으켜, 비유전율을 역으로 올릴 우려가 있다. 또한, 메틸기는 내습성을 향상시키는 작용을 갖고 있으므로, 모든 메틸기를 제거함이 저유전율 절연막에서 좋다고만 할 수는 없다. 따라서, 재결합 반응이 일어나는 빈도나 제거하는 메틸기의 양을 조정할 필요가 있다. 이 조정은, 자외선 조사량(전력, 조사 시간 등)을 조정함에 의해 행할 수 있다.
(2)제2 실시예
제2 실시예에서는, 제1 실시예와 다른 막형성 가스를 사용하여 실리콘 산화막을 형성하고, 또한 자외선 조사 시의 기판 가열 온도의 차이에 의한 포어 사이즈 및 비유전율에 주는 영향에 대해서 조사하였다. 시료는 제1 실시예와 마찬가지로 실리콘 기판 상에 저유전율 절연막인 실리콘 산화막을 형성하고, 그 실리콘 산화막에 대해서 자외선 조사 처리하였다. 그 실리콘 산화막은, 플라즈마 CVD법에 의해 이하의 막형성 조건으로 형성하였다.
(막형성 조건 II)
(i)막형성 가스 조건
HMDSO 가스 유량：50 sccm
H2O 가스 유량：1,000 sccm
가스 압력：1.75 Torr
(ii)플라즈마화 조건
고주파 전력(13.56MHz)PHF：300W
저주파 전력( 380KHz)PLF：0W
(iii)기판 가열 온도：375℃
(iv)막형성된 실리콘 산화막
막두께：650nm
(자외선 처리 조건)
(i)자외선원：중수소 램프
자외선 파장：120∼400nm
전력：30W
(ii)기판 가열 ：200℃, 400℃
(iii)처리 시간 ：20분
　이 실리콘 산화막에 대해서, 자외선 조사 처리 전후에서의 막 중의 포어 사이즈 및 막의 비유전율(k)의 변화 모양을 조사하였다.
조사 결과에 의하면, 포어 사이즈에 관하여, 자외선 조사 전에 0.96nm였던 것이, 자외선 조사 후, 기판 가열 온도가 200℃인 경우, 1.02nm로 되고, 400℃의 경우, 1.17nm로 되었다.
또한, 비유전율에 관해서는, 자외선 조사전에 대략 2.58이었던 것이, 자외선 조사 후에 2.42까지 저감하였다.
이상의 조사 결과로부터, 기판 가열 온도는 절연막의 골격 구조에 영향이 없는 범위로 되도록 높게 한 편이 큰 포어 사이즈를 얻을 수 있어, 보다 낮은 비유전율을 기대할 수 있다.
(3)제3 실시예
제3 실시예에서는, 특히, 막 중의 메틸기의 양의 차이가 포어 사이즈 및 비유전율에 주는 영향에 대해서 조사하였다. 그 때문에, 시료는 제1 실시예, 제2 실시예와 다른 막형성 가스를 사용하여, 제1 실시예와 동일한 실리콘 기판 상에 저유전율 절연막인 실리콘 산화막을 형성하였다. 그 실리콘 산화막은 플라즈마 CVD법에 의해 이하의 막형성 조건으로 형성하였다.
(막형성 조건 III)
(i)막형성 가스 조건
HMDSO 가스 유량：50 sccm
H2O 가스 유량：1,000 sccm
C2H4 가스 유량：50 sccm
가스 압력：1.75 Torr
(ii)플라즈마화 조건
고주파 전력(13.56MHz)PHF：300W
저주파 전력(380KHz)PLF：0W
(iii)기판 가열 온도：400℃
(iv)막형성된 실리콘 산화막
막두께：650nm
(자외선 처리 조건)
(i)자외선원：중수소 램프
자외선 파장：120∼400nm
전력：30W
(ii)기판 가열：400℃
(iii)처리 시간：30분
이 실리콘 산화막에 대해서, 자외선 조사 처리 전후에서의 막의 비유전율(k)의 변화 모양을 조사하였다.
조사 결과에 의하면, 비유전율에 관하여, 자외선 조사전에 대략 2.66이었던 것이 자외선 조사 후에 2.45까지 저감하였다. 이 실시예에서, 비유전율의 저감 비율이 큰 것은, 원료 가스에 C2H4 가스를 함유하므로, 형성막 중의 메틸기의 농도가 높고, 그 때문에 포어의 생성량이 많아졌기 때문으로 생각된다. 바꾸어 말하면, 자외선 조사 처리전의 상태에서 약한 결합기의 함유량이 많은 절연막일수록 비유전율의 저감 효과가 크다고 할 수 있다.
(4)제4 실시예
제4 실시예에서는, 도포법에 의해 막형성한 실리콘 산화막에 대해서 조사하였다. 시료는 Si-CH3 결합을 갖는 실록산계의 유기 SOG를 사용하여, 도포법에 의해 제1 실시예와 같이 실리콘 기판 상에 저유전율 절연막인 실리콘 산화막을 형성하였다. 그 실리콘 산화막은 이하의 막형성 조건으로 형성하였다.
(막형성 조건 IV)
(i)도포 조건
도포 용액：알킬실세스키옥산 폴리머(MSQ)
회전 속도：2,000∼3,000rpm
(ii)도포 후 열처리 조건
가열 온도 ：400℃
(iii)막형성된 실리콘 산화막
막두께：400nm
(자외선 처리 조건)
(i)자외선원：중수소 램프
자외선 파장 ：120∼400nm
전력：30W
(ii)기판 가열：400℃
(iii)처리 시간：30분
이 실리콘 산화막에 대해서, 자외선 조사 처리 전후에서의 포어 사이즈 분포를 조사한 결과를 도 7에 나타낸다. 도 7의 세로축은 선형 눈금으로 표시한 강도(임의 단위)를 나타내고, 가로축은 포어 사이즈(nm)를 나타낸다.
도 7에 의하면, 평균 포어 사이즈는 자외선 조사전에 0.81nm였던 것이, 자외선 조사 후에 1.11nm로 되었다. MSQ를 사용한 도포법에 의해 형성한 도포 실리콘 산화막에서도 자외선 조사에 의해 포어 사이즈가 커짐을 확인할 수 있었다. 그 도포 실리콘 산화막도, Si－O－Si의 실리카 네트워크 구조(골격 구조)의 일부에 메틸기가 결합한 구조를 갖고, 자외선 조사에 의해, 골격 구조에 영향을 주지 않고 매틸기가 탈리하여, 포어 사이즈가 커진 것으로 생각된다.
이상과 같이, 본 발명의 실시 형태에 의하면, 플라즈마 CVD법 또는 도포법에 의해, 최초부터 Si-O-Si라는 골격 구조가 견고한 절연막으로서 Si-CH3 결합을 함유하는 절연막을 막형성해 두고, 그 절연막에 대해서 산화에 의하지 않고 감압 분위기 중에서 자외선 조사하여 절연막 중의 Si-CH3 결합으로부터 CH3 기를 탈리하여, 절연막 중으로부터 배출한다.
이 경우, 조사하는 자외선의 에너지를 Si-CH3 결합기의 결합 에너지보다도 높고, 골격 구조를 형성하고 있는 Si-O-Si의 결합 에너지보다도 낮게 함에 의해, 절연막의 골격 구조에 영향을 주지 않고, 절연막 중의 Si-CH3 결합으로부터 CH3 기를 탈리할 수 있다.
이것에 의해, 절연막의 강도를 유지 또는 향상시킴과 동시에, 절연막의 저유전율화를 도모할 수 있게 된다.
이상, 실시 형태에 의해 본 발명을 상세히 설명했지만, 본 발명의 범위는 상기 실시 형태에 구체적으로 나타낸 예에 한정되는 것은 아니며, 본 발명의 요지를 일탈하지 않는 범위의 상기 실시 형태의 변경은 본 발명의 범위에 포함된다.
예를 들면, 최초로 막형성하는 절연막의 막형성 조건을 제1 실시예 내지 제4 실시예에 기재하고 있지만, 이것에 한정되지 않는다. Si-O-Si의 골격 구조에 Si-CHn(n＝1,2,3) 결합을 함유하는 절연막을 형성할 수 있는 막형성 조건으로 막형성한 절연막이면, 본 발명의 적용에 의해 본 발명의 효과를 얻을 수 있다.
또한, Si-O-Si 이외의 Si-O의 실리카 골격 구조에 Si-CHn(n＝1,2,3)결합을 함유하는 절연막으로서, 감압 분위기 중에서의 자외선 조사에 의해 기계적 강도가 강고한 막으로 변환할 수 있는 절연막을 형성할 수 있는 막형성 조건으로 막형성한 절연막이어도 좋다. 예를 들면, Si-CH3 결합을 갖는 기타의 유기 화합물인, 디메틸디메톡시실란(Si(CH3)2(OCH3)2), 테트라메틸실란(Si(CH3 )4), 트리메틸실란(SiH(CH3)3) , 디메틸실란(SiH2(CH3)2) 또는 모노메틸실란(SiH3(CH3 ))을 사용할 수도 있다. 이 경우, 막형성 직후의 절연막은 Si-O-Si 이외의 Si-O라는 실리카 골격 구조를 갖고, 그 막강도는 Si-O-Si 정도는 아니지만, 다공질화를 위한 감압 분위기 중에서의 자외선 조사에 의해 막의 기계적 강도를 강고히 할 수 있다.
이상과 같이, 본 발명에 의하면, 최초부터 Si-O-Si라는 골격 구조가 견고한 절연막으로서, 또는 Si-O-Si 이외의 실리카 골격 구조를 갖고, 감압 분위기 중에서 의 자외선 조사에 의해 골격 구조가 견고한 절연막으로 변환되는 절연막으로서, Si-CHn(n＝1,2,3) 결합을 함유하는 절연막을 막형성해 두고, 그 절연막에 대해서 산화에 의하지 않고 감압 분위기 중에서 자외선 조사하여 절연막 중의 Si-CHn 결합으로부터 CHn 기를 탈리하여, 절연막 중으로부터 배출한다.
이 경우, 조사하는 자외선의 에너지를 Si-CHn 결합기의 결합 에너지보다도 높고, 골격 구조를 형성하고 있는 Si-O-Si 또는 기타 Si-O의 결합 에너지보다도 낮게 함으로써, 절연막의 골격 구조에 영향을 주지 않고, 절연막 중의 Si-CHn 결합으로부터 CHn 기를 탈리할 수 있다.
이것에 의해, 절연막의 강도를 유지 또는 향상시키는 동시에, 절연막의 저유전율화를 도모할 수 있게 된다.
본 발명에 의하면, 기존의 반도체 제조 프로세스에 적합한 강한 막강도를 갖고, 또한 보다 낮은 비유전율을 가진 절연막을 형성할 수 있는 저유전율 절연막 및 그 형성 방법을 제공할 수 있게 된다.

Claims (14)

  1. (a) Si-O-Si 또는 기타의 실리카 골격 구조에 Si-CHn(n＝1,2,3) 결합을 함유하는 절연막을 기판 위에 형성하는 공정과,
    (b) 상기 (a)의 절연막을 기판 위에 형성하는 공정 후, 감압 분위기 중, 또는 불활성 가스 및 질소를 주로 함유하는 감압 분위기 중에서, 상기 절연막에, 상기 실리카 골격 구조에 영향을 주지 않으면서도, Si-CHn 결합으로부터 CHn 기를 이탈시킬 수 있는 에너지 범위의 자외선을 조사하여, 상기 절연막 중의 Si-CHn 결합으로부터 CHn 기를 탈리하는 공정과,
    (c) 상기 (b)의 절연막 중의 Si-CHn 결합으로부터 CHn 기를 탈리하는 공정 후, 상기 탈리된 CHn 기를 상기 절연막 중으로부터 배출하는 공정을 갖는 것을 특징으로 하는 저유전율 절연막의 형성 방법.
  2. 제1항에 있어서,
    상기 자외선의 파장은 120nm이상인 것을 특징으로 하는 저유전율 절연막의 형성 방법.
  3. 제1항에 있어서,
    상기 (b)공정 뒤에 상기 (c)공정을 행하는 것을 특징으로 하는 저유전율 절연막의 형성 방법.
  4. 제3항에 있어서,
    상기 기판을 가열한 상태에서, 감압 분위기 중에서 상기 절연막에 자외선을 조사함으로써, 상기 (b)공정과 상기 (c)공정을 한 번에 행하는 것을 특징으로 하는 저유전율 절연막의 형성 방법.
  5. 제1항에 있어서,
    상기 (a)공정 내지 상기 (c)공정을 반복하여 행하는 것을 특징으로 하는 저유전율 절연막의 형성 방법.
  6. 제1항에 있어서,
    상기 (a)공정은 Si-CH3 결합을 갖는 실록산계 또는 기타의 유기 화합물과 산화성 가스를 함유하는 막형성 가스에 전력을 인가하여 플라즈마를 생성하여, 반응시켜서 상기 기판 위에 상기 Si-CHn 결합을 함유하는 CVD 절연막을 형성하는 공정인 것을 특징으로 하는 저유전율 절연막의 형성 방법.
  7. 제6항에 있어서,
    상기 Si-CH3 결합을 갖는 실록산계의 유기 화합물은,
    헥사메틸디실록산(HMDSO：(CH3)3Si-O-Si(CH3)3),
    옥타메틸시클로테트라실록산(OMCTS)
    ［화학식 4］
    Figure 112004022707219-pat00004
    ,
    옥타메틸트리실록산(OMTS)
    ［화학식 5］
    Figure 112004022707219-pat00005
    ,
    또는, 테트라메틸시클로테트라실록산(TMCTS)
    ［화학식 6］
    Figure 112004022707219-pat00006
    중 어느 하나인 것을 특징으로 하는 저유전율 절연막의 형성 방법.
  8. 제6항에 있어서,
    상기 Si-CH3 결합을 갖는 기타의 유기 화합물은,
    디메틸디메톡시실란(Si(CH3)2(OCH3)2),
    테트라메틸실란(Si(CH3)4),
    트리메틸실란(SiH(CH3)3),
    디메틸실란(SiH2(CH3)2),
    또는, 모노메틸실란(SiH3(CH3))
    중 어느 하나인 것을 특징으로 하는 저유전율 절연막의 형성 방법.
  9. 제6항에 있어서,
    상기 산화성 가스는 H2O, N2O, CH3OH, C2H5OH, H 2O2, 또는 O2 중 적어도 어느 하나인 것을 저유전율 절연막의 형성 방법.
  10. 제6항에 있어서,
    상기 막형성 가스는 실록산계의 유기 화합물 및 산화성 가스 외에, CxHyFz(x는 양의 정수, y는 0 또는 양의 정수, z는 0 또는 양의 정수이고, y와 z는 동시에 0으로 되지 않는다.)를 함유하는 것을 특징으로 하는 저유전율 절연막의 형성 방법.
  11. 제10항에 있어서,
    상기 CxHyFz는 C4F8, C2H4인 것을 특징으로 하는 저유전율 절연막의 형성 방법.
  12. 제1항에 있어서,
    상기 (a)공정은 Si-CH3 결합을 갖는 실록산계의 유기 SOG(Spin-On Glass)를 상기 기판 위에 도포하여 Si-CHn(n＝1,2,3) 결합을 함유하는 도포 절연막을 형성하는 공정인 것을 특징으로 하는 저유전율 절연막의 형성 방법.
  13. 제12항에 있어서,
    상기 실록산계의 유기 SOG는 알킬실세스키옥산 폴리머(MSQ)인 것을 특징으로 하는 저유전율 절연막의 형성 방법.
  14. 삭제
KR1020040038083A 2003-05-30 2004-05-28 저유전율 절연막의 형성 방법 KR100627098B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003154429A JP4344841B2 (ja) 2003-05-30 2003-05-30 低誘電率絶縁膜の形成方法
JPJP-P-2003-00154429 2003-05-30

Publications (2)

Publication Number Publication Date
KR20040103393A KR20040103393A (ko) 2004-12-08
KR100627098B1 true KR100627098B1 (ko) 2006-09-25

Family

ID=33128313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038083A KR100627098B1 (ko) 2003-05-30 2004-05-28 저유전율 절연막의 형성 방법

Country Status (5)

Country Link
US (2) US7132171B2 (ko)
EP (1) EP1482550A3 (ko)
JP (1) JP4344841B2 (ko)
KR (1) KR100627098B1 (ko)
TW (1) TWI238471B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7384471B2 (en) 2002-04-17 2008-06-10 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US9061317B2 (en) 2002-04-17 2015-06-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US8951342B2 (en) 2002-04-17 2015-02-10 Air Products And Chemicals, Inc. Methods for using porogens for low k porous organosilica glass films
US8293001B2 (en) 2002-04-17 2012-10-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US7404990B2 (en) * 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
TWI240959B (en) 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US7098149B2 (en) 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US8137764B2 (en) 2003-05-29 2012-03-20 Air Products And Chemicals, Inc. Mechanical enhancer additives for low dielectric films
DE10352977A1 (de) * 2003-11-13 2005-06-09 Müller-Hermelink, Hans Konrad, Prof. Dr. Muriner anti Idiotyp-Antikörpers oder anti Idiotyp-Antikörper aus der Ratte des humanen monoklonalen SC-1 Antikörpers
JP5110239B2 (ja) 2004-05-11 2012-12-26 Ｊｓｒ株式会社 有機シリカ系膜の形成方法、膜形成用組成物
US20050272220A1 (en) * 2004-06-07 2005-12-08 Carlo Waldfried Ultraviolet curing process for spin-on dielectric materials used in pre-metal and/or shallow trench isolation applications
US7223670B2 (en) * 2004-08-20 2007-05-29 International Business Machines Corporation DUV laser annealing and stabilization of SiCOH films
US7332445B2 (en) 2004-09-28 2008-02-19 Air Products And Chemicals, Inc. Porous low dielectric constant compositions and methods for making and using same
JP5180426B2 (ja) * 2005-03-11 2013-04-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5204370B2 (ja) * 2005-03-17 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4860953B2 (ja) * 2005-07-08 2012-01-25 富士通株式会社 シリカ系被膜形成用材料、シリカ系被膜及びその製造方法、多層配線及びその製造方法、並びに、半導体装置及びその製造方法
WO2007032563A1 (ja) * 2005-09-16 2007-03-22 Nec Corporation 配線構造並びに半導体装置及びその製造方法
JP4631035B2 (ja) * 2006-03-29 2011-02-16 独立行政法人産業技術総合研究所 シリカ薄膜及びその製造方法
JP5380797B2 (ja) * 2006-08-21 2014-01-08 富士通株式会社 半導体デバイスの製造方法
JP2008120911A (ja) * 2006-11-10 2008-05-29 Tokyo Ohka Kogyo Co Ltd 被膜形成用組成物およびそれから形成される被膜
JP2008243926A (ja) * 2007-03-26 2008-10-09 Meidensha Corp 薄膜の改質方法
KR102392815B1 (ko) * 2017-08-02 2022-05-02 삼성전자주식회사 초저유전막의 제조 방법 및 이에 의해 제조된 초저유전막
JP7023882B2 (ja) * 2019-02-04 2022-02-22 株式会社東芝 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置
CN110129769B (zh) * 2019-05-17 2021-05-14 江苏菲沃泰纳米科技股份有限公司 疏水性的低介电常数膜及其制备方法
CN110158052B (zh) 2019-05-17 2021-05-14 江苏菲沃泰纳米科技股份有限公司 低介电常数膜及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359241A (ja) * 2001-05-31 2002-12-13 Oki Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413583B1 (en) * 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
JP2000273176A (ja) 1999-03-26 2000-10-03 Fujitsu Ltd 絶縁膜形成方法及び半導体装置
US6420441B1 (en) * 1999-10-01 2002-07-16 Shipley Company, L.L.C. Porous materials
US6475930B1 (en) * 2000-01-31 2002-11-05 Motorola, Inc. UV cure process and tool for low k film formation
JP3934343B2 (ja) * 2000-07-12 2007-06-20 キヤノンマーケティングジャパン株式会社 半導体装置及びその製造方法
US6566278B1 (en) * 2000-08-24 2003-05-20 Applied Materials Inc. Method for densification of CVD carbon-doped silicon oxide films through UV irradiation
US6973710B2 (en) * 2001-08-03 2005-12-13 Seiko Epson Corporation Method and apparatus for making devices
US20030054115A1 (en) * 2001-09-14 2003-03-20 Ralph Albano Ultraviolet curing process for porous low-K materials

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359241A (ja) * 2001-05-31 2002-12-13 Oki Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
EP1482550A2 (en) 2004-12-01
TW200426944A (en) 2004-12-01
EP1482550A3 (en) 2009-07-29
JP4344841B2 (ja) 2009-10-14
US20060251825A1 (en) 2006-11-09
JP2004356508A (ja) 2004-12-16
US7132171B2 (en) 2006-11-07
TWI238471B (en) 2005-08-21
US20050003213A1 (en) 2005-01-06
KR20040103393A (ko) 2004-12-08

Similar Documents

Publication Publication Date Title
KR100627098B1 (ko) 저유전율 절연막의 형성 방법
US7923385B2 (en) Methods for producing low stress porous and CDO low-K dielectric materials using precursors with organic functional groups
US7094713B1 (en) Methods for improving the cracking resistance of low-k dielectric materials
US7611757B1 (en) Method to improve mechanical strength of low-K dielectric film using modulated UV exposure
US7241704B1 (en) Methods for producing low stress porous low-k dielectric materials using precursors with organic functional groups
US7381662B1 (en) Methods for improving the cracking resistance of low-k dielectric materials
US7282458B2 (en) Low K and ultra low K SiCOH dielectric films and methods to form the same
JP3930840B2 (ja) 低κ誘電性無機／有機ハイブリッドフィルム
US7312524B2 (en) Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US20070299239A1 (en) Curing Dielectric Films Under A Reducing Atmosphere
US20120156890A1 (en) In-situ low-k capping to improve integration damage resistance
KR20150035505A (ko) 기상 화학적 노출에 의한 낮은-k 유전체 손상 리페어
CN1782125A (zh) 形成介电膜的方法和介电膜
WO1992012535A1 (en) Process for forming silicon oxide film
JPH0964029A (ja) 成膜方法
JP5614589B2 (ja) 絶縁膜材料を用いた成膜方法および絶縁膜
KR101376969B1 (ko) 저―κ의 유전 필름의 이중층 캡핑
TWI388687B (zh) 以電漿增強化學氣相沈積而成之具高機械性質的超低ｋ薄膜的新穎矽前驅物
TWI729417B (zh) 矽化合物及使用其沉積膜的方法
KR20150035509A (ko) 다공성 저-ｋ 막의 유전 상수를 감소시키기 위한 방법
KR100926722B1 (ko) 반도체 기판상의 실록산 중합체막 및 그 제조방법
TWI762761B (zh) 用於密osg膜的有機取代的硬化添料化合物與矽構造形成劑
JP2002075980A (ja) 真空紫外光ｃｖｄによる低誘電体膜の製造方法
JPH098029A (ja) フッ素を含有する絶縁膜及びその形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140714

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160824

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170825

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180822

Year of fee payment: 13