KR100625214B1 - Insulated gate bipolar transistor with protecting circuit - Google Patents

Insulated gate bipolar transistor with protecting circuit Download PDF

Info

Publication number
KR100625214B1
KR100625214B1 KR1020050005441A KR20050005441A KR100625214B1 KR 100625214 B1 KR100625214 B1 KR 100625214B1 KR 1020050005441 A KR1020050005441 A KR 1020050005441A KR 20050005441 A KR20050005441 A KR 20050005441A KR 100625214 B1 KR100625214 B1 KR 100625214B1
Authority
KR
South Korea
Prior art keywords
gate
mosfet
protection circuit
main igbt
semiconductor layer
Prior art date
Application number
KR1020050005441A
Other languages
Korean (ko)
Other versions
KR20060084665A (en
Inventor
지인환
전병철
최영환
김수성
한민구
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020050005441A priority Critical patent/KR100625214B1/en
Publication of KR20060084665A publication Critical patent/KR20060084665A/en
Application granted granted Critical
Publication of KR100625214B1 publication Critical patent/KR100625214B1/en

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
    • E03C1/12—Plumbing installations for waste water; Basins or fountains connected thereto; Sinks
    • E03C1/26—Object-catching inserts or similar devices for waste pipes or outlets
    • E03C1/264—Separate sieves or similar object-catching inserts
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
    • E03C1/12—Plumbing installations for waste water; Basins or fountains connected thereto; Sinks
    • E03C1/18—Sinks, whether or not connected to the waste-pipe
    • E03C1/182—Sinks, whether or not connected to the waste-pipe connected to the waste-pipe

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Public Health (AREA)
  • Water Supply & Treatment (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 보호회로를 내장한 절연게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor; 이하 IGBT라 칭함)에 관한 것이다. 본 발명의 절연 게이트형 반도체 장치는 반도체층과; 상기 반도체층에 형성된 주 IGBT 소자와; 상기 주 IGBT 소자와 인접하여 상기 반도체층에 형성되며, 상기 주 IGBT 소자에 비정상적인 고전류가 흐를 경우 그 내부의 전압이 상승하는 플로팅 웰과; MOSFET 소자를 구비하며, 상기 플로팅 웰로부터 인가되는 전압의 크기가 상기 MOSFET의 문턱전압 이상인 경우 상기 주 IGBT 소자에 흐르는 전류를 감소시키는 보호회로를 포함함을 특징으로 한다. The present invention relates to an insulated gate bipolar transistor (hereinafter referred to as IGBT) incorporating a protection circuit. An insulated gate semiconductor device of the present invention includes a semiconductor layer; A main IGBT element formed in the semiconductor layer; A floating well formed in the semiconductor layer adjacent to the main IGBT element and having a voltage therein increased when abnormal high current flows in the main IGBT element; And a protection circuit for reducing a current flowing through the main IGBT device when the magnitude of the voltage applied from the floating well is greater than or equal to the threshold voltage of the MOSFET.

절연게이트 바이폴라 트랜지스터, 스위칭 소자, 애벌런치 에너지, 플로팅 웰 Insulated Gate Bipolar Transistors, Switching Devices, Avalanche Energy, Floating Well

Description

보호회로를 내장한 절연게이트형 반도체 장치{INSULATED GATE BIPOLAR TRANSISTOR WITH PROTECTING CIRCUIT} Insulated gate semiconductor device with built-in protection circuit {INSULATED GATE BIPOLAR TRANSISTOR WITH PROTECTING CIRCUIT}             

도 1은 본 발명의 실시예에 따른 보호회로가 내장된 IGBT 소자의 구조를 나타낸 단면도,1 is a cross-sectional view showing the structure of an IGBT device with a protection circuit according to an embodiment of the present invention;

도 2는 본 발명에 따른 보호회로를 내장한 IGBT 소자와 종래 보호회로가 내장되지 않은 IGBT 소자의 게이트 저항값(RG)의 변화에 따른 실측 DC-IV 특성곡선을 나타낸 도면,FIG. 2 is a diagram illustrating a measured DC-IV characteristic curve according to a change in the gate resistance value R G of an IGBT device having a protection circuit and an IGBT device having no conventional protection circuit.

도 3은 도 2에서 게이트 저항값(RG)이 200옴인 경우 계산된 DC-IV 특성곡선을 나타낸 도면,3 is a diagram illustrating a DC-IV characteristic curve calculated when the gate resistance value R G is 200 ohms in FIG. 2;

도 4는 본 발명에 따른 보호회로를 내장한 IGBT 소자의 게이트저항값이 200옴(ohms)인 경우, 시간 축에서의 보호회로의 동작을 나타낸 도면,4 is a view showing the operation of the protection circuit on the time axis when the gate resistance value of the IGBT device incorporating the protection circuit according to the present invention is 200 ohms;

도 5는 본 발명에 따른 보호회로를 내장한 IGBT 소자의 게이트저항값이 200옴(ohms)인 경우, 컬렉터 전압에 대한 함수로 나타낸 도면,5 is a diagram showing a function of a collector voltage when the gate resistance of the IGBT device having a protection circuit according to the present invention is 200 ohms;

도 6은 본 발명에 따른 보호회로를 내장한 IGBT 소자의 회로단락오류(short-circuit fault) 상황하에서 시간에 따른 전류 및 전압 곡선을 나타낸 도면.FIG. 6 shows current and voltage curves over time in a short-circuit fault situation of an IGBT device incorporating a protection circuit in accordance with the present invention. FIG.

본 발명은 보호회로를 내장한 절연게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor; 이하 IGBT라 칭함)에 관한 것이다. The present invention relates to an insulated gate bipolar transistor (hereinafter referred to as IGBT) incorporating a protection circuit.

현재, 고속 스위칭소자로서 절연게이트 바이폴라 트랜지스터가 널리 사용되고 있다. IGBT는 바이폴라 트랜지스터의 온(on)상태에서의 저온저항특성과 절연게이트 전계효과 트랜지스터(MOSFET)의 고속 스위칭 성질을 합친 스위칭 소자로서 개발된 반도체 장치이다. Currently, insulated gate bipolar transistors are widely used as high-speed switching devices. IGBT is a semiconductor device developed as a switching device that combines the low-temperature resistance characteristics of the on-state of a bipolar transistor and the fast switching characteristics of an insulating gate field effect transistor (MOSFET).

IGBT 사용시에 IGBT의 주회로에 사고가 발생하면 과전류와 과전압에 의해 소자가 파괴되는 경우가 있다. 특히, 고전압, 고전류 전력 시스템에 사용되는 IGBT 소자는 다양한 종류의 장애(fault) 상황 하에서 소자를 보호할 수 있어야 한다. 장애 상황 중 대표적인 것이 회로가 단락되는 것(short-circuit fault)으로서 이는 대용량 모터 구동시스템에서 모터의 와인딩 결함(motor winding failure) 등을 통해 야기되는 현상이다. 이러한 회로의 단락에 대비해서 IGBT는 10㎲ 정도의 단락 현상을 견딜 수 있도록 설계된다. 회로의 단락 조건은 소자에 고전압과 고전류가 동시에 인가된 상태로써 소자에서는 높은 전력 소모가 발생하게 되고, 이러한 현상이 지속될 경우 접합온도 상승으로 인해 소자를 파괴시킬 수 있다. 따라서 이를 방지하기 위해 다양한 종류의 장애 상황을 미리 감지하여 외부회로를 통하여 소자를 오프(off) 시킬 수 있도록 시스템을 설계해야 한다.If an accident occurs in the main circuit of the IGBT while using the IGBT, the device may be destroyed by overcurrent and overvoltage. In particular, IGBT devices used in high voltage, high current power systems must be able to protect the devices under various types of fault conditions. A representative of fault conditions is a short-circuit fault, which is caused by a motor winding failure of a large motor drive system. To protect against short circuits in these circuits, the IGBTs are designed to withstand short circuits as high as 10µs. The short-circuit condition of the circuit is a state in which a high voltage and a high current are applied to the device at the same time, and high power consumption occurs in the device. Therefore, to prevent this, a system must be designed to detect various kinds of failures in advance and turn off the device through external circuits.

또한 모터와 같은 인덕티브 로드(inductive load)를 구동하는 IGBT는 높은 전류 상황에서의 안정적인 스위칭 동작을 수행하기 위해 애벌런치 에너지(Avalanche energy)를 개선시켜 UIS 성능(unclamped inductive switching capability)을 증가시킬 필요가 있다. 애벌런치 에너지라 함은 UIS 성능을 나타내는 대표적인 척도로서 그 수치가 높을수록 UIS 상황에서 잘 견딜 수 있음을 의미한다. In addition, IGBTs that drive inductive loads, such as motors, need to improve avalanche energy to increase UIC performance (unclamped inductive switching capability) in order to perform stable switching in high current situations. There is. Avalanche energy is a representative measure of UIS performance and means that the higher the value, the better it can withstand in the UIS situation.

따라서 본 발명은 상기와 같은 요구에 부응하기 위하여 안출된 것으로, 본 발명의 목적은 보호회로를 내장한 절연게이트형 반도체 장치를 제공함에 있다. Accordingly, an object of the present invention is to provide an insulated gate semiconductor device incorporating a protection circuit.

상기 목적을 달성하기 위하여 본 발명의 절연게이트형 반도체 장치는 반도체층과; 상기 반도체층에 형성된 주 IGBT 소자와; 상기 주 IGBT 소자와 인접하여 상기 반도체층에 형성되며, 상기 주 IGBT 소자에서 비정상적인 고전류가 흐를 경우 이를 감지하는 플로팅 웰과; 상기 플로팅 웰로부터 인가되는 감지신호에 따라 상기 주 IGBT 소자에 흐르는 전류를 감소시키는 보호회로를 포함함을 특징으로 한다.In order to achieve the above object, the insulated gate semiconductor device of the present invention comprises a semiconductor layer; A main IGBT element formed in the semiconductor layer; A floating well formed in the semiconductor layer adjacent to the main IGBT element and detecting an abnormal high current in the main IGBT element; And a protection circuit for reducing a current flowing through the main IGBT element according to a sensing signal applied from the floating well.

바람직하게는, 상기 보호회로는Preferably, the protection circuit

상기 반도체층에 형성된 베이스층과, 상기 베이스층 내에 서로 이격 형성된 소스/드레인과, 상기 소스/드레인 사이의 채널 위에 절연층을 경유하여 형성된 게이트를 구비하는 MOSFET 소자와; 상기 플로팅 웰과 상기 MOSFET 소자 사이의 상기 반도체층에 형성된 필드산화막과; 상기 필드산화막 위에 형성된 게이트 저항을 구비하며,A MOSFET device having a base layer formed on the semiconductor layer, a source / drain formed in the base layer, and a gate formed on the channel between the source / drain via an insulating layer; A field oxide film formed in the semiconductor layer between the floating well and the MOSFET element; A gate resistor formed on the field oxide layer;

상기 MOSFET 소자의 게이트는 상기 플로팅 웰과 전기적으로 연결되며, 상기 드레인은 노드 Dp를 통해 상기 게이트저항 및 상기 주 IGBT 소자의 게이트와 전기적으로 연결되며, 상기 게이트 저항은 외부의 전원공급단과 연결됨을 특징으로 한다.The gate of the MOSFET device is electrically connected to the floating well, and the drain is electrically connected to the gate resistor and the gate of the main IGBT device through a node Dp, and the gate resistor is connected to an external power supply terminal. It is done.

더욱 바람직하게는 상기 주 IGBT 소자의 게이트에 인가되는 전압의 크기는More preferably, the magnitude of the voltage applied to the gate of the main IGBT element is

상기 MOSFET 소자의 온(ON) 저항과 상기 게이트저항의 저항비에 의해 결정됨을 특징으로 한다.
It is characterized by the ratio of the resistance of the ON resistance and the gate resistance of the MOSFET device.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Note that the same components in the drawings are represented by the same reference numerals and symbols as much as possible even though they are shown in different drawings. In addition, in describing the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 1은 본 발명의 실시 예에 따른 보호회로가 내장된 IGBT 소자의 구조를 나타낸 단면도이다.1 is a cross-sectional view showing the structure of an IGBT device with a built-in protection circuit according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 IGBT 소자는 주 IGBT영역(100)과, 보호회로(200)와, 상기 주 IGBT영역(100)과 보호회로(200) 사이에 형성된 플로팅 웰 영역(300)을 포함한다. 도 1에서, 도면부호 1은 콜렉터전극, 2는 p형 콜렉터층, 3은 n형 버퍼층, 4는 n형 드리프트층, 100은 주 IGBT영역, 101은 p형 베이스층, 102는 p형 에미터층, 103은 에미터전극, 104는 n형 소스층, 105는 게이트절연막, 106은 게이트전극, 200은 보호회로영역, 210은 보호회로의 풀-다운(pull-down) MOSFET, 211은 MOSFET의 p형 베이스층, 212는 MOSFET의 n형 드레인층, 213은 MOSFET의 드레인전극, 214는 MOSFET의 p형 소스층, 215는 MOSFET의 소스전극, 216은 MOSFET의 게이트절연막, 217은 MOSFET의 게이트전극, 220은 필드산화막, 221은 게이트저항, 222, 223은 전극, 300은 p형 플로팅 웰(floating well), 301은 p형 플로팅 웰 전극을 각각 나타낸다. Referring to FIG. 1, the IGBT device of the present invention includes a main IGBT region 100, a protection circuit 200, and a floating well region 300 formed between the main IGBT region 100 and the protection circuit 200. Include. In Fig. 1, reference numeral 1 denotes a collector electrode, and 2 denotes a p-type. Collector layer, 3 is n type Buffer layer, 4 is n-type Drift layer, 100 is the main IGBT region, 101 is the p-type base layer, 102 is the p-type emitter layer, 103 is the emitter electrode, 104 is the n-type source layer, 105 is the gate insulating film, 106 is the gate electrode, and 200 is the protection circuit Area, 210 is a pull-down MOSFET of the protection circuit, 211 is the p-type base layer of the MOSFET, 212 is the n-type drain layer of the MOSFET, 213 is the drain electrode of the MOSFET, and 214 is the p-type source layer of the MOSFET 215 is the source electrode of the MOSFET, 216 is the gate insulating film of the MOSFET, 217 is the gate electrode of the MOSFET, 220 is the field oxide film, 221 is the gate resistance, 222 and 223 is the electrode, 300 is the p-type floating well, 301 Denote p-type floating well electrodes, respectively.

상기 구성을 갖는 주 IGBT(100)와 보호회로(200)의 동작은 다음과 같다. 주 IGBT(100)가 온 상태(VG=15V)를 유지할 때의 컬렉터 전압은 낮은 전압을 유지하게 된다. 이때 로드(load)에 장애(fault)가 발생하면, 컬렉터 전압이 급격히 상승하게 된다. The operation of the main IGBT 100 and the protection circuit 200 having the above configuration is as follows. The collector voltage when the main IGBT 100 remains on (V G = 15 V) will maintain a low voltage. At this time, if a fault occurs in the load, the collector voltage rises rapidly.

컬렉터 전압이 상승함에 따라 플로팅 p형 웰(300)의 전압도 같이 상승하게 된다. 플로팅 p형 웰(300)의 전압은 노드 GP를 통해 풀-다운 MOSFET(210)의 게이트전극(217)으로 인가되며, 이 전압이 풀-다운 MOSFET(210)의 문턱전압 이상이 되면 풀-다운 MOSFET(210)은 온 상태가 된다. As the collector voltage increases, the voltage of the floating p-type well 300 also increases. The voltage of the floating p-type well 300 is applied to the gate electrode 217 of the pull-down MOSFET 210 through the node G P , and when the voltage is equal to or greater than the threshold voltage of the pull-down MOSFET 210, the voltage is pull-down. The down MOSFET 210 is turned on.

풀-다운 MOSFET(210)의 드레인전극(213)은 노드 DP를 통해 게이트저항(221)과 주 IGBT(100)의 게이트전극(106)과 연결된다. 즉, VG에 인가된 15V는 게이트저항(221)의 저항값과 풀-다운 MOSFET(210)의 온 저항값의 비에 의해 나누어지게 된다. The drain electrode 213 of the pull-down MOSFET 210 is connected to the gate resistor 221 and the gate electrode 106 of the main IGBT 100 through the node D P. That is, 15 V applied to V G is divided by the ratio of the resistance value of the gate resistance 221 and the on resistance value of the pull-down MOSFET 210.

풀-다운 MOSFET(210)이 오프 상태일 때에는 큰 저항값을 가지므로 노드 DP의 전압은 VG(=15V)와 동일하게 유지되지만, 장애신호를 감지하여 온 상태가 되면 낮은 저항값을 갖게 되어 노드 DP의 전압은 낮아진 게이트저항(221)과의 저항비만큼 낮아지게 된다. Since the pull-down MOSFET 210 has a large resistance value when it is in the off state, the voltage of the node D P remains the same as V G (= 15 V), but has a low resistance value when it is turned on by detecting a fault signal. As a result, the voltage of the node D P is lowered by the resistance ratio with the lower gate resistance 221.

도 2는 본 발명에 따른 보호회로를 내장한 IGBT 소자와 종래 보호회로가 내장되지 않은 IGBT 소자의 게이트저항값(RG)의 변화에 따른 실측 DC-IV 특성곡선을 나타낸 것이고, 도 3은 게이트저항값(RG)이 200옴인 경우 계산된 DC-IV 특성곡선을 나타낸다. 도면에서 보호회로 동작 후 IGBT 소자의 전류가 낮아지며, 특히 게이트저항값(RG)이 낮아질수록 IGBT 소자의 전류 또한 비례적으로 낮아짐을 알 수 있다. FIG. 2 shows a measured DC-IV characteristic curve according to a change in the gate resistance value R G of an IGBT device with a protection circuit and an IGBT device without a conventional protection circuit, and FIG. 3 is a gate. When the resistance value R G is 200 ohms, the calculated DC-IV characteristic curve is shown. In the figure, it can be seen that the current of the IGBT device is lowered after the protection circuit operation. In particular, as the gate resistance value R G is lowered, the current of the IGBT device is also proportionally lowered.

도 4는 본 발명에 따른 보호회로를 내장한 IGBT 소자의 게이트저항값이 200옴(ohms)인 경우, 시간 축에서의 보호회로의 동작을 나타낸 그래프이다. GP의 전압이 3.3V(MOSFET 소자의 문턱전압) 이상이 되면 DP의 저압이 낮아지는 과정을 확인 할 수 있다. 4 is a graph illustrating the operation of the protection circuit on the time axis when the gate resistance of the IGBT device having the protection circuit according to the present invention is 200 ohms. When the voltage of G P is higher than 3.3V (the threshold voltage of the MOSFET device), it can be seen that the low voltage of D P is lowered.

도 5는 본 발명에 따른 보호회로를 내장한 IGBT 소자의 게이트저항값이 200옴(ohms)인 경우, 컬렉터 전압에 대한 함수로 나타낸 것으로, 컬렉터 전압에 따라 상승하던 GP의 전압이 보호회로 동작 후, 일정 전압으로 유지됨을 알 수 있다. 5 is a function of the collector voltage when the gate resistance of the IGBT device with the protection circuit according to the present invention is 200 ohms, and the voltage of G P which has increased according to the collector voltage is operated as a protection circuit. Afterwards, it can be seen that it is maintained at a constant voltage.

도 6은 본 발명에 따른 보호회로를 내장한 IGBT 소자의 회로단락오류(short-circuit fault) 상황하에서 시간에 따른 전류 및 전압 곡선을 나타낸 것이다. 도면에서 단락 상황에서 급격하게 상승하던 주 IGBT 소자의 컬렉터 전류가 보호회로 동작에 의해 낮아지는 것을 확인할 수 있다. FIG. 6 shows current and voltage curves over time in a short-circuit fault situation of an IGBT device incorporating a protection circuit according to the present invention. In the figure, it can be seen that the collector current of the main IGBT device, which has risen sharply in the short circuit situation, is lowered by the protection circuit operation.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the scope of the following claims, but also by the equivalents of the claims.

상술한 바와 같이 본 발명은 IGBT 소자에 원치 않는 고전류가 흐를 경우 이를 감소시키기 위한 플로팅 웰 구조를 채용함으로써 UIS 성능(unclamped inductive switching capability) 개선과 회로가 단락되는 오류(short-circuit fault)를 감지하는 기능을 동시에 달성할 수 있다. As described above, the present invention employs a floating well structure to reduce an unwanted high current flow in an IGBT device, thereby improving UIS performance and detecting short-circuit faults. Function can be achieved simultaneously.

Claims (3)

반도체층과;A semiconductor layer; 상기 반도체층에 형성된 주 IGBT 소자와;A main IGBT element formed in the semiconductor layer; 상기 주 IGBT 소자와 인접하여 상기 반도체층에 형성되며, 상기 주 IGBT 소자에 비정상적인 고전류가 흐를 경우 그 내부의 전압이 상승하는 플로팅 웰과;A floating well formed in the semiconductor layer adjacent to the main IGBT element and having a voltage therein increased when abnormal high current flows in the main IGBT element; MOSFET 소자를 구비하며, 상기 플로팅 웰로부터 인가되는 전압의 크기가 상기 MOSFET의 문턱전압 이상인 경우 상기 주 IGBT 소자에 흐르는 전류를 감소시키는 보호회로를 포함함을 특징으로 하는 보호회로를 내장한 절연게이트형 반도체 장치. An insulation gate type having a MOSFET and including a protection circuit for reducing a current flowing through the main IGBT element when the voltage applied from the floating well is greater than or equal to the threshold voltage of the MOSFET. Semiconductor device. 제1 항에 있어서, 상기 보호회로는The method of claim 1, wherein the protection circuit 상기 반도체층에 형성된 베이스층과, 상기 베이스층 내에 서로 이격 형성된 소스/드레인과, 상기 소스/드레인 사이의 채널 위에 절연층을 경유하여 형성된 게이트를 구비하는 상기 MOSFET 소자와;The MOSFET element having a base layer formed on the semiconductor layer, a source / drain formed apart from each other in the base layer, and a gate formed on the channel between the source / drain via an insulating layer; 상기 플로팅 웰과 상기 MOSFET 소자 사이의 상기 반도체층에 형성된 필드산화막과; A field oxide film formed in the semiconductor layer between the floating well and the MOSFET element; 상기 필드산화막 위에 형성된 게이트 저항을 구비하며,A gate resistor formed on the field oxide layer; 상기 MOSFET 소자의 게이트는 상기 플로팅 웰과 전기적으로 연결되며, 상기 드레인은 상기 게이트 저항 및 상기 주 IGBT 소자의 게이트와 전기적으로 연결되며, 상기 게이트 저항은 외부의 전원공급단과 연결됨을 특징으로 하는 보호회로를 내장한 절연게이트형 반도체 장치. A gate of the MOSFET device is electrically connected to the floating well, the drain is electrically connected to the gate resistor and the gate of the main IGBT device, and the gate resistor is connected to an external power supply terminal. Insulated gate semiconductor device with built-in. 제 2 항에 있어서, 상기 주 IGBT 소자의 게이트에 인가되는 전압의 크기는The method of claim 2, wherein the magnitude of the voltage applied to the gate of the main IGBT element is 상기 MOSFET 소자의 온(ON) 저항과 상기 게이트저항의 저항비에 의해 결정됨을 특징으로 하는 보호회로를 내장한 절연게이트형 반도체 장치. An insulated gate semiconductor device with a built-in protection circuit, characterized in that it is determined by the resistance ratio of the ON resistance and the gate resistance of the MOSFET element.
KR1020050005441A 2005-01-20 2005-01-20 Insulated gate bipolar transistor with protecting circuit KR100625214B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050005441A KR100625214B1 (en) 2005-01-20 2005-01-20 Insulated gate bipolar transistor with protecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050005441A KR100625214B1 (en) 2005-01-20 2005-01-20 Insulated gate bipolar transistor with protecting circuit

Publications (2)

Publication Number Publication Date
KR20060084665A KR20060084665A (en) 2006-07-25
KR100625214B1 true KR100625214B1 (en) 2006-09-20

Family

ID=37174632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050005441A KR100625214B1 (en) 2005-01-20 2005-01-20 Insulated gate bipolar transistor with protecting circuit

Country Status (1)

Country Link
KR (1) KR100625214B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887805B1 (en) * 2007-09-12 2009-03-09 현대자동차주식회사 Apparatus for protecting insulated gate bipolar transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887805B1 (en) * 2007-09-12 2009-03-09 현대자동차주식회사 Apparatus for protecting insulated gate bipolar transistor

Also Published As

Publication number Publication date
KR20060084665A (en) 2006-07-25

Similar Documents

Publication Publication Date Title
US7916439B2 (en) Semiconductor switch arrangement and an electronic device
US9013848B2 (en) Active clamp protection circuit for power semiconductor device for high frequency switching
JP3243902B2 (en) Semiconductor device
US5557128A (en) Insulated-gate type bipolar transistor
US6181186B1 (en) Power transistor with over-current protection controller
KR20150029866A (en) The Circuit and method for conducting soft turn-off
JP2008235856A (en) Semiconductor device
JP5574898B2 (en) Power module
US5559355A (en) Vertical MOS semiconductor device
KR100503938B1 (en) Semiconductor device
EP1137068B1 (en) Power semiconductor device having a protection circuit
US9613944B2 (en) Semiconductor device and switching circuit
JP2013146008A (en) Drive circuit and power integrated circuit device
JP2009543324A (en) Electrostatic discharge protection device and method therefor
JPS63229757A (en) Semiconductor device
JP2002208677A (en) Semiconductor device having temperature detection function
KR100625214B1 (en) Insulated gate bipolar transistor with protecting circuit
US8384124B2 (en) Semiconductor device and semiconductor integrated circuit device for driving plasma display using the semiconductor device
US5559347A (en) Insulated gate-type bipolar transistor
EP0691687B1 (en) Vertical MOS semiconductor device
KR102456560B1 (en) Power semiconductor device with improved short-circuit property
JPH0918004A (en) Semiconductor integrated circuit
EP3012977A1 (en) Method for switching a semiconductor module, semiconductor module and half-bridge
KR100887805B1 (en) Apparatus for protecting insulated gate bipolar transistor
CN217037152U (en) Desaturation protection circuit and power device of semiconductor field effect transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120911

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130826

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee