KR100616126B1 - 전자 모듈의 하우징 형성 방법 및 이러한 방식으로 밀봉 캡슐화된 전자 모듈 - Google Patents

전자 모듈의 하우징 형성 방법 및 이러한 방식으로 밀봉 캡슐화된 전자 모듈 Download PDF

Info

Publication number
KR100616126B1
KR100616126B1 KR1020047016630A KR20047016630A KR100616126B1 KR 100616126 B1 KR100616126 B1 KR 100616126B1 KR 1020047016630 A KR1020047016630 A KR 1020047016630A KR 20047016630 A KR20047016630 A KR 20047016630A KR 100616126 B1 KR100616126 B1 KR 100616126B1
Authority
KR
South Korea
Prior art keywords
substrate
glass
layer
vapor
glass layer
Prior art date
Application number
KR1020047016630A
Other languages
English (en)
Other versions
KR20050006168A (ko
Inventor
레이브저겐
문드디트리히
Original Assignee
쇼오트 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10222964A external-priority patent/DE10222964B4/de
Priority claimed from DE10222958A external-priority patent/DE10222958B4/de
Priority claimed from DE10222609A external-priority patent/DE10222609B4/de
Application filed by 쇼오트 아게 filed Critical 쇼오트 아게
Priority claimed from PCT/EP2003/003882 external-priority patent/WO2003087424A1/de
Publication of KR20050006168A publication Critical patent/KR20050006168A/ko
Application granted granted Critical
Publication of KR100616126B1 publication Critical patent/KR100616126B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

300℃ 미만, 바람직하게는 150℃ 미만의 적당한 온도에서 물 확산에 대해 실질적으로 내성을 갖는 방식으로 전자 모듈들을 캡슐화하기 위해, 본 발명은 전자 모듈, 특히 센서, 집적 회로, 광 전기적 콤포넌트들의 하우징을 형성하기 위한 방법을 제공하는 바, 이 방법은: 기판(1)(이 기판의 제 1 면(1a)이 적어도 캡슐화된다)을 제공하는 단계와; 기상 증착 유리 소스(20)를 제공하는 단계와; 상기 기판의 제 1 면(1a)이 기상 코팅될 수 있도록 제 1 면(1a)을 상기 기상 증착 유리 소스에 대해 배치하는 단계와; 그리고 상기 기판의 제 1 면을 유리층(4)으로 기상 코팅하는 단계를 포함한다.

Description

전자 모듈의 하우징 형성 방법 및 이러한 방식으로 밀봉 캡슐화된 전자 모듈{METHOD FOR FORMING HOUSING FOR ELECTRONIC COMPONENTS AND ELECTRONIC COMPONENTS THAT ARE HERMETICALLY ENCAPSULATED THEREBY}
본 발명은 전자 모듈(electronic module)의 하우징 형성 방법 및 이러한 방식으로 밀봉 캡슐화된 전자 모듈, 특히 센서, 집적 회로 및 광 전기적 콤포넌트(optoelectronic component)에 관한 것이다.
집적 회로 및 광 전기적 콤포넌트를 캡슐화하기 위해, 유기 접착층을 사용하여 얇은 유리판을 전자 모듈에 접착하고, 그에 따라 민감성 반도체 구조물을 보호하는 기술이 알려져 있다. 이러한 방법은, 시간이 경과하면서 유기 접착층으로 수분이 확산하여 반도체 구조물에까지 이르고 결국 손상을 입게 되는 문제를 갖는다. 또한, 상기 접착층은 UV 조사를 하게 되면 에이징 특성이 악화되는 바, 특히 광 전기적 콤포넌트를 손상시킨다.
유기 접착층의 대안으로서, 저융점 유리 솔더를 중간층으로 사용하는 방법이 이미 이용되어 왔는데, 상기 중간층은 스프레이, 스퍼터링, 스크린 프린팅 및 분배 기술 등에 의해 형성되었다. 하지만, 상기 유리 솔더층의 용융 온도는 300 ℃ 이상인데, 이는 온도에 민감한 반도체 구조물이 캡슐화될 수 없음을 의미한다.
따라서, 본 발명의 목적은 300 ℃ 미만, 바람직하게는 150 ℃ 미만의 적당한 온도에서, 수분 확산에 대해 실질적으로 내성을 가지며 캡슐화를 행할 수 있는 전자 모듈의 캡슐화 방법을 제공하는 것이다.
상기 목적은 청구항 1에 기초하여 달성되며, 다른 추가적인 종속항에 의해 구성된다. 청구항 23은 본 발명에 따라 제조될 수 있는 전자 모듈에 관한 것으로서, 이에 대한 유익한 개선 및 구성은 그 종속항들에 개시되어 있다.
기상 증착 유리로 코팅하여 얻을 수 있는 하나의 장점은, 최대 약 150 ℃의 실온에서 절연성 유리층을 적용함으로써, 기판 종류에 상관없이 심지어 금속 기판의 경우에도 표면의 손상이나 산화 가능성이 없다는 것이다. 본 출원인 명의로 다음과 같은 특허 출원이 있으며, 이들 내용은 본원의 참고로서 인용된다.
DE 202 05 830.1, 2002년 4월 15일 출원;
DE 102 22 964.3, 2002년 5월 23일 출원;
DE 102 22 609.1, 2002년 5월 23일 출원;
DE 102 22 958.9, 2002년 5월 23일 출원;
DE 102 52 787.3, 2002년 11월 13일 출원;
DE 103 01 559.0, 2003년 1월 16일 출원.
기상 증착 유리층의 장벽 특성에 관한 실험에 따르면, 8 ㎛ 내지 18 ㎛ 두께의 기상 증착 유리를 이용하게 되면, 10-7 mbar 1 s-1 미만 또는 10-8 mbar 1 s-1 미만의 신뢰할 만한 헬륨 누설율(leak rate)이 얻어진다. 8 ㎛ 및 18 ㎛ 두께를 사용하였을 때 실험 결과에 따르면, 헬륨 누설율이 0 내지 2×10-9 mbar 1 s-1인데, 이러한 상한치는 실험 오차에 의한 것이다.
본 발명에 따른 기상 증착 유리의 캡슐화 방법은, 전자 모듈이 제조 과정 동안 외부로부터 영향을 받는 경우에도 이용될 수 있다.
기상 증착된 유리층에 의해 제조되는 전자 모듈의 기판을 두껍게 하는 것은, 비 캡슐화측으로부터 기판 상에서 공정들이 수행되는 동안 기판을 안정화시키는 데에 이용된다. 다른 완료된 전자 모듈 역시, 연결부 자체 만을 남겨둔 채로, 연결측으로부터 캡슐화될 수 있다. 이를 위해, 예를 들어 기판에는, 반도체 구조물을 갖는 제 1 측의 반대측 상에 패시베이션층(passivation layer)이 제공될 수 있다. 예를 들어, 이러한 목적을 위해서는 플라스틱층이 적절하다. 패시베이션층은, 그 측에 기상 증착되는 것이 바람직한 유리층을 포함할 수 있다.
상기 방법은, 웨이퍼의 일부를 형성하는 콤포넌트들을 패키징(웨이퍼 레벨 패키징)하는 데에 특히 적절한 바, 이 경우 기판은 콤포넌트들의 기판들을 갖는 웨이퍼를 포함하고, 상기 콤포넌트들은 패키지된 후 웨이퍼로부터 분리될 수 있다.
특정 요건에 따라, 기상 증착 유리층의 두께는 0.01 내지 1000 ㎛가 될 수 있다. 보호되어야 하는 모듈을 밀봉 실링(hermetic sealing)하는 것 만이 문제가 된다면, 유리층의 두께는 0.1 내지 50 ㎛인 것이 바람직하다. 부가되는 부하들이 많아지게 되면, 유리층의 두께 역시 그에 따라 증가하게 되는 바, 바람직한 유리층의 두께는 50 내지 200 ㎛이다. 또한, 다른 물질들과 협력하여 복수의 층들을 형성할 수 있다. 또한, 유리층을 플라스틱층과 결합함으로써 전자 모듈을 구조적으로 강화시킬 수 있다.
유리를 기상 증착하기 위한 다양한 방법이 있다. 전자빔에 의해 스톡 유리 타겟(stock glass target)으로부터 유리 증기를 발생시키는 것이 바람직하다. 기상 증착율은 4 ㎛/min 이상이 될 수 있고, 저융점 유리 솔더에 대한 경우에서와 같이, 결합 동작을 위해 H2O 함량을 증가시킬 필요없이, 발생된 유리는 기판의 표면에 증착되어 확고하게 결합된다. 바람직한 기상 증착 유리로는 알루미늄 산화물과 알칼리 금속 산화물 성분을 포함하는 보로실리케이트 유리(borosilicate glass), 예를 들어 Schott Glas사에 의해 제조되는 타입 8329의 기상 증착 유리가 있다. 또한, 이러한 유리의 열 팽창 계수는 표준 반도체 기판의 열 팽창 계수와 가깝거나, 또는 콤포넌트들을 적절하게 변경함으로써 기판의 열 팽창 계수와 같아질 수 있다. 특히 서로의 상부에 형성되는 복수의 층들의 형태로, 다른 조성의 기상 증착 유리를 이용할 수 있는 바, 이 경우 이러한 층들의 유리들은 굴절률, 밀도, 경도 등과 관련하여 서로 다른 특성들을 가질 수 있다.
유리층으로 기판을 기상 코팅하는 것은 플라즈마 이온 보조 증착(plasma ion assisted deposition : PIDA)을 포함한다. 이 경우, 코팅되어야 하는 기판에 이온빔이 부가적으로 가해진다. 이온빔은 플라즈마 소스에 의해, 예를 들어 적절한 가스의 이온화에 의해 생성될 수 있다. 플라즈마에 의해, 층의 밀도가 추가적으로 높아지게 되고, 기판 표면으로부터 느슨하게 부착된 입자들이 제거된다. 이에 의해, 증착되는 층들의 밀도는 높아지고 결함은 적어진다.
또한, 물질들의 적절한 결합을 선택하여, 무기 성분과 유기 성분으로 된 혼합층의 적용을 구현할 수 있다. 이러한 혼합층은 깨짐성, 즉 메짐(brittleness)이 감소되는 것이 특징이다.
전자 모듈이 완전히 제조되기 전에 그 전자 모듈의 기판의 제 1 면에 유리층이 적용되는 경우, 제품을 완성하는 동안 취급상의 목적으로, 유리층 위에 플라스틱층을 적용하여 그 모듈을 강화하는 것이 편리하다. 이 경우, 유리층은 확산 물질의 침투에 대해 캡슐화 또는 밀봉 실링에 충분한 두께로 제공되고, 플라스틱층은 그 모듈에 대한 추가의 공정 동안의 안정화를 위해 요구되는 두께로 형성된다.
이러한 경우, 제 2의 캡슐화되지 않은 기판측으로부터 물질이 제거될 수 있는 바, 이에 따라 하면으로부터 모듈 내로 연장되는 모듈에 대한 접속부를 생성할 수 있게 되며, 이에 따라 모듈이 그 이용 위치에 최종적으로 설비될 때 모듈 자체에 의해 보호된다. 이러한 특징은 특히 센서의 경우에 중요하다.
본 발명은 도면을 참조하여 설명된다.
도 1은 기상 증착 유리층을 갖는 웨이퍼의 단면도.
도 2는 유리층 및 플라스틱층을 갖는 웨이퍼의 단면도.
도 3은 상기 웨이퍼에 대한 연결부의 형성을 나타내는 단면도.
도 4는 웨이퍼 하면에 추가적인 플라스틱 패시베이션이 형성되어 있는 단면도.
도 5는 기상 증착된 유리로 웨이퍼 하면을 코팅한 것을 나타내는 단면도.
도 6은 도 5에 도시한 웨이퍼에 볼 그리드 어레이(ball grid array)가 적용된 단면도.
도 7은 볼 그리드 어레이를 적용하는 다른 방법을 도시한 단면도.
도 8은 웨이퍼 하면의 캡슐화를 도시한 단면도.
도 9는 도 8에 도시한 웨이퍼에 볼 그리드 어레이를 적용한 단면도.
도 10은 기상 증착 배치를 보여주는 모식도.
도 11은 TOF-SIMS 측정 결과를 나타내는 그래프.
도 12는 전자 현미경 투과 단면 이미지.
도 10은 전자빔 발생기(21), 빔 다이버터 장치(beam diverter device)(22) 및 전자빔(24)이 충돌하는 유리 타겟(23)을 포함하는 기상 증착 유리 소스(vapor-deposition glass source)(20)에 대한 기판(1)의 배치를 나타낸다. 전자빔이 충돌하는 위치에서, 유리는 기화된 다음, 기판(1)의 제 1 측(1a)에 증착된다. 타겟(23)으로부터의 유리가 가능한한 균일하게 기화될 수 있도록, 타겟을 회전시키고, 빔(24)을 전후로 스위핑(sweeping)한다. 또한, 상기 배치는, 동작 동안, 코팅되는 제 1 측(1a)에 가해지는 이온빔을 발생시키는 플라즈마 소스를 포함하여, 상기 기판이 플라즈마 이온 보조 증착(plasma ion assisted deposition, PIAD)에 의해 유리층으로 코팅될 수 있게 된다.
도 1을 참조하여, 가능한 기판(1)에 관하여 보다 상세히 설명한다. 기판(1)으로서의 실리콘 웨이퍼는 반도체 구조물을 갖는 영역(2)과, 예를 들어 알루미늄으로 된 연결 구조물을 갖는 영역(3)을 포함한다. 상기 연결 구조물은, 예를 들어 본드 패드 또는 다른 연결 표면을 포함할 수 있다. 실리콘 웨이퍼는 5 ㎛ 미만의 표면 거칠기를 갖는 기판을 구성한다. 기판의 상면(1a)은 하면(1b)의 반대측에 있다. 바람직하게는 Schott사에 의해 제조되는 타입 8329의 기상 증착 유리로부터 입수되는 유리층(4)이 상면(1a)에 증착된다. 이러한 타입의 유리는 실질적으로 전자빔(24)의 동작에 의해 기화될 수 있는 바, 이러한 작업은 진공 환경에서 10-4 mbar의 잔류 압력 및 기화 동안의 100 ℃의 바이어스 온도로 수행된다. 이러한 조건하에서, 밀도있고 연속적인 유리층(4)이 생성되는 바, 이 유리층은 물을 포함한 액체 및 가스에 대해서는 실질적으로 불투과성이지만 빛은 투과시키는데, 이러한 특성은 광 전기적 모듈에 있어서 중요하다.
유리층(4)은 또한 서로 다른 조성을 갖는 유리들로 이루어지는 복수의 개별적인 층들을 포함할 수 있다. 유리층은 또한, 예를 들어 층 유연성(flexibility)을 증가시키기 위해, 무기 성분 및 유기 성분으로부터 형성되는 혼합층을 포함할 수 있다.
웨이퍼의 하면(1b)에 대해서는, 습식 식각, 건식 식각 및 플라즈마 식각 또는 세정을 포함하는 추가의 공정 단계들이 행해질 수 있다.
도 1 및 또한 도 2 내지 9에서와 같이, 이용되는 기판이 웨이퍼인 경우, 본 발명에 따른 방법은 웨이퍼의 일부분을 형성하는 콤포넌트들을 패키징하는 데에 유용하게 이용될 수 있다. 하지만, 본 발명의 방법은, 이미 웨이퍼로부터 분리되었고, 반도체 구조들 및 연결 구조들을 포함하는 칩에도 동일한 방식으로 적용될 수 있다.
도 2는 기판(1)에 대한 커버층을 나타내는 바, 이 커버층은 유리층(4) 및 플라스틱층(5)을 포함한다. 유리층(4)은 캡슐화 또는 밀봉 실링에 충분한 1 내지 50 ㎛의 두께를 갖고, 플라스틱층(5)은 그 보다 더 두껍게 형성되는 바, 이에 따라 후속 처리 단계들에 대한 워크피스로서의 웨이퍼에 대해 보다 큰 안정성을 준다.
도 3은 웨이퍼의 추가의 처리를 나타낸다. 웨이퍼는 하면 상에서 얇아지게 되며, 이에 따라 본 발명에 따라 제조될 수 있는 콤포넌트들은 얇은 기판을 갖게 되며, 식각 중지 기능을 하는 연결 구조물(3)까지 연장되는 식각 피트(etching pit)들(6)이 생성된다. 웨이퍼 하면(1b)에 대해서는 플라스틱 리소그래피가 행해져, 연결 구조물(3)의 영역들을 개방시킨다. 이후, 하면에는, 예를 들어 스프레잉 또는 스퍼터링에 의해 라인 컨택(line contact)(7)이 형성되며, 그 결과 식각 피트(6)의 영역에는 라인 컨택, 즉 전도층(7)이 형성된다. 이후, 리소그래피에 이용된 플라스틱이 웨이퍼 하면(1b)으로부터 제거된다. 다음으로, 볼 그리드 어레이(8)가 전도층(7)에 적용되고, 웨이퍼는 면(9)을 따라 분할된다. 결과적으로, 반도체 구조물이 커버층(4)과 기판(1) 사이에 안전하게 끼워짐으로써 밀봉 실링되는 복수의 전자 모듈들을 얻게 된다.
도 4는 도 3의 실시예의 변형예를 보여준다. 상기 설명한 것과 동일한 공정 단계들이 수행되지만, 웨이퍼 하면(1b)의 플라스틱 물질이 제거되지 않고 상기 하면을 패시베이션 및 보호층(10)으로서 덮는다.
도 5는 기판의 하면(1b)에 플라스틱층(10) 대신 기상 증착된 유리층(11)이 적용된 실시예를 보여준다. 도 3의 실시예에서와 같이, 리소그래피에 이용된 플라스틱은 웨이퍼 하면(1b)으로부터 제거되고, 웨이퍼 하면(1b) 전체는 유리로 기상 코팅되어, 1 내지 50 ㎛ 두께의 유리층(11)을 형성한다.
도 4에 나타낸 플라스틱층(10)과 마찬가지로, 도 5에 나타낸 유리층(11)은 패시베이션 또는 보호층의 역할을 한다.
11b로 나타낸 바와 같이, 이러한 유리층은 라인 컨택(7)의 외부 돌출부를 또한 덮는다. 볼 그리드 어레이(8)를 적용하기 위해, 이들 영역(11b)은 연마(grinding) 그리고/또는 식각에 의해 노출(uncover)된다. 이후, 도 6에 나타낸 바와 같이 볼 그리드 어레이가 적용된 다음, 웨이퍼는 면(9)을 따라 분할되어 개별적인 모듈들을 형성한다. 민감한 반도체 구조물(2)은 상부 및 하부에서 각각 유리층들(4, 11)에 의해 보호된다.
본 발명의 다른 실시예에서, 웨이퍼는 연결 구조물을 관통하지 않는 분할면(9)에서 분할된다. 이에 의해, 모듈들에 대한 측면의 패시베이션 보호를 보장할 수 있는 장점을 얻을 수 있다. 도 7은 커버층(1) 및 기판(1)의 물질에만 영향을 주는 웨이퍼 분할의 예를 나타낸다. 최초의 공정은 상기 설명한 예시적인 실시예들에 대한 것과 동일하다. 즉, 웨이퍼가 하면으로부터 얇아지고, 연결 구조물의 하부까지 연장되는 식각 피트(6)가 생성된다. 웨이퍼 하면(1b)에 대해 리소그래피가 행해져, 연결 구조물 영역이 개방된다. 식각 피트(6) 영역에 라인 컨택(7)이 생성되고, 식각 피트는 전도성 물질(12)로 채워진다. 이때, Ni(P)를 이용한 전기 도금(electroplating)에 의해 두껍게 하는 것을 고려할 수 있다. 따라서, 본 발명의 이러한 실시예에 따라 제조될 수 있는 콤포넌트들은 기판을 관통하는 관통 컨택(through-contack)을 갖게 된다.
적어도 컨택(7) 영역의 웨이퍼 하면으로부터 플라스틱 물질이 제거된 후, 볼 그리드 어레이(8)가 적용된다. 이후, 웨이퍼를 분할면(9)을 따라 분할한다. 결과적으로, 반도체 구조물(2)이 밀봉 실링되어 있고, 이용되는 공정에 따라, 유사한 플라스틱층(10)이 존재하거나 또는 존재하지 않는 전자 모듈을 얻게 된다.
도 8 및 9는 하면에 유리층(11)을 형성하는 예시적인 실시예를 보여준다. 이 공정은 도 7과 관련하여 도 5에 나타낸 실시예의 것과 유사하다. 즉, 연결 구조물 바로 아래에 충진 영역(filled region)이 형성되고, 웨이퍼의 전체 하면(1b)은 유리층(11)으로 코팅되는 바, 이후 도 9에 나타낸 바와 같이, 유리층은 충진된 식각 피트(6) 영역에서 제거되며, 거기에 볼 그리드 어레이가 형성된다. 웨이퍼가 분할면(9)을 따라 분할된 후, 반도체 구조물(2)들이 캡슐화된 모듈들을 얻게 된다.
유리층(4 또는 11)의 유리 시스템은 적어도 2성분 시스템을 형성해야 한다. 멀티 콤포넌트 시스템이 바람직하다.
중량%에 있어서 다음의 조성을 갖는 기상 증착 유리가 특히 적절한 것으로 밝혀졌다.
성분 중량%
SiO2 75 - 85
B2O3 10 - 15
Na2O 1 - 5
Li2O 0.1 - 1
K2O 0.1 - 1
Al2O3 1 - 5
이러한 타입의 바람직한 기상 증착 유리는 Schott사에 의해 제조되는 유리 8329로서, 다음의 조성을 갖는다:
SiO2 84.1%
B2O3 11.0%
Na2O
Figure 112006045392137-pct00013
2.0% ]
K2O
Figure 112006045392137-pct00014
0.3% } 2.3% (층 내에서 ⇒ 3.3%)
Li2O
Figure 112006045392137-pct00015
0.3% ]
Al2O3
Figure 112006045392137-pct00016
2.6% (층 내에서 < 0.5%)
괄호 안에 주어진 값들은 기상 증착층에서의 각 성분의 중량%를 나타낸다.
전기 저항은 (100℃에서) 약 1010Ω/cm이고, 굴절율은 약 1.470이고, 유전 상수(ε)는 (25 ℃, 1 MHz에서) 약 4.7이고, tgδ는 (25 ℃, 1 MHz에서) 약 45 × 10-4이다.
적절한 기상 증착 유리의 다른 그룹은 중량%에 있어서 다음의 조성을 갖는다:
성분 중량%
SiO2 65 - 75
B2O3 20 - 30
Na2O 0.1 - 1
Li2O 0.1 - 1
K2O 0.5 - 5
Al2O3 0.5 - 5
이러한 그룹으로부터의 바람직한 기상 증착 유리는 Schott사에 의해 제조되는 유리 G018-189으로서, 다음의 조성을 갖는다:
성분 중량%
SiO2 71
B2O3 26
Na2O 0.5
Li2O 0.5
K2O 1.0
Al2O3 1.0
바람직하게 이용되는 유리들 8329 및 G018-189는 특히 하기의 표에 리스트된 특성을 갖는다:
특성 8329 G018-189
α20-300 [10-6K-1] 2.75 3.2
밀도 (g/cm3) 2.201 2.12
변형점 [℃] 562 742
굴절율 nd 1.469 1.465
ISO 719에 따른 가수 분해 저항 등급 1 2
DIN 12 116에 따른 산 저항 등급 1 2
DIN 52322에 따른 알카리 저항 등급 2 3
유전 상수 ε (25℃) 4.7 (1 MHz) 3.9 (40 GHz)
tanδ (25℃) 45*10-4 (1 MHz) 26*10-4 (40 GHz)
모듈들에서 특정의 특성을 얻기 위해서는, 상면 및 하면의 유리층들에 대해 서로 다른 조성의 유리를 이용하는 것이 바람직하다. 또한, 예를 들어 굴절률, 밀도, E 모듈러스, Knoop 경도, 유전 상수, tanδ와 관련하여 서로 다른 특성을 갖는 복수의 유리들이 기판에 순차적으로 증착될 수 있다.
또한, 전자빔 증착에 대한 대안으로서, 유리 형태로 증착되는 물질을 전달하는 다른 수단을 이용할 수 있다. 예를 들어, 기상 코팅 물질은 도가니 내에 있을 수 있는 바, 이는 전자 충격 열처리에 의해 가열된다. 이러한 타입의 전자 충격 열처리는, 물질에 충격을 가하여 기화될 수 있도록 소정의 운동 에너지로 도가니 상에서 가속되는 열이온 방사(thermionic discharge)에 기초한다. 이러한 방법 역시 유리가 증착되는 기판에 과도하게 열 부하를 야기하지 않으면서 유리층들을 형성할 수 있다.
하기에서는, 유리 8329로부터 형성된 기상 증착 유리층에 대해 행해지는 여러 테스트의 결과를 나타낸다.
도 11은 TOF-SIMS 측정 결과를 나타내는 바, 스퍼터링 시간의 함수로서 계수율(count rate)을 나타내었다. 이러한 측정은 기판 표면에 수직하는 방향에 있어서의 요소 농도의 프로파일의 특성을 나타낸다. 층 두께의 1% 미만의 유리 프레임의 두께 균일성이 측정되었다.
도 12는 기상 증착 유리 8329로 코팅된 실리콘 기판의 전자 현미경 투과 단면 이미지를 나타낸다. 기상 증착 유리와 실리콘 기판 표면은 서로 단단하게 결합되어, 표본을 준비하는 데에 필요한 투과 단면 동작에 의해서도 분리되지 않는다.
또한, DIN/ISO에 따라, 기상 증착 유리 8329로부터 형성된 기상 증착 유리층에 대해 저항 및 안정성 측정이 행해졌다. 그 결과는 표 1에 주어진다.
표본 지정: 8329
물 DIN ISO719 등급 HCl 소모 [ml/g] Na2O 등가 [μg/g] 코멘트
HGB 1 0.011 3 없음
산 DIN 12116 등급 물질 제거 [mg/dm2] 총 표면적 [cm2] 코멘트/가시적 변화
물질로서의 1W 0.4 2×40 변경되지 않음
알칼리 DIN ISO 695 등급 물질 제거 [mg/dm2] 총 표면적 [cm2] 코멘트/가시적 변화
물질로서의 A2 122 2×14 변경되지 않음
삭제

Claims (33)

  1. 전자 모듈의 하우징을 형성하는 방법으로서,
    기판(1)을 제공하는 단계와, 여기서 상기 기판(1)은 반도체 구조물(2) 및 연결 구조물(3)을 포함하거나 또는 이러한 반도체 구조물(2) 및 연결 구조물(3)를 형성하기 위한 1개 이상의 영역들을 구비하고, 적어도 상기 기판(1)의 제 1 면(1a)이 캡슐화되며;
    기상 증착 유리 소스(vapor-deposition glass source)(20)를 제공하는 단계와;
    상기 기판의 제 1 면(1a)이 기상 코팅되도록 상기 제 1 면(1a)을 상기 기상 증착 유리 소스에 대해 배치하는 단계와;
    상기 기판의 제 1 면을 유리층(4)으로 기상 코팅하는 단계와;
    상기 기판(1)의 하면(1b)을 얇게 하는 단계와;
    식각 피트(etching pit)(6)를 생성하는 단계와; 그리고
    상기 하면(1b)에 라인 컨택(line contact)(7)을 생성하는 단계를 포함하는 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  2. 제 1 항에 있어서,
    상기 반도체 구조물(2)을 갖는 1개 이상의 영역은 상기 기판의 제 1 면(1a)에 배치되는 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  3. 제 2 항에 있어서,
    상기 기판의 제 1 면(1a)과 반대측에 있는 제 2 면(1b)에 패시베이션층(passivation layer)(10, 11)이 제공되는 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  4. 제 1 항에 있어서,
    상기 기판(1)은 웨이퍼를 포함하고, 상기 방법은 상기 웨이퍼의 일부를 형성하는 콤포넌트들의 패키징을 포함하는 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  5. 제 1 항에 있어서,
    상기 기판(1)은 상기 양쪽 면(1a, 1b) 상에서 유리층(4, 10, 11)으로 기상 코팅되는 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  6. 제 1 항에 있어서,
    적어도 2성분 유리 시스템을 생성하는 기상 증착 유리 소스(20)가 제공되는 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  7. 제 1 항에 있어서,
    상기 기상 증착 유리 소스(20)는, 상기 유리층(4)이 상기 기판의 제 1 측 상에서 0.01 내지 1000 ㎛의 두께를 가질 때 까지 동작하는 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  8. 제 1 항에 있어서,
    상기 기상 증착 유리 소스(20)를 제공하는 단계의 일부로서, 유기 성분들을 포함하는 저장기가 제공되고, 이러한 유기 성분들은 진공의 인가 또는 열처리 통해 증기 상태로 변환되어, 기상 코팅 동안, 무기 성분 및 유기 성분을 포함하는 혼합층들이 상기 기판측에 형성될 수 있는 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  9. 제 1 항에 있어서,
    상기 유리층의 두께는 0.1 내지 50 ㎛인 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  10. 제 1 항에 있어서,
    상기 유리층의 두께는 50 내지 200 ㎛인 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  11. 제 1 항에 있어서,
    상기 소스(20)의 기상 증착 유리는 전자빔(24)에 의해 유리 타겟(23)으로부터 발생되는 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  12. 제 11 항에 있어서,
    상기 이용되는 기상 증착 유리는 알루미늄 산화물 및 알칼리 금속 산화물 성분을 포함하는 보로실리케이트 유리(borosilicate glass)인 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  13. 제 1 항에 있어서,
    상기 기상 증착 유리의 열 팽창 계수는 상기 기판의 열 팽창 계수와 같은 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  14. 제 1 항에 있어서,
    상기 유리층(4)은 밀봉 실링에 요구되는 두께로 형성되고, 상기 기판(1)의 추가의 공정을 용이하게 하기 위해 상기 유리층(4) 위에 플라스틱층(5)이 형성되는 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  15. 제 1 항에 있어서,
    상기 기판(1)에는 복수의 유리층들이 기상 증착되고, 이러한 유리층들은 서로 다른 유리 조성을 갖는 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  16. 제 14 항에 있어서,
    상기 기판(1)의 추가의 공정은 상기 기판의 제 1 면(1a)의 반대측 상에 있는 제 2 면(1b)으로부터 물질을 제거하는 것을 포함하는 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  17. 제 1 항에 있어서,
    상기 기판(1)은 복수의 반도체 구조물(2) 및 연결 구조물(3)을 갖는 웨이퍼를 포함하고, 상기 기판의 제 1 면(1a)의 반대측 상에 있는 제 2 면(1b)은 얇게 되고, 상기 제 2 면(1b) 상의, 상기 연결 구조물이 형성되는 영역에는 피트(6)가 식각되고, 상기 반도체 구조물(2)을 형성하기 위한 영역은 플라스틱층을 사용하여 리소그래피(lithography)되고,
    상기 기판의 제 2 면(1b) 상의, 상기 연결 구조물(3)을 갖는 영역들에는 라인 컨택들(7)이 형성되고, 상기 기판의 제 2 면(1b)으로부터 상기 플라스틱이 제거되고, 상기 라인 컨택들(7)에는 볼 그리드 어레이(ball grid array)(8)가 적용되며, 그리고
    상기 웨이퍼를 분할하여, 각각 캡슐화된 제 1 면(1a)을 갖는 복수의 전자 모듈들을 형성하는 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  18. 제 17 항에 있어서,
    상기 볼 그리드 영역(8)을 남겨둔 채로, 상기 기판의 제 2 면(1b)에는 플라스틱 커버층(10)이 제공되는 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  19. 제 17 항에 있어서,
    상기 기판의 제 2 면(1b)으로부터 상기 플라스틱이 제거된 후, 상기 기판의 제 2 면 전체가 유리층(11)으로 기상 코팅되고, 상기 유리층(11)을 국부적으로 제거하여 상기 라인 컨택(7)을 노출시킨 다음, 볼 그리드 어레이(8)를 적용하고 상기 웨이퍼를 분할하는 단계를 행하여, 양쪽면이 캡슐화된 전자 모듈들을 얻는 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  20. 제 19 항에 있어서,
    상기 기판의 제 2 면 전체는 1 내지 50 ㎛의 두께를 갖는 유리층(11)으로 기상 코팅되는 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  21. 제 17 항 내지 제 20 항 중의 어느 한 항에 있어서,
    상기 연결 구조물(3)에 이르는 상기 식각 피트(6)가 전도성 물질(12)로 채워진 다음, 상기 기판의 제 2 면(1b)으로부터 상기 플라스틱(10)을 제거하거나 또는 제거하지 않은 상태로, 그리고 상기 기판의 제 2 면(1b) 상에 유리층(11)이 있거나 또는 없는 상태로, 상기 라인 컨택(7)을 노출시키고, 상기 라인 컨택(7) 또는 충진물에 볼 그리드 어레이(8)를 적용하는 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  22. 제 1 항에 있어서,
    상기 기판의 제 1 면(1a)을 유리층(4)으로 기상 코팅하는 것은 플라즈마 이온 보조 증착(PIAD)을 포함하는 것을 특징으로 하는 전자 모듈의 하우징을 형성하는 방법.
  23. 제 1 항 내지 제 16 항 중의 어느 한 항에 따른 방법에 의해 제조되는 것을 특징으로 하는 전자 모듈.
  24. 제 23 항에 있어서,
    상기 기판의 제 1 면(1a)은 반도체 구조물(2) 및 연결 구조물(3)을 갖는 1개 이상의 영역을 구비하고, 상기 기판은 적어도 일측 상에서 기상 증착 유리층(4)으로 코팅되는 것을 특징으로 하는 전자 모듈.
  25. 제 24 항에 있어서,
    상기 모듈을 강화하는 플라스틱층(5)이 상기 유리층(4)에 적용되는 것을 특징으로 하는 전자 모듈.
  26. 제 24 항 또는 제 25 항에 있어서,
    상기 기판은 얇아지는 것을 특징으로 하는 전자 모듈.
  27. 제 24 항에 있어서,
    상기 반도체 구조물 및 연결 구조물을 갖는 상기 기판의 제 1 면(1a)의 반대측에 있는 제 2 면(1b)에는 패시베이션층(10, 11)이 제공되는 것을 특징으로 하는 전자 모듈.
  28. 제 24 항에 있어서,
    상기 유리층(4)은 무기 성분과 유기 성분의 혼합층을 포함하는 것을 특징으로 하는 전자 모듈.
  29. 제 24 항에 있어서,
    다층으로 된 유리층(4)을 포함하는 것을 특징으로 하는 전자 모듈.
  30. 제 29 항에 있어서,
    상기 유리층의 개별적인 층들은 서로 다른 조성을 갖는 것을 특징으로 하는 전자 모듈.
  31. 제 24 항에 있어서,
    상기 기판(1)은 제 2 면(1b) 상에, 상기 제 1 면(1b) 상의 연결 구조물에 연결되는 라인 컨택을 갖는 것을 특징으로 하는 전자 모듈.
  32. 제 31 항에 있어서,
    상기 라인 컨택에 형성되는 볼 그리드 어레이(8)를 포함하는 것을 특징으로 하는 전자 모듈. ㅇ
  33. 삭제
KR1020047016630A 2002-04-15 2003-04-15 전자 모듈의 하우징 형성 방법 및 이러한 방식으로 밀봉 캡슐화된 전자 모듈 KR100616126B1 (ko)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
DE20205830 2002-04-15
DE20205830.1 2002-04-15
DE10222609.1 2002-05-23
DE10222964A DE10222964B4 (de) 2002-04-15 2002-05-23 Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile
DE10222958A DE10222958B4 (de) 2002-04-15 2002-05-23 Verfahren zur Herstellung eines organischen elektro-optischen Elements und organisches elektro-optisches Element
DE10222964.3 2002-05-23
DE10222958.9 2002-05-23
DE10222609A DE10222609B4 (de) 2002-04-15 2002-05-23 Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
DE10252787.3 2002-11-13
DE10252787A DE10252787A1 (de) 2002-04-15 2002-11-13 Verfahren zur Herstellung eines Kopierschutzes für eine elektronische Schaltung
DE10301559.0 2003-01-16
DE10301559A DE10301559A1 (de) 2002-04-15 2003-01-16 Verfahren zur Herstellung eines Erzeugnisses mit einer strukturierten Oberfläche
PCT/EP2003/003882 WO2003087424A1 (de) 2002-04-15 2003-04-15 Verfahren zur gehäusebildung bei elektronischen bauteilen sowie so hermetisch verkapselte elektronische bauteile

Publications (2)

Publication Number Publication Date
KR20050006168A KR20050006168A (ko) 2005-01-15
KR100616126B1 true KR100616126B1 (ko) 2006-08-28

Family

ID=50253417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047016630A KR100616126B1 (ko) 2002-04-15 2003-04-15 전자 모듈의 하우징 형성 방법 및 이러한 방식으로 밀봉 캡슐화된 전자 모듈

Country Status (1)

Country Link
KR (1) KR100616126B1 (ko)

Also Published As

Publication number Publication date
KR20050006168A (ko) 2005-01-15

Similar Documents

Publication Publication Date Title
US5641984A (en) Hermetically sealed radiation imager
US7825029B2 (en) Method for the production of structured layers on substrates
CN100359653C (zh) 用于连结基片的处理和复合元件
US7026758B2 (en) Reinforcement of glass substrates in flexible devices
KR100257429B1 (ko) 집적 회로 장치 및 그의 패시베이션 방법
US4091406A (en) Combination glass/low temperature deposited Siw Nx Hy O.sub.z
JP2008004545A (ja) 有機デバイスのカプセル化
US6798133B1 (en) Glass cover and process for producing a glass cover
US8420445B2 (en) Method for packing semiconductor components and product produced according to the method
EP1296388A2 (en) Sealing structure for highly moisture sensitive electronic device element and method for fabrication
EP1587153A1 (en) Organic el device and method of manufacturing the same
DE10222964B4 (de) Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile
US20060006798A1 (en) Passivation layer
JP2005527076A (ja) 有機電気光学素子の気密封止
WO2015044529A1 (en) Assembly level encapsulation layer with multifunctional purpose, and method of producing the same
US7863200B2 (en) Process of vapor depositing glass layers for wafer-level hermetic encapsulation of electronic modules
US8299706B2 (en) Hermetic encapsulation of organic, electro-optical elements
US7326446B2 (en) Method for coating metal surfaces and substrate having a coated metal surface
CA2484794A1 (en) Glass material for use at high frequencies
KR100616126B1 (ko) 전자 모듈의 하우징 형성 방법 및 이러한 방식으로 밀봉 캡슐화된 전자 모듈
KR20040073695A (ko) 흡습제층을 포함하는 유기전계발광 표시패널
KR100942038B1 (ko) 유기 광전 소자 및 유기 광전 소자 제조 방법
US7495348B2 (en) Process for producing copy protection for an electronic circuit
CN101016148B (zh) 一种芯片级腔体密闭封装方法及封装结构
KR100789977B1 (ko) 복제 방지체 형성 방법, 상기 복제 방지체를 구비한 전자 부품, 및 상기 전자 부품을 구비하는 해독 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120813

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130808

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140807

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150806

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160804

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180809

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190808

Year of fee payment: 14