KR100615574B1 - 반도체 소자 제조용 잉킹시스템 및 그 방법 - Google Patents

반도체 소자 제조용 잉킹시스템 및 그 방법 Download PDF

Info

Publication number
KR100615574B1
KR100615574B1 KR20040041504A KR20040041504A KR100615574B1 KR 100615574 B1 KR100615574 B1 KR 100615574B1 KR 20040041504 A KR20040041504 A KR 20040041504A KR 20040041504 A KR20040041504 A KR 20040041504A KR 100615574 B1 KR100615574 B1 KR 100615574B1
Authority
KR
South Korea
Prior art keywords
chip
inking
bad chip
chips
inspection
Prior art date
Application number
KR20040041504A
Other languages
English (en)
Other versions
KR20050116477A (ko
Inventor
강대권
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20040041504A priority Critical patent/KR100615574B1/ko
Publication of KR20050116477A publication Critical patent/KR20050116477A/ko
Application granted granted Critical
Publication of KR100615574B1 publication Critical patent/KR100615574B1/ko

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체 소자 제조용 잉킹시스템을 제공한다. 상기 반도체 소자 제조용 잉킹시스템은 웨이퍼에 형성된 다수개의 칩들에 일정전류를 인가하여, 상기 일정전류가 흐르지 않는 칩을 검출하여 1차 배드칩으로 인식하는 테스터와, 상기 테스터를 통해 검출된 상기 1차 배드칩(Bad Chip)에 대한 위치정보가 기록된 데이타를 갖는 제어부와, 상기 제어부의 제어에 의해 상기 웨이퍼의 1차 배드칩상에 잉크를 마킹하는 잉킹장치 및 상기 잉킹장치에 의해 마킹된 상기 1차 배드칩을 제외한 칩들에 대한 확대화상을 취득하여, 상기 취득된 칩들의 확대화상을 육안으로 재검사하고, 상기 재검사를 통해 이상이 발생된 2차 배드칩의 위치좌표정보를 기억하고, 상기 위치정보좌표를 상기 제어부로 전송하여 상기 잉킹장치를 통해 상기 2차 배드칩상에 잉크를 리마킹(Remarking)시키는 검사장치를 구비한다.
잉킹장치, 검사장치, 배드칩

Description

반도체 소자 제조용 잉킹시스템 및 그 방법{INKING SYSTEM FOR MANUFACTURING SEMICONDUCTOR DEVICE AND METHOD USING THE SAME}
도 1a는 본 발명의 반도체 소자 제조용 잉킹시스템을 보여주는 도면,
도 1b는 상기 도 1a 웨이퍼상에 1, 2차 배드칩이 마킹된 것을 보여주는 도면,
도 2은 본 발명의 반도체 소자 제조용 잉킹방법을 나타내는 공정도이다.
< 도면의 주요부분에 대한 부호의 설명 >
20 : 칩(Chip) 21 : 양품칩
22 : 1차 배드칩 23 : 2차 배드칩
100 : 잉킹장치 110 : 척(Chuck)
150 : 제어부 170 : 테스터
190 : 본체 200 : 검사장치
220 : 확대기 230 : 화상기
240 : 정보저장기 250 : 입력기
300 : 잉킹시스템 W : 웨이퍼
본 발명은 반도체 소자 제조용 잉킹시스템 및 그 방법에 관한 것으로, 보다 상세하게는 웨이퍼 칩(Wafer Chip)의 전기적 특성 검사를 통하여 불량이 발생된 1차 배드칩(Bad Chip)을 선별한 후, 추가로 검출되는 2차 배드칩의 위치를 기억하여 리마킹(Remarking)시키도록 한 반도체 소자 제조용 잉킹시스템 및 그 방법에 관한 것이다.
일반적으로 반도체 칩들은 증착공정, 사진공정, 식각공정, 이온주입공정등을 거쳐 웨이퍼상에 다수개 형성된다.
상기와 같이 웨이퍼 상에 반도체 칩들이 다수개 형성되면, 각 반도체 칩들에 대하여 전기적 특성검사를 실시하여 정상적으로 동작하는 반도체 칩들과 불량이 발생된 배드칩들을 선별하는 EDS(Electrical Die Sorting; 이하 EDS라 칭함)공정이 수행된다.
EDS공정의 목적은 불량이 발생된 배드칩에 대해서는 리페어(Repair)하고, 리페어 불가능한 배드칩들은 조기에 제거함으로써 패키지(Package)공정 및 패키지검사에 소요되는 시간 및 원가를 절감함과 아울러 EDS공정의 진행에 의해서 발생된 배드칩을 조기에 발견한 후, 그 칩에 불량이 발생된 원인을 분석함으로써 반도체 소자 제조공정의 불량요인을 제거하기 위함이다.
이러한, EDS는 웨이퍼 상에 형성된 다수개의 반도체 칩에 특정전류를 인가함으로써 반도체 칩의 정상 및 불량 여부를 테스트 한 후, 불량이 발생된 배드칩의 위치를 어드레스(Address)화 하는 프리-레이저(Pre-Laser)공정, 상기 프리-레이저 공정에서 발생된 데이타를 기준으로 하여 불량이 발생된 배드칩에 레이저빔을 주사하여 칩을 수리하는 레이저-리페어(Laser-Repair)공정, 리페어된 배드칩의 정상동작 여부를 테스트하는 백-그라인딩(Back-Grinding)공정, 웨이퍼 내의 불량이 발생된 배드칩을 잉크로 마킹(Marking)하여 배드칩을 육안으로 식별할 수 있도록 표시하는 잉킹(Inking)공정 및 배드칩에 찍힌 잉크를 베이크 오븐(Bake Oven)내에 삽입하여 건조시키는 베이크(Bake)공정으로 이루어 진다.
따라서, 상기와 같은 EDS테스트에 의한 배드칩의 선별없이 나머지 공정을 수행하면 배드칩을 제품으로 만드는 불필요한 공정이 가중되어 생산률 하락 및 불필요한 원자재의 손실을 가져오므로 웨이퍼의 배드칩을 미리 검사하여 선별하는 것은 매우 중요하다.
EDS테스트를 수행한 후, 불량으로 판정된 웨이퍼 상의 배드칩을 육안으로도 확인 할 수 있도록 잉킹장치에 의해 배드칩 상에 마킹(Marking)하는 잉킹작업을 수행한다. 잉킹작업이 완료된 웨이퍼는 다른 장소로 이동된 후, 작업자는 육안 또는 스코프(Scope)등의 확대기를 사용하여 배드칩에 정상적으로 마킹이 되었는지 확인함과 아울러 반도체 칩들에 형성되어 전기적 신호를 전달하기 위한 수단인 수개의 메탈라인(Metal Line)이 정상적인 두께를 형성하고 있는지 여부를 검사한다.
그 결과 EDS테스트 과정에서 정상적으로 판정된 칩중 메탈라인이 정상적인 두께에 비하여 상대적으로 얇은 칩은 추후에 단선등의 문제가 초래되어 제품의 불량을 야기할 소지가 크다.
따라서, 작업자는 상기와 같이 전기적으로는 정상적이나 메탈라인이 얇게 형 성된 칩들을 배드칩으로 간주하여 그 칩상에 마킹을 하게 되는데, 이는 작업자가 웨이퍼(Wafer)를 확대기로부터 인출하여 수작업으로 마킹하는 과정을 거쳐야 하므로 공정시간이 많이 소요되는 문제점이 있다.
또한, 작업자가 육안으로 검사를 수행하여 확대기로부터 인출하고 수작업으로 마킹하는 경우에 배드칩에 정확히 마킹이 되었는지에 대해 정확한 검증을 하기 어려운 문제점이 있다.
따라서, 상기와 같은 문제점을 감안하여 안출된 본 발명의 목적은 EDS테스트에서 선별되어 마킹을 마친 웨이퍼의 1차 배드칩들을 제외한 양품칩들에 대하여, 메탈라인 두께등의 상태를 육안으로 쉽게 구분하여 추가로 2차 배드칩들을 선별하고, 검출된 2차 배드칩의 위치좌표정보를 데이타로 기억함과 아울러 상기 데이타를 제어부에 전송시킴으로써 잉킹장치를 통해 2차 배드칩상에 리마킹할 수 있는 반도체 소자 제조용 잉킹시스템 및 그 방법을 제공하는데 있다.
전술된 문제점을 해결하기 위하여 본 발명은 반도체 소자 제조용 잉킹시스템을 제공한다.
상기 반도체 소자 제조용 잉킹시스템은 웨이퍼에 형성된 다수개의 칩들에 일정전류를 인가하여, 상기 일정전류가 흐르지 않는 칩을 검출하여 1차 배드칩으로 인식하는 테스터와, 상기 테스터를 통해 검출된 상기 1차 배드칩(Bad Chip)에 대한 위치정보가 기록된 데이타를 갖는 제어부와, 상기 제어부의 제어에 의해 상기 웨이퍼의 1차 배드칩상에 잉크를 마킹하는 잉킹장치 및 상기 잉킹장치에 의해 마킹된 상기 1차 배드칩을 제외한 칩들에 대한 확대화상을 취득하여, 상기 취득된 칩들의 확대화상을 육안으로 재검사하고, 상기 재검사를 통해 이상이 발생된 2차 배드칩의 위치좌표정보를 기억하고, 상기 위치정보좌표를 상기 제어부로 전송하여 상기 잉킹장치를 통해 상기 2차 배드칩상에 잉크를 리마킹(Remarking)시키는 검사장치를 포함한다.
여기서, 상기 검사장치는 상기 1차 배드칩을 제외한 칩들을 확대하는 확대기와; 상기 확대기와 전기적으로 연결되어 상기 확대기를 통해 확대되어 전송된 칩들의 화상을 가시화시키는 화상기와; 상기 화상기를 통해 가시화되고, 상기 재검사를 통해 이상이 발생된 상기 2차 배드칩의 위치좌표정보를 입력하기 위한 입력기 및 상기 입력기를 통해 입력된 상기 2차 배드칩의 위치좌표정보를 저장하는 정보저장기를 구비하는 것이 바람직하다.
그리고, 상기 입력기는 마우스 또는 버튼인 것이 바람직하다.
또한, 상기 재검사는 상기 확대기 및 상기 화상기를 통해 확대 및 가시화된 칩들에 대하여 메탈라인의 두께를 육안으로 검사하고, 상기 메탈라인의 두께가 일정두께 이하로 형성된 칩들을 상기 이상이 발생된 2차 배드칩으로 검출하는 것이 바람직하다.
또한, 상기 정보저장기는 상기 위치좌표정보를 상기 제어부에 전송시킴으로써 상기 잉킹장치를 통해 상기 2차 배드칩상에 잉크를 리마킹시키도록 상기 제어부와 전기적으로 연결되는 것이 바람직하다.
삭제
삭제
삭제
삭제
한편, 본 발명의 반도체 소자 제조용 잉킹시스템을 통한 잉킹방법은 마킹작업이 수행될 웨이퍼를 인입하는 인입단계와; 상기 웨이퍼상의 다수개 칩들을 전기적 검사를 실시하여 배드칩을 선별하는 1차 검사단계와; 상기 1차 검사단계에서 검출된 상기 웨이퍼상의 배드칩의 위치정보가 기록된 데이타를 가지는 제어부의 제어에 의해 상기 배드칩상에 잉킹장치가 마킹하는 1차 마킹단계와; 상기 1차 마킹단계를 마친 상기 웨이퍼의 양품칩에 대한 검사를 추가로 실시하여 위치정보를 상기 제어부로 전송하는 2차 검사단계와; 상기 제어부의 제어에 의해 상기 2차 검사단계에서 검출된 배드칩상에 상기 잉킹장치가 마킹하는 2차 마킹단계; 및 상기 2차 검사 단계를 마친 상기 웨이퍼를 인출하는 인출단계를 포함한다.
여기서, 상기 제 2차 검사단계에는 상기 1차 마킹단계를 마친 상기 배드칩을 제외한 양품칩의 이미지를 확대하고, 그 이미지를 화상기에 가시화시켜 양품칩의 불량유무를 재검사하는 가시화단계가 추가로 포함된 것이 바람직하다.
그리고, 상기 2차 검사단계에는 상기 웨이퍼의 추가로 검출된 배드칩의 위치좌표정보를 정보저장기에 입력시키는 위치정보입력단계와, 상기 제어부에 전송시키는 위치좌표제어단계가 추가로 포함된 것이 바람직하다.
또한, 상기 2차 검사단계는 상기 웨이퍼 칩의 메탈라인 두께를 측정하는 것이 바람직하다.
나아가, 상기 위치정보입력단계에서 위치좌표정보는 별도의 입력기에 의하는 것이 바람직하다.
그리고, 상기 입력기는 마우스 또는 버튼에 의하는 것이 바람직하다.
이하, 도1a 내지 도 2을 참조하여, 본 발명의 반도체 소자 제조용 잉킹시스템의 구성을 좀 더 구체적으로 설명하면 다음과 같다.
본 발명의 반도체 소자 제조용 잉킹시스템은 도 1a 및 도 1b에 도시된 바와 같이 다수개의 칩(20)이 형성된 웨이퍼(W)와 테스터(170)를 통하여 검출된 상기 웨이퍼(W)의 1차 배드칩(22)들에 대한 위치정보가 기록된 데이타를 갖는 제어부(150)와 상기 제어부(150)의 제어에 의해 상기 웨이퍼(W)에 형성된 1차 배드칩(22)상에 잉크를 이용해 마킹하는 잉킹장치(100) 및 상기 잉킹장치(100)에 의해 마킹된 상기 1차 배드칩(22)을 제외한 양품칩(21)을 재검사하여 추가로 검출된 2차 배드칩(23) 들의 위치좌표정보를 기억하고 상기 위치좌표정보를 상기 제어부(150)로 전송하여 상기 2차 배드칩(23)상에 리마킹시키는 검사장치(200)를 포함한다.
여기서, 상기 검사장치(200)는 상기 웨이퍼(W)에 형성된 다수개의 칩(20)을 확대하여 작업자가 육안으로 확인하도록하기 위한 확대기(220)와 상기 확대기(220)와 전기적으로 연결되어 확대기(220)를 통해 전송된 칩(20)의 이미지를 가시화시켜주는 화상기(230)와 상기 화상기(230)에 가시화된 양품칩(21)들 중 메탈라인이 얇게 형성된 2차 배드칩(23)을 검출하여 그 위치좌표정보를 입력하기 위한 입력기(250) 및 상기 입력기(250)를 통해 입력된 2차 배드칩(23)의 위치좌표정보를 저장하는 정보저장기(240)를 포함한다.
여기서, 입력기(250)는 마우스 또는 버튼이다.
그리고, 상기 정보저장기(240)는 상기 입력기(250)를 통해 입력된 상기 위치좌표정보를 상기 제어부(150)에 전송시킴으로써 상기 잉킹장치(100)를 통해 상기 위치좌표정보에 해당하는 위치의 상기 웨이퍼(W)의 2차 배드칩(23)상에 리마킹(Remarking)시키도록 전기적으로 연결된다.
다음은 도 2를 참조로 하여 상기와 같은 구성을 갖는 본 발명의 반도체 소자 제조용 잉킹시스템(300)을 통한 잉킹방법에 대하여 설명하도록 한다.
먼저, 작업자는 웨이퍼(W) 상에 다수개 형성된 반도체 칩(20)들의 불량유무를 검출하기 위해 준비된 척(110)상부에 웨이퍼(W)를 안착한 상태로 잉킹장치(100)가 설치된 본체(190)내로 인입시키는 인입단계(S10)를 거친다.
인입단계(S10)를 거친 후, 테스터(170)는 척(110)상부에 안착된 웨이퍼(W)에 형성된 다수개의 칩(20)들에 대하여 특정전류를 인가함으로써 전류가 흐르지 않는 칩은 1차 배드칩(22)으로 인식하고, 전류가 흐르는 침은 양품칩(21)으로 인식하여 검출된 1차 배드칩(22)의 웨이퍼(W)상의 위치정보를 제어부(150)로 전송시키는 1차검사단계(S20)를 거친다.
다음, 제어부(150)는 상기 위치정보에 상응하는 웨이퍼(W)상의 1차 배드칩(22)위치에 잉킹장치(100)를 사용하여 마킹하는 1차마킹단계(S30)를 거친다.
이후, 1차마킹단계(S30)에서 테스터(170)에 의한 전기적 특성이 정상적인 양품칩(21)으로 판정된 경우라 할지라도, 상기 양품칩(21)의 메탈라인이 정상 두께에 비하여 상대적으로 얇게 형성된 경우, 제품불량을 야기할 소지가 매우 크다.
따라서, 검사장치(200)를 통해 메탈라인이 얇게 형성된 2차 배드칩(23)을 검출하여 그 위치의 확대된 이미지를 가시화시키고, 그 위치좌표정보를 저장함과 아울러 제어부(150)로 전송시키는 2차 검사단계(S40)를 거친다.
여기서, 2차 검사단계(S40)를 상세하게 설명하면 다음과 같다.
1차 마킹단계(S20)를 마친 웨이퍼(W)를 인출하여 확대기(220)측으로 이송한 뒤, 확대기(220)를 통해 웨이퍼(W)상에 형성된 양품칩(21)의 이미지를 임의의 배율로 확대하여, 그 확대된 이미지를 화상기(230)를 통해 가시화시키고, 화상기(230)에 가시화된 양품칩(21)의 확대이미지를 통해 메탈라인의 두께를 검사하는 가시화단계(S41)를 거친다.
이후, 정상적인 두께에 비하여 상대적으로 얇게 형성된 2차 배드칩(23)이 검출되면, 마우스 또는 버튼등의 입력기(250)를 통해 상기 2차 배드칩(23)의 위치를 화상기(230)의 화면상에서 클릭(Click)하여 2차 배드칩(23)의 위치좌표정보를 입력하는 위치좌표정보입력단계(S42)를 거친다.
상기와 같은 화상기(230) 2차 배드칩(23)의 위치를 입력기(250)를 통해 클릭하면 그 위치좌표정보는 정보저장기(240)에 데이타로써 저장이 되고, 저장된 위치좌표정보를 제어부(150)에 전송시키는 위치좌표제어단계(S43)을 거친다.
상기와 같이 1차 마킹단계(S30)에서 마킹된 1차 배드칩(22)외에 작업자의 육안으로 검출하는 가시화단계(S41)에서 메탈라인이 얇게 형성된 2차 배드칩(23)이 검출되지 않는 경우는 작업자는 웨이퍼(W)를 인출하여 다음 공정을 진행한다.
그러나, 가시화단계(S41)에서 메탈라인이 얇게 형성되는 2차 배드칩(23)이 인지되면, 웨이퍼(W)를 검사장치(200)로부터 인출한 후, 다시 잉킹장치(100)가 설치된 본체(190)내로 인입시킨다.
그후, 제어부(150)는 정보저장기(240)로부터 전송된 추가로 검출된 2차 배드칩(23)의 위치좌표정보를 바탕으로 잉킹장치(100)를 이용해 2차 배드칩(23)상에 리마킹을 하는 2차 마킹단계(S50)를 거친다.
상기 2차 마킹단계(S50)에서 상기 배드칩(22)상에 마킹을 한 후, 작업자는 상기 웨이퍼(W)를 인출하는 인출단계(S60)를 거쳐 공정을 마무리하게 된다.
이상에서 살펴본 것과 같이 본 발명의 반도체 소자 제조용 잉킹시스템에 따르면, EDS테스트를 통해 검출된 1차 배드칩에 1차 마킹을 한 후, 추가로 메탈라인이 얇게 형성된 2차 배드칩을 검출하도록 확대기를 설치함과 아울러 그 확대 이미 지를 가시화 할 수 있는 화상기를 통해 작업자는 쉽게 2차 배드칩을 추가로 검출할 수 있다.
또한, 확대기와 전기적으로 연결되어, 화상기에 형성된 2차 배드칩의 위치좌표정보를 입력하는 입력기와 입력된 위치좌표정보를 저장하는 정보저장기가 형성되어 2차 배드칩의 위치를 데이타로써 추가로 저장할 수 있다.
또한, 정보저장기는 상기 위치좌표정보를 제어부로 전송하여 잉킹장치를 통해 추가로 검출된 2차 배드칩상에 리마킹을 함으로써, 작업자의 수작업으로 인한 마킹 오류를 효율적으로 줄임과 아울러 반도체 소자의 수율향상을 도모하는 효과가 있다.

Claims (11)

  1. 웨이퍼에 형성된 다수개의 칩들에 일정전류를 인가하여, 상기 일정전류가 흐르지 않는 칩을 검출하여 1차 배드칩으로 인식하는 테스터;
    상기 테스터를 통해 검출된 상기 1차 배드칩(Bad Chip)에 대한 위치정보가 기록된 데이타를 갖는 제어부;
    상기 제어부의 제어에 의해 상기 웨이퍼의 1차 배드칩상에 잉크를 마킹하는 잉킹장치; 및
    상기 잉킹장치에 의해 마킹된 상기 1차 배드칩을 제외한 칩들에 대한 확대화상을 취득하여, 상기 취득된 칩들의 확대화상을 육안으로 재검사하고, 상기 재검사를 통해 이상이 발생된 2차 배드칩의 위치좌표정보를 기억하고, 상기 위치정보좌표를 상기 제어부로 전송하여 상기 잉킹장치를 통해 상기 2차 배드칩상에 잉크를 리마킹(Remarking)시키는 검사장치를 포함하는 것을 특징으로 하는 반도체 소자 제조용 잉킹시스템.
  2. 제 1항에 있어서, 상기 검사장치는 상기 1차 배드칩을 제외한 칩들을 확대하는 확대기와; 상기 확대기와 전기적으로 연결되어 상기 확대기를 통해 확대되어 전송된 칩들의 화상을 가시화시키는 화상기와; 상기 화상기를 통해 가시화되고, 상기 재검사를 통해 이상이 발생된 상기 2차 배드칩의 위치좌표정보를 입력하기 위한 입력기 및 상기 입력기를 통해 입력된 상기 2차 배드칩의 위치좌표정보를 저장하는 정보저장기를 구비하는 것을 특징으로 하는 반도체 소자 제조용 잉킹시스템.
  3. 제 2항에 있어서, 상기 입력기는 마우스 또는 버튼인 것을 특징으로 하는 반 도체 소자 제조용 잉킹시스템.
  4. 제 2항에 있어서, 상기 재검사는 상기 확대기 및 상기 화상기를 통해 확대 및 가시화된 칩들에 대하여 메탈라인의 두께를 육안으로 검사하고, 상기 메탈라인의 두께가 일정두께 이하로 형성된 칩들을 상기 이상이 발생된 2차 배드칩으로 검출하는 것을 특징으로 하는 반도체 소자 제조용 잉킹시스템.
  5. 제 2항에 있어서, 상기 정보저장기는 상기 위치좌표정보를 상기 제어부에 전송시킴으로써 상기 잉킹장치를 통해 상기 2차 배드칩상에 잉크를 리마킹시키도록 상기 제어부와 전기적으로 연결되는 것을 특징으로 하는 반도체 소자 제조용 잉킹시스템.
  6. 마킹작업이 수행될 웨이퍼를 인입하는 인입단계;
    상기 웨이퍼상의 다수개 칩들을 전기적 검사를 실시하여 배드칩을 선별하는 1차 검사단계;
    상기 1차 검사단계에서 검출된 상기 웨이퍼상의 배드칩의 위치정보가 기록된 데이타를 가지는 제어부의 제어에 의해 상기 배드칩상에 잉킹장치가 마킹하는 1차 마킹단계;
    상기 1차 마킹단계를 마친 상기 웨이퍼의 양품칩에 대한 검사를 추가로 실시하여 위치정보를 상기 제어부로 전송하는 2차 검사단계;
    상기 제어부의 제어에 의해 상기 2차 검사단계에서 검출된 배드칩상에 상기 잉킹장치가 마킹하는 2차 마킹단계; 및
    상기 2차 검사단계를 마친 상기 웨이퍼를 인출하는 인출단계를 포함하는 것을 특징으로 하는 반도체 소자 제조용 잉킹방법.
  7. 제 6항에 있어서, 상기 제 2차 검사단계에는 상기 1차 마킹단계를 마친 상기 배드칩을 제외한 양품칩의 이미지를 확대하고, 그 이미지를 화상기에 가시화시켜 양품칩의 불량 유/무를 재검사하는 가시화단계가 추가로 포함된 것을 특징으로 하는 반도체 소자 제조용 잉킹방법.
  8. 제 6항에 있어서, 상기 2차 검사단계에는 상기 웨이퍼의 추가로 검출된 배드칩의 위치좌표정보를 정보저장기에 입력시키는 위치정보입력단계와, 상기 제어부에 전송시키는 위치좌표제어단계가 추가로 포함된 것을 특징으로 하는 반도체 소자 제조용 잉킹방법.
  9. 제 6항에 있어서, 상기 2차 검사단계는 상기 웨이퍼 칩의 메탈라인 두께를 측정하는 것을 특징으로 하는 반도체 소자 제조용 잉킹방법.
  10. 제 8항에 있어서, 상기 위치정보입력단계에서 위치좌표정보는 별도의 입력기에 의하는 것을 특징으로 하는 반도체 소자 제조용 잉킹방법.
  11. 제 10항에 있어서, 상기 입력기는 마우스 또는 버튼에 의하는 것을 특징으로 하는 반도체 소자 제조용 잉킹방법.
KR20040041504A 2004-06-07 2004-06-07 반도체 소자 제조용 잉킹시스템 및 그 방법 KR100615574B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20040041504A KR100615574B1 (ko) 2004-06-07 2004-06-07 반도체 소자 제조용 잉킹시스템 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040041504A KR100615574B1 (ko) 2004-06-07 2004-06-07 반도체 소자 제조용 잉킹시스템 및 그 방법

Publications (2)

Publication Number Publication Date
KR20050116477A KR20050116477A (ko) 2005-12-13
KR100615574B1 true KR100615574B1 (ko) 2006-08-25

Family

ID=37290081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040041504A KR100615574B1 (ko) 2004-06-07 2004-06-07 반도체 소자 제조용 잉킹시스템 및 그 방법

Country Status (1)

Country Link
KR (1) KR100615574B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101349104B1 (ko) * 2013-10-15 2014-01-10 에스피반도체통신 주식회사 웨이퍼 맵 잉킹 장치
CN107895707B (zh) * 2017-12-18 2024-01-26 扬州扬杰电子科技股份有限公司 一种激光打标***及其工作方法

Also Published As

Publication number Publication date
KR20050116477A (ko) 2005-12-13

Similar Documents

Publication Publication Date Title
US6766208B2 (en) Automatic production quality control method and system
KR101594267B1 (ko) 결함 검사 방법 및 결함 검사 장치
JP2017032998A (ja) ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の1つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのための方法
US8054097B2 (en) Method and system for automatically managing probe mark shifts
JP4078280B2 (ja) 回路パターンの検査方法および検査装置
US20090074286A1 (en) Data management equipment used to defect review equipment and testing system configurations
JP2012049503A (ja) 半導体装置の検査装置及び半導体装置の検査方法
CN109946320A (zh) 缺陷检查方法
TW201712774A (zh) 診斷半導體晶圓之方法以及系統
KR102579578B1 (ko) 반도체 적용을 위한 참조 이미지 생성
JP2008071999A (ja) 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法
KR100615574B1 (ko) 반도체 소자 제조용 잉킹시스템 및 그 방법
WO2010053040A1 (ja) 電子線式基板検査装置
JP4156968B2 (ja) プローブ装置及びアライメント方法
JP5433266B2 (ja) 針跡の判定方法及び針跡判定用プログラム
KR100936971B1 (ko) 프로브카드의 오에스, 평탄도 및 누설전류 측정방법 및 그시스템
JP2005150224A (ja) プローブ情報を用いた半導体検査装置及び検査方法
JP2006049599A (ja) ウェハプローバ及び半導体装置の製造方法、半導体試験装置
US20130283227A1 (en) Pattern review tool, recipe making tool, and method of making recipe
TW201409048A (zh) 標記檢查用的裝置及方法
JP2008261692A (ja) 基板検査システム及び基板検査方法
US7855088B2 (en) Method for manufacturing integrated circuits by guardbanding die regions
JP5039594B2 (ja) レビュー装置,検査領域設定支援システム、および、欠陥の画像得方法
JPS6184029A (ja) 半導体検査装置
US20220383473A1 (en) Method and system for diagnosing a semiconductor wafer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee