KR100613573B1 - Method for manufacturing a semiconductor device - Google Patents

Method for manufacturing a semiconductor device Download PDF

Info

Publication number
KR100613573B1
KR100613573B1 KR1020050036276A KR20050036276A KR100613573B1 KR 100613573 B1 KR100613573 B1 KR 100613573B1 KR 1020050036276 A KR1020050036276 A KR 1020050036276A KR 20050036276 A KR20050036276 A KR 20050036276A KR 100613573 B1 KR100613573 B1 KR 100613573B1
Authority
KR
South Korea
Prior art keywords
sacrificial oxide
oxide film
semiconductor device
passivation layer
photoresist pattern
Prior art date
Application number
KR1020050036276A
Other languages
Korean (ko)
Inventor
조진연
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050036276A priority Critical patent/KR100613573B1/en
Application granted granted Critical
Publication of KR100613573B1 publication Critical patent/KR100613573B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/0206—Portable telephones comprising a plurality of mechanically joined movable body parts, e.g. hinged housings
    • H04M1/0208—Portable telephones comprising a plurality of mechanically joined movable body parts, e.g. hinged housings characterized by the relative motions of the body parts
    • H04M1/0235—Slidable or telescopic telephones, i.e. with a relative translation movement of the body parts; Telephones using a combination of translation and other relative motions of the body parts
    • H04M1/0237—Sliding mechanism with one degree of freedom

Abstract

본 발명은 반도체 소자의 패드 형성을 위한 식각 및 세정공정시 패시베이션층 상에 형성되는 금속 폴리머를 제거하여 반도체 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명에서는 소정의 하부층이 형성된 기판 상에 최종 금속배선을 형성하는 단계와, 상기 금속배선이 형성된 상기 기판 상에 패시베이션층을 형성하는 단계와, 상기 패시베이션층 상에 희생 산화막을 증착하는 단계와, 상기 희생 산화막 상에 상기 금속배선의 일부를 노출시키는 구조의 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 이용하여 상기 희생 산화막 및 상기 패시베이션층을 식각하는 단계와, 스트립 공정을 실시하여 상기 포토레지스트 패턴을 제거하는 단계와, 상기 희생 산화막을 제거하는 동시에 상기 스트립 공정시 상기 희생 산화막 상에 형성된 금속 폴리머를 제거하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.The present invention is to provide a method for manufacturing a semiconductor device that can improve the reliability of the semiconductor device by removing the metal polymer formed on the passivation layer during the etching and cleaning process for forming the pad of the semiconductor device, the present invention for this purpose Forming a final metal wiring on a substrate on which a predetermined lower layer is formed, forming a passivation layer on the substrate on which the metal wiring is formed, depositing a sacrificial oxide film on the passivation layer, and Forming a photoresist pattern having a structure exposing a part of the metal wiring on the oxide film, etching the sacrificial oxide film and the passivation layer using the photoresist pattern, and performing a strip process to perform the photoresist Removing the pattern and simultaneously removing the sacrificial oxide film When the strip process provides a method for producing a semiconductor device comprising the step of removing the metal polymer formed on the sacrificial oxide film.

패시베이션, 패드, 희생 산화막, 세정, 금속 폴리머. Passivation, pads, sacrificial oxides, cleaning, metal polymers.

Description

반도체 소자의 제조방법{METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE}METHODS FOR MANUFACTURING A SEMICONDUCTOR DEVICE

도 1은 종래 기술에 따라 형성된 반도체 소자의 패시베이션층을 나타낸 SEM 사진.1 is a SEM photograph showing a passivation layer of a semiconductor device formed according to the prior art.

도 2는 종래 기술에 따라 패드 형성을 위한 식각공정시 패드의 표면 상에 생성된 부산물(by-product)을 나타낸 SEM 사진.FIG. 2 is a SEM photograph showing by-products generated on the surface of a pad during an etching process for forming a pad according to the prior art. FIG.

도 3은 종래 기술에 따른 세정공정시 패드 표면 상에 발생되는 금속 폴리머를 나타낸 SEM 사진.Figure 3 is an SEM photograph showing a metal polymer generated on the pad surface during the cleaning process according to the prior art.

도 4 내지 도 7은 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 도시된 공정단면도.4 to 7 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a preferred embodiment of the present invention.

도 8은 본 발명의 바람직한 실시예에 따를 반도체 소자의 제조시 패드 표면 상에 발생된 금속 폴리머가 제거된 결과를 나타낸 SEM 사진.8 is a SEM photograph showing the result of removing the metal polymer generated on the pad surface in the manufacture of a semiconductor device according to a preferred embodiment of the present invention.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

10 : 반도체 기판 11 : 금속배선10 semiconductor substrate 11 metal wiring

12 : 반사방지막 13 : 제1 보호막12 antireflection film 13 first protective film

14 : 제2 보호막 15 : 희생 산화막14 second protective film 15 sacrificial oxide film

16 : 포토레지스트 패턴 17 : 식각공정16: photoresist pattern 17: etching process

18 : 금속 폴리머 18: metal polymer

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 배선 공정의 최종 단계에 해당하는 패시베이션(passivation) 공정 후 실시되는 패드 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a pad forming method performed after a passivation process corresponding to a final step of a wiring process.

일반적으로, 반도체 제조 공정 중 배선 공정의 최종 단계에 해당하는 패시베이션(passivation) 공정은 반도체 내부 회로를 보호하기 위한 공정이다. 이는 통상적으로, 최종 금속배선(metal line)을 패터닝 한 후 웨이퍼의 최상면 전체에 패시베이션층(passivation layer)을 증착하여 이루어진다. 패시베이션층은 후속 어셈블리(assembly) 및 패키지(package) 공정 도중에 기계적 및 화학적 손상을 방지하는 보호막(또는, 절연막)이다. 이때, 보호막은 2중 구조로 이루어지는데, 도 1에서 보는 바와 같이 제1 보호막으로는 PE-CVD(Plasma Enhanced Chemical Vapor Deposition) 방식에 의한 산화막(PE-TEOS)을 사용하고 있으며, 제2 보호막으로는 외부 불순물 방호 효과가 뛰어난 PE-CVD 방식에 의한 질화막(P-SiN)을 사용하고 있다. 이때, 산화막은 질화막에 의한 스트레스(stress)를 완충시켜주는 기능을 수행하고, 질화막은 최종 보호막으로서 조직이 치밀하고 경도가 높아 외부 불순물의 침 투를 막아주는 기능을 수행한다. 그러나, 질화막은 스트레스가 큰 특성이 있어 하부 금속배선에 스트레스가 전달될 수 있으며, 박막 내부에 수소를 10 내지 30 atomic % 정도 함유하고 있어 반도체 소자의 특성 변화를 가져올 수 있으므로 증착시 세심한 주의가 필요하다.In general, a passivation process corresponding to a final step of a wiring process in a semiconductor manufacturing process is a process for protecting a semiconductor internal circuit. This is typically done by patterning the final metal line and then depositing a passivation layer over the top of the wafer. The passivation layer is a protective film (or insulating film) that prevents mechanical and chemical damage during subsequent assembly and package processes. In this case, the protective film has a double structure. As shown in FIG. 1, an oxide film (PE-TEOS) using a plasma enhanced chemical vapor deposition (PE-CVD) method is used as the first protective film, and the second protective film is used. Uses a nitride film (P-SiN) by PE-CVD which is excellent in protecting external impurities. At this time, the oxide film serves to buffer stress due to the nitride film, and the nitride film serves as a final protective film to prevent penetration of external impurities due to its high density and hardness of the tissue. However, since the nitride film has a high stress property, stress can be transferred to the lower metal wiring, and since hydrogen is contained in the thin film of about 10 to 30 atomic%, it is possible to change the characteristics of the semiconductor device. Do.

한편, 패시베이션 공정이 완료되면, 패키지 공정을 위한 패드 형성공정이 실시된다. 패드 형성공정은 먼저, 식각공정을 실시하여 패시베이션층에 개구부를 형성하고, 패시베이션층 아래에 형성된 패드용 금속배선을 노출시킨다. 이때 노출된 금속배선은 통상적으로, 회로의 주변에 위치하고, 이는 패드로 기능한다. 최종적으로, 패드는 와이어(wire) 본딩을 통해 외부의 단자와 연결된다.On the other hand, when the passivation process is completed, a pad forming process for the package process is performed. In the pad forming process, first, an etching process is performed to form an opening in the passivation layer, and the pad metal wiring formed under the passivation layer is exposed. The exposed metallization is then typically located around the circuit, which functions as a pad. Finally, the pad is connected to an external terminal through wire bonding.

여기서, 패드 형성을 위한 식각공정시에는 CxHyFz(x,y,z는 자연수)/O2/Ar 가스를 이용하여 질화막과 산화막을 식각한 후 금속배선 상의 반사방지막(보통, TiN으로 형성됨; Anti Reflection Coating)을 식각하게 되는데, 이때 도 2에서 보는 바와 같이 TiFx 형태의 부산물(byproduct)이 생성된다. 이러한 TiFx는 일반적인 패드 식각공정의 진행 온도에서 증기 압력(vapor pressure)이 매우 낮아 휘발되지 않게 된다. 따라서, 이는 질화막의 상부 및 측벽에 남게 되는데, 질화막 상에 남은 TiFx는 질화막과 강력하게 결합하여 두꺼운 금속 폴리머(metal-rich polymer)를 형성시킨다. 이때, 금속 폴리머는 질화막의 측벽에서는 질화막의 상부에서보다 상대적으로 매우 적게 형성되므로 거의 문제가 되지 않는다.Here, during the etching process for forming the pad, the nitride film and the oxide film are etched using CxHyFz (x, y, z is a natural number) / O 2 / Ar gas, and then an anti-reflection film (usually formed of TiN; Coating) is etched, whereby byproducts of TiFx form are produced, as shown in FIG. 2. The TiFx has a very low vapor pressure at a progress temperature of a general pad etching process, and thus does not volatilize. Therefore, it remains on the top and sidewalls of the nitride film. TiFx remaining on the nitride film is strongly bonded to the nitride film to form a thick metal-rich polymer. At this time, since the metal polymer is formed on the sidewall of the nitride film relatively much less than the upper portion of the nitride film, it is not a problem.

이러한 질화막 상부의 금속 폴리머는 후속으로 진행되는 세정공정시에도 대 로 잔류되거나, 도 3에서 보는 바와 같이 그 일부가 떨어져 나가 인접한 패드 상부로 떨어지게 된다. 이러한 현상은 후속으로 진행되는 패키지(package) 공정시 본딩(bonding) 불량을 야기할 뿐만 아니라, 세정공정 후 수분 제거를 위해 진행되는 하이드로전(hydrogen) 어닐(anneal) 공정시에 챔버(chamber)를 오염시켜 파티클(particle)을 유발할 수 있는 우려가 있다. 결국, 상기한 종래기술에서와 같이 패시베이션층을 증착 및 식각하여 패드를 형성하면 반도체 소자의 신뢰성이 저하되는 문제점이 발생하게 된다.The metal polymer on the upper part of the nitride film is left during the subsequent cleaning process, or as shown in FIG. This phenomenon not only causes a poor bonding in a subsequent package process, but also a chamber during a hydrogen annealing process to remove water after the cleaning process. There is a fear that contamination may cause particles. As a result, when the pad is formed by depositing and etching the passivation layer as in the related art, a problem occurs that the reliability of the semiconductor device is lowered.

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 반도체 소자의 패드 형성을 위한 식각 및 세정공정시 패시베이션층 상에 형성되는 금속 폴리머를 제거하여 반도체 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.Therefore, the present invention has been proposed to solve the above problems of the prior art, and can improve the reliability of the semiconductor device by removing the metal polymer formed on the passivation layer during the etching and cleaning process for forming the pad of the semiconductor device. It is an object of the present invention to provide a method for manufacturing a semiconductor device.

상기에서 설명한 목적을 달성하기 위한 일측면에 따른 본 발명은, 소정의 하부층이 형성된 기판 상에 최종 금속배선을 형성하는 단계와, 상기 금속배선이 형성된 상기 기판 상에 패시베이션층을 형성하는 단계와, 상기 패시베이션층 상에 희생 산화막을 증착하는 단계와, 상기 희생 산화막 상에 상기 금속배선의 일부를 노출시키는 구조의 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 이 용하여 상기 희생 산화막 및 상기 패시베이션층을 식각하는 단계와, 스트립 공정을 실시하여 상기 포토레지스트 패턴을 제거하는 단계와, 상기 희생 산화막을 제거하는 동시에 상기 스트립 공정시 상기 희생 산화막 상에 형성된 금속 폴리머를 제거하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.According to an aspect of the present invention, there is provided a method including forming a final metal wiring on a substrate on which a predetermined lower layer is formed, and forming a passivation layer on the substrate on which the metal wiring is formed; Depositing a sacrificial oxide film on the passivation layer, forming a photoresist pattern having a structure exposing a part of the metal wiring on the sacrificial oxide film, and using the photoresist pattern, the sacrificial oxide film and the passivation layer. Etching the layer, removing the photoresist pattern by performing a strip process, and removing the metal polymer formed on the sacrificial oxide layer during the strip process while simultaneously removing the sacrificial oxide layer. It provides a method of manufacturing.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

실시예Example

도 4 내지 도 7은 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 도시된 공정단면도이다. 여기서, 도 4 내지 도 7에 도시된 참조부호들 중 서로 동일한 참조부호는 동일한 기능을 수행하는 동일요소이다.4 to 7 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a preferred embodiment of the present invention. Here, the same reference numerals among the reference numerals shown in FIGS. 4 to 7 are the same elements performing the same function.

먼저, 도 4에 도시된 바와 같이, 소정의 반도체 구조물층(미도시)이 형성된 반도체 기판(10) 상에 배선공정을 실시하여 최종 금속배선(11)을 형성한다. 여기서, 반도체 구조물층은 트랜지스터와 같은 복수의 능동소자와 저항, 캐패시터, 인덕터 등의 수동소자와 복수의 메모리셀과 금속배선과 금속 플러그 등을 포함한다. 이때, 금속배선(11) 상부에는 TiN으로 이루어진 반사방지막(12)이 적층된 구조로 패터닝되어 형성된다.First, as shown in FIG. 4, a wiring process is performed on a semiconductor substrate 10 on which a predetermined semiconductor structure layer (not shown) is formed to form a final metal wiring 11. Here, the semiconductor structure layer includes a plurality of active elements such as transistors, passive elements such as resistors, capacitors, and inductors, a plurality of memory cells, metal wirings, metal plugs, and the like. In this case, the anti-reflection film 12 made of TiN is patterned and stacked on the metal wiring 11.

이어서, 금속배선(11)이 형성된 기판(10) 상부의 단차를 따라 제1 보호막(13; 또는, 패시베이션층)을 증착한다. 이때, 제1 보호막(13)은 PE-CVD 방식을 이 용하여 산화막 계열로, 대표적으로는 PE-TEOS(Plasma Enhanced Tetra Ethyle Ortho Silicate)로 형성한다.Subsequently, a first passivation layer 13 (or a passivation layer) is deposited along the step on the substrate 10 on which the metal wiring 11 is formed. In this case, the first passivation layer 13 is formed of an oxide film based on PE-CVD, and is typically formed of Plasma Enhanced Tetra Ethyle Ortho Silicate (PE-TEOS).

이어서, 제1 보호막(13) 상에 제1 보호막(13)보다 두꺼운 제2 보호막(14)을 증착한다. 이때, 제2 보호막(14)은 PE-CVD 방식을 이용하여 질화막 계열로, 대표적으로는 SiN으로 형성한다.Subsequently, a second protective film 14 thicker than the first protective film 13 is deposited on the first protective film 13. In this case, the second passivation layer 14 is formed of a nitride layer based on PE-CVD, typically SiN.

이어서, 제2 보호막(14) 상에 희생 산화막(15; sacrificial oxide)을 증착한다. Subsequently, a sacrificial oxide 15 is deposited on the second passivation layer 14.

이어서, 도 5에 도시된 바와 같이, 희생 산화막(15) 상에 포토레지스트(미도시)를 도포한 후 포토마스크(미도시)를 이용한 노광 및 현상공정을 실시하여 포토레지스트 패턴(16)을 형성한다. 이때, 포토레지스트 패턴(16)은 금속배선(11)의 상부에 형성된 희생 산화막(15)의 일부를 노출시키는 구조로 형성한다.Subsequently, as shown in FIG. 5, after the photoresist (not shown) is coated on the sacrificial oxide film 15, an exposure and development process using a photomask (not shown) is performed to form the photoresist pattern 16. do. In this case, the photoresist pattern 16 is formed to expose a part of the sacrificial oxide film 15 formed on the metal wiring 11.

이어서, 포토레지스트 패턴(16)을 마스크로 이용하는 식각공정(17)을 실시하여 희생 산화막(15), 제2 보호막(14), 제1 보호막(13) 및 반사방지막(12)을 순차적으로 식각한다. 이로써, 금속배선(11)의 일부가 노출되는 개구부(미도시)가 형성된다. 이때, 식각공정은 CxHyFz(x,y,z는 자연수), O2 및 Ar 가스를 이용하여 실시한다.Subsequently, an etching process 17 using the photoresist pattern 16 as a mask is performed to sequentially etch the sacrificial oxide film 15, the second protective film 14, the first protective film 13, and the anti-reflection film 12. . As a result, an opening (not shown) through which a part of the metal wiring 11 is exposed is formed. At this time, the etching process is performed using CxHyFz (x, y, z is a natural number), O 2 and Ar gas.

이와 같이, 식각공정(17)을 실시하는 경우 TiFx 형태의 부산물에 의해 포토레지스트 패턴(16) 상부 및 그(16) 측벽에 금속 폴리머(18)를 발생시킨다. 이때, 개구부의 내측벽에도 금속 폴리머(18)가 형성된다. 그러나, 포토레지스트 패턴(16) 의 측벽 및 개구부의 내측벽에서 금속 폴리머(18)가 형성될 확률이 포토레지스트 패턴(16) 상부에서 형성될 확률보다 매우 적다. 예컨대, 포토레지스트 패턴(16) 상부에 금속 폴리머(18)가 형성될 확률이 100%라면 포토레지스트 패턴(16)의 측벽 및 개구부의 내측벽에 금속 폴리머(18)가 형성될 확률은 채 20%가 되지 않는다. 따라서, 포토레지스트 패턴(16)의 측벽 및 개구부의 내측벽에 형성되는 금속 폴리머(18)는 문제가 되지 않으므로, 이하에서는 포토레지스트 패턴(16) 상부에 형성된 금속 폴리머(18)를 제거하는 방법에 대해서만 설명하기로 한다.As such, when the etching process 17 is performed, the metal polymer 18 is generated on the photoresist pattern 16 and the sidewalls 16 of the photoresist pattern 16 by the by-products of the TiFx type. At this time, the metal polymer 18 is formed in the inner wall of the opening. However, the probability that the metal polymer 18 is formed on the sidewall of the photoresist pattern 16 and the inner wall of the opening is much less than the probability of forming on the photoresist pattern 16. For example, if the probability that the metal polymer 18 is formed on the photoresist pattern 16 is 100%, the probability that the metal polymer 18 is formed on the sidewall of the photoresist pattern 16 and the inner wall of the opening is less than 20%. Does not become. Therefore, since the metal polymer 18 formed on the sidewall of the photoresist pattern 16 and the inner wall of the opening is not a problem, the method of removing the metal polymer 18 formed on the photoresist pattern 16 will be described below. I will explain only.

이어서, 도 6에 도시된 바와 같이, 스트립(strip) 공정을 실시하여 포토레지스트 패턴(16)을 제거한다. 이러한 스트립 공정은 02 플라즈마(Plasma) 방식을 이용한다. Subsequently, as shown in FIG. 6, a strip process is performed to remove the photoresist pattern 16. This strip process uses a 0 2 plasma method.

이와 같은 방법으로 스트립 공정을 실시하여 감광성 물질로 이루어진 포토레지스트 패턴(16)을 제거한다. 이때, 포토레지스트 패턴(16) 상부에 있던 금속 폴리머(18)가 희생 산화막(15)의 상부에 떨어져 희생 산화막(15) 상부에는 금속 폴리머가 그대로 잔류하게 된다.The strip process is performed in this manner to remove the photoresist pattern 16 made of the photosensitive material. At this time, the metal polymer 18 on the photoresist pattern 16 falls on the sacrificial oxide film 15, and the metal polymer remains on the sacrificial oxide film 15 as it is.

이어서, 도 7에 도시된 바와 같이, 습식 세정공정을 실시하여 희생 산화막(15)을 제거한다. 이와 같이 희생 산화막(15)을 제거하기 위한 세정공정을 실시하면, 희생 산화막(15)과 함께 희생 산화막(15) 상부의 금속 폴리머(18)도 함께 제거된다. 이때, 세정공정은 DHF(Diluted HF) 또는 BOE(Buffer Oxide Etchant) 용액을 사용하여 실시한다.Subsequently, as shown in FIG. 7, a wet cleaning process is performed to remove the sacrificial oxide film 15. When the cleaning process for removing the sacrificial oxide film 15 is performed as described above, the metal polymer 18 on the sacrificial oxide film 15 is also removed together with the sacrificial oxide film 15. At this time, the cleaning process is carried out using a diluted HF (DHF) or Buffer Oxide Etchant (BOE) solution.

결국, 본 발명의 바람직한 실시예에 따르면, 패시베이션층(여기서는, 제1 보호막(13) 및 제2 보호막(14)) 상에 희생 산화막(15)을 추가로 증착한 후, 패드 형성을 위한 식각공정을 실시하고 희생 산화막(15)의 제거를 위한 세정공정을 실시한다. 이러한 세정공정시에는 도 8에서 보는 바와 같이, 희생 산화막(15)과 패드 형성을 위한 식각공정시 발생한 희생 산화막(15) 상부의 금속 폴리머(18)가 함께 제거된다. 따라서, 후속으로 진행되는 패키지 공정시 본딩 불량이 발생하거나 세정공정 후 진행되는 어닐 공정시에 파티클이 발생하는 것을 억제할 수 있어, 반도체 소자의 신뢰성을 향상시킬 수 있다.As a result, according to a preferred embodiment of the present invention, after further depositing the sacrificial oxide film 15 on the passivation layer (here, the first protective film 13 and the second protective film 14), an etching process for forming a pad Next, a cleaning process for removing the sacrificial oxide film 15 is performed. In this cleaning process, as shown in FIG. 8, the sacrificial oxide film 15 and the metal polymer 18 on the sacrificial oxide film 15 generated during the etching process for forming the pad are removed together. Therefore, it is possible to suppress the occurrence of bonding defects during the subsequent package process or the generation of particles during the annealing process performed after the cleaning process, thereby improving the reliability of the semiconductor device.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

이상에서 설명한 바와 같이, 본 발명에 의하면, 패시베이션층 상에 희생 산화막을 추가로 증착한 후, 패드 형성을 위한 식각공정을 실시하고 희생 산화막의 제거를 위한 세정공정을 실시한다. 이러한 세정공정시에는, 희생 산화막과 패드 형성을 위한 식각공정시 희생 산화막 상부에 형성된 금속 폴리머가 함께 제거된다. 따라서, 후속으로 진행되는 패키지 공정시 본딩 불량이 발생하거나 세정공정 후 진행되는 어닐 공정시에 파티클이 발생하는 것을 억제할 수 있어, 반도체 소자의 신 뢰성을 향상시킬 수 있다.As described above, according to the present invention, after the sacrificial oxide film is further deposited on the passivation layer, an etching process for forming a pad is performed and a cleaning process for removing the sacrificial oxide film is performed. In the cleaning process, the sacrificial oxide film and the metal polymer formed on the sacrificial oxide film during the etching process for forming the pad are removed together. Therefore, it is possible to suppress the occurrence of bonding defects during the subsequent package process or to generate particles during the annealing process performed after the cleaning process, thereby improving reliability of the semiconductor device.

Claims (6)

소정의 하부층이 형성된 기판 상에 최종 금속배선을 형성하는 단계;Forming a final metallization on a substrate on which a predetermined lower layer is formed; 상기 금속배선이 형성된 상기 기판 상에 패시베이션층을 형성하는 단계;Forming a passivation layer on the substrate on which the metallization is formed; 상기 패시베이션층 상에 희생 산화막을 증착하는 단계;Depositing a sacrificial oxide film on the passivation layer; 상기 희생 산화막 상에 상기 금속배선의 일부를 노출시키는 구조의 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern having a structure exposing a part of the metallization on the sacrificial oxide film; 상기 포토레지스트 패턴을 이용하여 상기 희생 산화막 및 상기 패시베이션층을 식각하는 단계;Etching the sacrificial oxide layer and the passivation layer by using the photoresist pattern; 스트립 공정을 실시하여 상기 포토레지스트 패턴을 제거하는 단계; 및Performing a strip process to remove the photoresist pattern; And 상기 희생 산화막을 제거하는 동시에 상기 스트립 공정시 상기 희생 산화막 상에 형성된 금속 폴리머를 제거하는 단계Removing the sacrificial oxide layer and simultaneously removing the metal polymer formed on the sacrificial oxide layer during the stripping process. 를 포함하는 반도체 소자의 제조방법.Method of manufacturing a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 희생 산화막은 DHF 또는 BOE 용액을 이용한 습식 세정공정을 실시하여 제거하는 반도체 소자의 제조방법.The sacrificial oxide film is removed by performing a wet cleaning process using a DHF or BOE solution. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 스트립 공정은 O2 플라즈마 방식으로, 상기 스트립 공정을 실시하면 상기 포토레지스트 패턴 상부에 존재하던 상기 금속 폴리머가 상기 희생 산화막 상부에 떨어져 남게되는 반도체 소자의 제조방법.The strip process is an O 2 plasma method, the method of manufacturing a semiconductor device in which the metal polymer existing on the photoresist pattern is left apart on the sacrificial oxide film when the strip process is performed. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 패시베이션층은 2중 구조의 보호막으로 형성하되, 제1 보호막은 산화막 계열로 제2 보호막은 질화막 계열로 형성하는 반도체 소자의 제조방법.The passivation layer is formed of a protective film having a double structure, the first protective film is an oxide film-based and the second protective film is a nitride film-based method of manufacturing a semiconductor device. 제 4 항에 있어서, The method of claim 4, wherein 상기 패시베이션층은 PE-CVD 방식으로 증착하는 반도체 소자의 제조방법.The passivation layer is a semiconductor device manufacturing method of depositing by PE-CVD method. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 금속배선은 그 상부에 반사방지막을 적층시켜 형성하는 반도체 소자의 제조방법.The metal wiring is formed by stacking an anti-reflection film thereon.
KR1020050036276A 2005-04-29 2005-04-29 Method for manufacturing a semiconductor device KR100613573B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050036276A KR100613573B1 (en) 2005-04-29 2005-04-29 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050036276A KR100613573B1 (en) 2005-04-29 2005-04-29 Method for manufacturing a semiconductor device

Publications (1)

Publication Number Publication Date
KR100613573B1 true KR100613573B1 (en) 2006-08-16

Family

ID=37594408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050036276A KR100613573B1 (en) 2005-04-29 2005-04-29 Method for manufacturing a semiconductor device

Country Status (1)

Country Link
KR (1) KR100613573B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835435B1 (en) 2006-11-28 2008-06-04 동부일렉트로닉스 주식회사 Method for making passivation in semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298646A (en) 1985-10-24 1987-05-08 Fuji Electric Co Ltd Manufacture of semiconductor device
US5930664A (en) 1997-07-24 1999-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Process for preventing corrosion of aluminum bonding pads after passivation/ARC layer etching
KR20000075304A (en) * 1999-05-31 2000-12-15 김영환 method for forming bottom electrode of capacitor in semiconductor device
US20050062165A1 (en) 2003-09-19 2005-03-24 International Business Machines Corporation Method of forming closed air gap interconnects and structures formed thereby

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298646A (en) 1985-10-24 1987-05-08 Fuji Electric Co Ltd Manufacture of semiconductor device
US5930664A (en) 1997-07-24 1999-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Process for preventing corrosion of aluminum bonding pads after passivation/ARC layer etching
KR20000075304A (en) * 1999-05-31 2000-12-15 김영환 method for forming bottom electrode of capacitor in semiconductor device
US20050062165A1 (en) 2003-09-19 2005-03-24 International Business Machines Corporation Method of forming closed air gap interconnects and structures formed thereby

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835435B1 (en) 2006-11-28 2008-06-04 동부일렉트로닉스 주식회사 Method for making passivation in semiconductor device

Similar Documents

Publication Publication Date Title
CN111627812B (en) Etching method applied to MIM capacitor
KR100613573B1 (en) Method for manufacturing a semiconductor device
US20080174029A1 (en) semiconductor device and method of forming metal pad of semiconductor device
KR100576463B1 (en) A method for forming a contact of a semiconductor device
US20180331044A1 (en) Semiconductor device and fabrication method thereof
KR101037485B1 (en) Method for Forming Metal Line of Semiconductor Device
US7514365B2 (en) Method of fabricating opening and plug
KR100529654B1 (en) Method for fabricating the contact hole for dual damascene interconnection in semiconductor device
KR100851922B1 (en) Method for fabricating semiconductor device
KR20060122578A (en) Method for forming hard mask in semiconductor memory device
CN104701242A (en) Contact hole etching method
US20060141776A1 (en) Method of manufacturing a semiconductor device
TWI779990B (en) Method of manufacturing semiconductor device
KR100814259B1 (en) Method of manufacturing semiconductor device
KR100679827B1 (en) Method of fabricating MIMMetal-Insulator-Metal capacitor
US20110223768A1 (en) Method for Forming Contact Opening
KR100763099B1 (en) Method of forming a metal-line in semiconductor device
TWI474384B (en) Method of forming semiconductor device
KR100816242B1 (en) a method of fabricating a semiconductor device
KR100688700B1 (en) Method for fabricating semiconductor devices
KR100831572B1 (en) Method of forming metal line for semiconductor device
KR100983432B1 (en) Semiconductor memory device and method for manufacturing the same
KR100548564B1 (en) method for forming bit line
KR100976684B1 (en) Method for forming the contact hall of semiconductor memory device
KR100843032B1 (en) Method of manufacturing a memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190716

Year of fee payment: 14