KR100613355B1 - 모스 전계 효과 트랜지스터 및 그 제조 방법 - Google Patents

모스 전계 효과 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR100613355B1
KR100613355B1 KR1020040117129A KR20040117129A KR100613355B1 KR 100613355 B1 KR100613355 B1 KR 100613355B1 KR 1020040117129 A KR1020040117129 A KR 1020040117129A KR 20040117129 A KR20040117129 A KR 20040117129A KR 100613355 B1 KR100613355 B1 KR 100613355B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor substrate
epitaxial layer
gate
forming
Prior art date
Application number
KR1020040117129A
Other languages
English (en)
Other versions
KR20060079357A (ko
Inventor
조용수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040117129A priority Critical patent/KR100613355B1/ko
Priority to US11/318,480 priority patent/US7432541B2/en
Publication of KR20060079357A publication Critical patent/KR20060079357A/ko
Application granted granted Critical
Publication of KR100613355B1 publication Critical patent/KR100613355B1/ko
Priority to US12/204,181 priority patent/US7622356B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명에 따른 모스 전계 효과 트랜지스터(MOSFET)는, 반도체 기판과, 이 반도체 기판의 상부에서 채널 형성 영역으로 사용되는 고농도의 불순물로 도핑된 에피택셜층과, 에피택셜층의 하부에 배치되는 저매니움층과, 에피택셜층 및 저매니움층에 의해 상호 이격되도록 반도체 기판의 상부에 배치되는 소스/드레인 영역과, 그리고 에피택셜층의 상부에서 게이트 절연막 및 게이트 도전막이 순차적으로 적층되어 이루어지는 게이트스택을 구비한다.
MOSFET, 단채널 효과, 저매니움층, 에피택셜층, 나노 스케일

Description

모스 전계 효과 트랜지스터 및 그 제조 방법{MOSFET and method of fabricating the MOSFET}
도 1 내지 도 6은 본 발명에 따른 모스 전계 효과 트랜지스터 및 그 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 나노 스케일(nano scale)의 모스 전계 효과 트랜지스터(Metal Oxide Semiconductor Field Effect Transistor; 이하 MOSFET) 및 그 제조 방법에 관한 것이다.
최근 반도체 소자의 집적도 증가에 따라 나노 스케일의 소자들에 대한 개발이 활발하게 진행되고 있다. MOSFET의 경우에도 나노 스케일의 MOSFET에 대한 요구가 대두되고 있으며, 이와 같은 요구에 따라 MOSFET의 집적도를 증가시키려는 노력도 지속적으로 이루어지고 있다.
그러나 MOSFET의 크기가 작아지면서, 채널 길이도 함께 짧아지며, 그 결과 단채널 효과(short channel effect)에 따른 문제점도 점점 더 심각해지고 있다. 따라서 나노 스케일의 MOSFET의 성공 여부는 단채널 효과를 얼마나 효과적으로 억제 하느냐에 좌우된다고 할 수 있다. 단채널 효과는 MOSFET의 특성을 열화시키는데, 예컨대 MOSFET의 포화 전류 영역이 없어지고 전압에 따라서 계속 증가하는 현상을 유발하고, 누설 전류를 증가시키며, 또한 문턱전압의 급격한 감소 현상을 발생시킨다.
지금까지 이와 같은 단채널 효과를 억제시키기 위하여 여러 가지 방법들을 사용하여 왔다. 예컨대 수직 도핑 프로파일을 조절하기 위하여 SSR(Super Steep Retrograde) 웰을 형성하거나, 수평 도핑 프로파일을 조절하기 위하여 할로(halo) 또는 포켓(pocket) 임플란트를 수행하는 방법이 사용되어 왔다. 그러나 이와 같은 방법만으로는 나노 스케일의 MOSFET의 단채널 효과를 억제시키는 데에는 한계가 있다.
본 발명이 이루고자 하는 기술적 과제는 단채널 효과가 억제되는 나노 스케일의 MOSFET를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기와 같은 MOSFET를 제조하는 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 MOSFET는,
반도체 기판;
상기 반도체 기판의 상부에서 채널 형성 영역으로 사용되는 고농도의 불순물로 도핑된 에피택셜층;
상기 에피택셜층의 하부에 배치되는 저매니움층;
상기 에피택셜층 및 저매니움층에 의해 상호 이격되도록 상기 반도체 기판의 상부에 배치되는 소스/드레인 영역; 및
상기 에피택셜층의 상부에서 게이트 절연막 및 게이트 도전막이 순차적으로 적층되어 이루어지는 게이트스택을 구비하는 것을 특징으로 한다.
본 발명에 있어서, 상기 게이트스택의 측벽에 배치되는 게이트 스페이서막을 더 구비할 수 있다.
그리고 상기 게이트 스페이서막에 의해 노출되는 상기 소스/드레인 영역 상부에 배치되는 선택적 에피택셜층을 더 구비할 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 MOSFET의 제조 방법은,
반도체 기판 내에 저매니움을 이온 주입하여 일정 두께의 저매니움층을 형성하는 단계;
상기 저매니움층이 노출되도록 저매니움층 상부의 반도체 기판을 식각하는 단계;
상기 노출된 저매니움층 위에 고농도의 불순물이 도핑된 에피택셜층을 형성하는 단계;
상기 에피택셜층의 일정 표면 위에 게이트 절연막 및 게이트 도전막을 순차적으로 적층하여 게이트스택을 형성하는 단계; 및
상기 저매니움층 및 에피택셜층의 일부에 의해 상호 이격되도록 상기 반도체 기판의 상부에 소스/드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 저매니움층이 노출되도록 저매니움층 상부의 반도체 기판을 식각하는 단계는 습식 식각 방법을 사용하여 수행할 수 있다.
상기 소스/드레인 영역을 형성하는 단계는, 상기 게이트스택을 이온 주입 마스크막으로 한 이온 주입 공정으로 상기 반도체 기판의 상부에 소스/드레인 연장 영역을 형성하는 단계; 상기 게이트스택의 측벽에 게이트 스페이서막을 형성하는 단계; 및 상기 게이트스택 및 게이트 스페이서막을 이온 주입 마스크막으로 한 이온 주입 공정으로 상기 반도체 기판의 상부에 깊은 소스/드레인 영역을 형성하는 단계를 포함할 수 있다.
본 발명에 있어서, 상기 저매니움층을 형성하기 전에 상기 반도체 기판의 상부에 웰영역을 형성하기 위한 이온 주입 공정을 수행하는 단계를 더 포함할 수도 있다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 1 내지 도 6은 본 발명에 따른 모스 전계 효과 트랜지스터 및 그 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 6을 참조하면서 본 발명에 따른 MOSFET의 구조를 설명하면, 실리콘기판과 같은 반도체 기판(100)의 상부 일정 영역에 저매니움(Ge)층(120) 및 채널 형성 영역으로서의 에피택셜층(130)이 배치된다. 에피택셜층(130)은 고농도의 불순물 이온들로 도핑되어 있다. 이와 같은 에피택셜층(130)은 저매니움층(120)에 의해 반도체 기판(100)과 분리된다. 저매니움층(120) 및 에피택셜층(130)의 양쪽에는 소스/드레인 영역(180)이 배치된다. 소스/드레인 영역(180)은 에피택셜층(130)의 하부면과 유사한 접합 깊이를 갖는 얕은 소스/드레인 연장 영역(shallow source/drain extension region)(181)과, 깊은 접합 깊이를 갖는 깊은 소스/드레인 영역(deep source/drain region)(182)을 포함한다. 도면에 나타내지는 않았지만, 할로(halo) 영역 또는 포켓(pocket) 영역을 더 포함할 수도 있다.
채널 영역으로 사용되는 에피택셜층(130)의 상부에는 게이트스택(140/150)이 배치된다. 게이트스택(140/150)은 하부의 게이트 절연막(140) 및 상부의 게이트 도전막(150)이 순차적으로 적층되어 있는 구조를 갖는다. 게이트스택(140/150)의 측벽에는 게이트 스페이서막(160)이 배치된다.
이와 같은 구조의 MOSFET는 채널 영역으로서 고농도의 불순물 이온이 도핑된 에피택셜층(130)을 사용하고, 그 하부에 저매니움층(120)을 배치시킴으로써, 나노 스케일에서도 단채널 효과가 억제되며, 고성능으로 동작될 수 있다.
이와 같은 MOSFET의 제조 방법을 설명하면 다음과 같다.
먼저 도 1에 도시된 바와 같이, 실리콘 기판과 같은 반도체 기판(100)에 웰형성을 위한 이온 주입 공정을 수행한다. 도면에서 화살표(111)는 반도체 기판(100)으로의 불순물 이온 주입을 의미한다. 상기 이온 주입 공정은 별개의 이온 주입 마스크막 패턴을 사용하여 여러 차례에 걸쳐서 수행될 수 있다. 예컨대 제1 도 전형, 즉 n형 웰영역 형성을 위한 이온 주입 공정을 수행하고, 이어서 제2 도전형, 즉 p형 웰영역 형성을 위한 이온 주입 공정을 수행할 수 있다. 물론 반대 순서로 진행할 수도 있다.
다음에 도 2에 도시된 바와 같이, 반도체 기판(100) 표면에 대해 저매니움(Ge)을 주입하여 반도체 기판(100)의 상부에 일정 깊이로 배치되는 저매니움층(120)을 형성한다. 이 저매니움층(120)에 의해 반도체 기판(100)은 저매니움층(120) 하부의 반도체 기판(100)과 저매니움층(120) 상부의 반도체 기판(100)으로 분리된다.
다음에 도 3에 도시된 바와 같이, 저매니움층(120)의 상부 표면이 노출되도록 저매니움층(120) 상부의 반도체 기판(100)을 제거한다. 저매니움층(120) 상부의 반도체 기판(100)의 제거는 습식 식각 방법을 사용하여 수행한다.
다음에 도 4에 도시된 바와 같이, 저매니움층(120) 위에 에피택셜층(130)을 형성한다. 에피택셜층(130)의 형성은, 통상의 에피택셜 성장법을 사용하여 수행할 수 있다. 이때 에피택셜층(130)을 채널 형성 영역으로 사용할 수 있도록 에피택셜층(130) 내에 고농도의 불순물 이온이 도핑되도록 한다.
다음에 도 5에 도시된 바와 같이, 에피택셜층(130)의 일부, 즉 채널 형성 영역으로 사용될 영역 위에 게이트스택(140/150)을 형성한다. 상기 게이트스택(140/150)은 게이트 절연막(140) 및 게이트 도전막(150)이 순차적으로 적층되는 구조를 형성함으로써 만들 수 있다. 다음에 게이트스택(140/150)의 측벽에 게이트 스페이서막(160)을 형성한다. 도면에 나타내지는 않았지만, 게이트 스페이서막(160) 을 형성하기 전에, 게이트스택을 이온 주입 마스크로 한 이온 주입 공정을 수행하여 LDD(Lightly Doped Drain) 구조를 구성하는 소스/드레인 연장 영역을 형성할 수 있다. 다음에 게이트스택에 의해 노출되는 에피택셜층(130)의 표면에 선택적 에피택셜층(170)을 형성한다. 이 선택적 에피택셜층(170)은, 통상의 선택적 에피택셜 성장법을 사용하여 형성할 수 있다. 이 선택적 에피택셜층(170)은 후속의 금속 실리사이드막 형성 공정시 저매니움층(120)에 의한 금속 실리사이드막의 결함 발생을 억제하기 위한 것이다.
다음에 도 6에 도시된 바와 같이, 할로 이온 주입 공정과, 게이트스택(140/150) 및 게이트 스페이서막(160)을 이온 주입 마스크막으로 한 이온 주입 공정으로 LDD 구조의 소스/드레인 연장 영역(181)과 깊은 소스/드레인 영역(182)을 형성한다. 소스/드레인 연장 영역(181)이 이미 형성되어 있는 경우에는 할로 이온주입 공정을 생략할 수도 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 MOSFET 및 그 제조 방법에 의하면, 단채널 효과의 발생이 억제되도록 하는 고성능의 나노 스케일의 MOSFET와 그와 같은 MOSFET를 제조하는 방법을 제공할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (7)

  1. 웰이 형성된 반도체 기판;
    상기 반도체 기판의 상부에서 채널 형성 영역으로 사용되는 고농도의 불순물로 도핑된 에피택셜층;
    상기 에피택셜층의 하부에 배치되는 저매니움(Ge)층;
    상기 에피택셜층 및 저매니움층에 의해 상호 이격되도록 상기 반도체 기판의 상부에 배치되는 소스/드레인 영역; 및
    상기 에피택셜층의 상부에서 게이트 절연막 및 게이트 도전막이 순차적으로 적층되어 있는 게이트스택
    을 포함하며,
    상기 에피택셜층의 불순물은 상기 웰이 갖는 불순물 이온과 동일한 모스 전계 효과 트랜지스터.
  2. 제 1항에 있어서,
    상기 게이트스택의 측벽에 배치되는 게이트 스페이서막을 더 구비하는 것을 특징으로 하는 모스 전계 효과 트랜지스터.
  3. 제 2항에 있어서,
    상기 게이트 스페이서막에 의해 노출되는 상기 소스/드레인 영역 상부에 배치되는 선택적 에피택셜층을 더 구비하는 것을 특징으로 하는 모스 전계 효과 트랜지스터.
  4. 반도체 기판 내에 불순물 이온을 주입하여 웰(well)을 형성하는 단계;
    반도체 기판 내에 저매니움을 이온 주입하여 일정 두께의 저매니움층을 일정 깊이로 형성하는 단계;
    상기 저매니움층이 노출되도록 저매니움층 상부의 반도체 기판을 식각하는 단계;
    상기 노출된 저매니움층 위에 상기 웰의 불순물 이온과 동일한 불순물을 고농도로 포함하는 에피택셜층을 형성하는 단계;
    상기 에피택셜층의 일정 표면 위에 게이트 절연막 및 게이트 도전막을 순차적으로 적층하여 게이트스택을 형성하는 단계; 및
    상기 저매니움층 및 에피택셜층의 일부에 의해 상호 이격되도록 상기 반도체 기판에 소스/드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 모스 전계 효과 트랜지스터의 제조 방법.
  5. 제 4항에 있어서,
    상기 저매니움층이 노출되도록 저매니움층 상부의 반도체 기판을 식각하는 단계는 습식 식각 방법을 사용하여 수행하는 것을 특징으로 하는 모스 전계 효과 트랜지스터의 제조 방법.
  6. 제 4항에 있어서, 상기 소스/드레인 영역을 형성하는 단계는,
    상기 게이트스택을 이온 주입 마스크막으로 한 이온 주입 공정으로 상기 반 도체 기판의 상부에 소스/드레인 연장 영역을 형성하는 단계;
    상기 게이트스택의 측벽에 게이트 스페이서막을 형성하는 단계; 및
    상기 게이트스택 및 게이트 스페이서막을 이온 주입 마스크막으로 한 이온 주입 공정으로 상기 반도체 기판의 상부에 깊은 소스/드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 모스 전계 효과 트랜지스터의 제조 방법.
  7. 삭제
KR1020040117129A 2004-12-30 2004-12-30 모스 전계 효과 트랜지스터 및 그 제조 방법 KR100613355B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040117129A KR100613355B1 (ko) 2004-12-30 2004-12-30 모스 전계 효과 트랜지스터 및 그 제조 방법
US11/318,480 US7432541B2 (en) 2004-12-30 2005-12-28 Metal oxide semiconductor field effect transistor
US12/204,181 US7622356B2 (en) 2004-12-30 2008-09-04 Method of fabricating metal oxide semiconductor field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117129A KR100613355B1 (ko) 2004-12-30 2004-12-30 모스 전계 효과 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060079357A KR20060079357A (ko) 2006-07-06
KR100613355B1 true KR100613355B1 (ko) 2006-08-21

Family

ID=36682980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117129A KR100613355B1 (ko) 2004-12-30 2004-12-30 모스 전계 효과 트랜지스터 및 그 제조 방법

Country Status (2)

Country Link
US (2) US7432541B2 (ko)
KR (1) KR100613355B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100073439A (ko) * 2008-12-23 2010-07-01 주식회사 동부하이텍 반도체 소자 및 이의 제조 방법
JP5870478B2 (ja) * 2010-09-30 2016-03-01 富士通セミコンダクター株式会社 半導体装置の製造方法
CN102637601A (zh) * 2011-02-14 2012-08-15 中芯国际集成电路制造(上海)有限公司 一种具有掩埋沟道的mos晶体管形成方法
CN103545200B (zh) * 2012-07-12 2015-12-09 中芯国际集成电路制造(上海)有限公司 晶体管和晶体管的形成方法
KR102391512B1 (ko) * 2017-08-17 2022-04-27 삼성전자주식회사 반도체 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040185640A1 (en) * 1997-06-30 2004-09-23 International Business Machines Corporation Abrupt "delta-like" doping in Si and SiGe films by UHV-CVD

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313486B1 (en) * 2000-06-15 2001-11-06 Board Of Regents, The University Of Texas System Floating gate transistor having buried strained silicon germanium channel layer
US6689671B1 (en) * 2002-05-22 2004-02-10 Advanced Micro Devices, Inc. Low temperature solid-phase epitaxy fabrication process for MOS devices built on strained semiconductor substrate
US7037794B2 (en) * 2004-06-09 2006-05-02 International Business Machines Corporation Raised STI process for multiple gate ox and sidewall protection on strained Si/SGOI structure with elevated source/drain
US7344951B2 (en) * 2004-09-13 2008-03-18 Texas Instruments Incorporated Surface preparation method for selective and non-selective epitaxial growth

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040185640A1 (en) * 1997-06-30 2004-09-23 International Business Machines Corporation Abrupt "delta-like" doping in Si and SiGe films by UHV-CVD

Also Published As

Publication number Publication date
US7622356B2 (en) 2009-11-24
US20060157751A1 (en) 2006-07-20
US7432541B2 (en) 2008-10-07
US20080318386A1 (en) 2008-12-25
KR20060079357A (ko) 2006-07-06

Similar Documents

Publication Publication Date Title
KR100613294B1 (ko) 단채널 효과가 개선되는 모스 전계효과 트랜지스터 및 그제조 방법
US9711412B2 (en) FinFETs with different fin heights
US11114551B2 (en) Fin field-effect transistor having counter-doped regions between lightly doped regions and doped source/drain regions
US20060131648A1 (en) Ultra thin film SOI MOSFET having recessed source/drain structure and method of fabricating the same
TW449836B (en) Manufacturing method and device for forming anti-punch-through region by large-angle-tilt implantation
US7622356B2 (en) Method of fabricating metal oxide semiconductor field effect transistor
US7033879B2 (en) Semiconductor device having optimized shallow junction geometries and method for fabrication thereof
JP2004146825A (ja) Ｍｏｓトランジスター及びその製造方法
JP3744438B2 (ja) 半導体装置
KR100282453B1 (ko) 반도체 소자 및 그 제조방법
KR100613293B1 (ko) 모스 전계효과 트랜지스터의 제조 방법
KR100598172B1 (ko) 리세스 게이트를 갖는 트랜지스터의 제조 방법
TWI790476B (zh) 積體電路晶粒及其製造方法
US6720224B2 (en) Method for forming transistor of semiconductor device
US20230307540A1 (en) Semiconductor device and method for manufacturing semiconductor device
US7541241B2 (en) Method for fabricating memory cell
KR100625394B1 (ko) 반도체 소자의 제조 방법
KR100546141B1 (ko) 반도체소자의 트랜지스터 및 그 형성방법
KR20110070078A (ko) 반도체 소자의 트랜지스터 및 그 제조방법
KR20080029266A (ko) 반도체 소자의 제조방법
KR100602113B1 (ko) 트랜지스터 및 그의 제조 방법
KR100562330B1 (ko) 소자 분리막으로서의 수직 산화막을 갖는 모스 트랜지스터및 그 제조 방법
KR101231229B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR101098438B1 (ko) 마스크 롬 장치의 제조방법
KR20070002669A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130718

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee