KR100613343B1 - 반도체 소자의 제조 장치 - Google Patents

반도체 소자의 제조 장치 Download PDF

Info

Publication number
KR100613343B1
KR100613343B1 KR1020040110613A KR20040110613A KR100613343B1 KR 100613343 B1 KR100613343 B1 KR 100613343B1 KR 1020040110613 A KR1020040110613 A KR 1020040110613A KR 20040110613 A KR20040110613 A KR 20040110613A KR 100613343 B1 KR100613343 B1 KR 100613343B1
Authority
KR
South Korea
Prior art keywords
chamber
semiconductor substrate
metal layer
titanium
forming
Prior art date
Application number
KR1020040110613A
Other languages
English (en)
Other versions
KR20060072216A (ko
Inventor
김정호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040110613A priority Critical patent/KR100613343B1/ko
Publication of KR20060072216A publication Critical patent/KR20060072216A/ko
Application granted granted Critical
Publication of KR100613343B1 publication Critical patent/KR100613343B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

반도체 기판을 로딩하는 로드 락 트레이, 반도체 기판을 정렬하는 정렬기, 정렬기로부터 반도체 기판을 반송 또는 반출하는 버퍼 챔버, 반도체 기판 위에 베리어 금속막을 형성하는 제1 반응 챔버, 반도체 기판 위에 금속층을 형성하는 제2 반응 챔버, 반도체 기판의 온도를 낮추는 쿨링 챔버, 제1 및 제2 반응 챔버, 쿨링 챔버로 반도체 기판을 이송하는 트랜스퍼 챔버, 그리고 버퍼 챔버와 트랜스퍼 챔버를 연결하는 통로 챔버를 포함한다.
챔버, 다층 금속 배선

Description

반도체 소자의 제조 장치{MANUFACTURGING EQUIPMENT OF SEMICONDUCTOR DEVICE}
도 1a 종래의 금속 배선의 함몰을 도시한 단면도이다.
도 1b는 종래의 금속 배선 의 함몰을 위에서 본 것을 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 금속 배선을 형성하는 장비에 대한 개략도이다.
본 발명은 반도체 소자의 제조 장치에 관한 것으로, 특히 반도체 소자의 금속 배선을 형성하는 장비에 관한 것이다.
반도체 소자의 고집적화에 따라, 금속 배선 공정은 반도체 소자의 성능과 신뢰를 결정하는 공정으로서 중요성이 커지고 있다.
이러한 금속 배선은 절연 기판 위에 형성된 텅스텐 플러그를 포함하는 절연층 위에 티타늄(Ti) 및 티타늄나이트라이드 (TiN)를 증착하고, 그 위에 알루미늄(Al) 물질을 형성하고, 그 위에 티타늄 및 티타늄나이트라이드를 증착하여 형성한다.
여기서 티타늄 및 티타늄나이트라이드는 알루미늄(Al)등의 물질로 이루어지는 금속층의 확산을 방지하기 위한 것이다.
이와 같은 금속 배선을 형성하는 장비는 웨이퍼(wafer)를 담는 2개의 로드 락 트레이(load lock tray)와 웨이퍼를 정렬하는 정렬기(pre aligner), 웨이퍼를 반송 또는 반출하는 버퍼 챔버(buffer chamber), 그리고 웨이퍼를 이송하는 트랜스퍼 챔버(transfer chamber)와 티타늄 및 티타늄나이트라이드, 알루미늄(Al)을 증착하는 반응 챔버를 포함한다.
여기서, 버퍼 챔버와 트랜스퍼 챔버는 통로 챔버를 통해 연결되어 있다.
먼저, 이와 같은 금속층을 형성하기 위해 챔버 내에 위치한 로드 락 트레이 위에 웨이퍼를 올려놓는다. 이러한 웨이퍼는 정렬기에 의해 정렬되고 버퍼 챔버를 통하여 순차적으로 트랜스퍼 챔버로 운반된다.
그런 다음, 웨이퍼는 각 반응 챔버로 이송되어 금속 배선을 형성한다.
반응 챔버는 티타늄, 티타늄나이트라이드, 그리고 알루미늄을 증착하기 위한 3개의 반응 챔버들로 구성되어 있다.
이렇게 형성되는 종래의 금속 배선의 형태는 도 1a 및 도 1b와 같다.
도 1a 종래의 금속 배선의 함몰을 도시한 단면도이고, 도 1b는 종래의 금속 배선의 함몰을 위에서 본 것을 도시한 도면이다.
도 1a 및 도 1b에 도시한 바와 같이, 금속 배선의 함몰은 티타늄 및 티타늄나이트라이드 사이에 증착된 금속층이 함몰됨에 따라 발생한다. 여기서 금속층은 다층 구조일 수 있다.
이와 같은 금속층의 함몰은 티타늄 및 티타늄나이트라이드 형성 뒤, 높은 온도에서 알루미늄 금속층을 증착하고, 연속적으로 티타늄 및 티타늄나이트라이드를 형성함으로써 발생한다. 즉, 알루미늄 금속층 증착시 발생된 열을 충분히 방출하여 웨이퍼의 온도를 낮추지 않고 연속적인 증착 공정을 진행함으로써 금속층의 형성이 불안정하게 되어 발생하는 것이다. 이러한 금속층의 함몰은 반도체 소자의 신뢰성과 수율을 떨어뜨리는 원인이 된다.
따라서, 본 발명은 금속 배선의 함몰을 방지하는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 반도체 소자의 제조 장치에 관한 것으로서, 반도체 기판을 로딩하는 로드 락 트레이, 상기 반도체 기판을 정렬하는 정렬기, 상기 정렬기로부터 상기 반도체 기판을 반송 또는 반출하는 버퍼 챔버, 상기 반도체 기판 위에 베리어 금속막을 형성하는 제1 반응 챔버, 상기 반도체 기판 위에 금속층을 형성하는 제2 반응 챔버, 상기 반도체 기판의 온도를 낮추는 쿨링 챔버, 상기 제1 및 제2 반응 챔버, 상기 쿨링 챔버로 상기 반도체 기판을 이송하는 트랜스퍼 챔버, 그리고 상기 버퍼 챔버와 상기 트랜스퍼 챔버를 연결하는 통로 챔버를 포함한다.
상기 쿨링 챔버는 상온을 유지하는 것이 바람직하다.
반도체 기판, 상기 반도체 기판 위에 제1 베리어 금속막을 형성하는 단계, 상기 제1 베리어 금속막 위에 금속층을 형성하는 단계, 상기 금속층 형성에 따라 온도가 높아진 반도체 기판을 소정의 시간 동안 상온에서 서서히 식히는 단계, 상기 금속층 위에 제2 베리어 금속막을 형성하는 단계를 포함한다.
상기 제1 및 제2 베리어 금속막은 티타늄 및 티타늄나이트라이드로 형성하는 것이 바람직하다.
상기 금속층은 알루미늄으로 형성하는 것이 바람직하다.
상기 금속층은 다층 금속층으로 형성하는 것이 바람직하다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세하게 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 따른 금속 배선을 형성하는 장비에 대한 개략도이다.
도 2에 도시한 바와 같이, 금속 배선을 형성하는 장비(110)는 웨이퍼(wafer)를 담는 2개의 로드 락(load lock) 트레이(1, 2)와 웨이퍼(wafer)를 정렬하는 정렬기(3, 4), 웨이퍼를 반송 또는 반출하는 버퍼 챔버(buffer chamber)(5), 그리고 웨이퍼를 이송하는 트랜스퍼 챔버(tramsfer chamber)(18)와 티타늄(Ti) 및 티타늄나이트라이드(TiN), 알루미늄(Al)을 증착하는 반응 챔버(11, 12, 13, 14, 15, 16)를 포함하며, 상온을 유지하는 쿨링(cooling) 챔버(17)를 포함한다.
버퍼 챔버(5)와 트랜스퍼 챔버(18)는 통로 챔버(10, 20)를 통해 연결되어 있다.
버퍼 챔버(5)는 로봇 암(arm)을 구비하고 있어 통로 챔버(10, 20)로 웨이퍼를 이송하는 역할을 한다.
트랜스퍼 챔버(18)는 로봇 암을 구비하고 있어 각 반응 챔버(11, 12, 13, 14, 15, 16)와 쿨 챔버(17)로 웨이퍼를 이송하는 역할을 한다.
각 반응 챔버(11, 12, 13, 14, 15, 16)는 티타늄 챔버(11, 14), 티타늄나이트라이드 챔버(12, 15), 그리고 알루미늄 챔버(13, 16)로 구성되어 있다.
티타늄 챔버(11, 14)는 웨이퍼 위에 티타늄을 형성하는 챔버이고, 티타늄나이트라이드 챔버(12, 14)는 티타늄나이트라이드를 형성하는 챔버이고, 그리고 알루미늄 챔버(13, 16)는 알루미늄을 형성하는 챔버이다.
우선, 이와 같은 금속층을 형성하기 위해 장비(110) 내에 위치한 로드 락 트레이(1, 2) 위에 웨이퍼를 올려놓는다.
웨이퍼는 정렬기(3, 4)에 의해 나란히 배열되고, 버퍼 챔버(5)에 의해 순차적으로 (10, 20)로 운반되어 통로 챔버(10, 20)에 운반되어, 트랜스퍼 챔버(18) 내부로 운반된다.
그런 다음, 웨이퍼는 트랜스퍼 챔버(18)에 의해 티타늄 챔버(11, 14), 티타늄나이트라이드 챔버(12, 15), 그리고 알루미늄 챔버(13, 16) 순으로 이송되어 웨이퍼 위에 티타늄과 티타늄나이트라이드, 그리고 알루미늄이 연속적으로 형성된다. 이때, 알루미늄 등의 금속 물질로 형성되는 금속층은 다층 구조로 형성될 수 있다.
이와 같은 알루미늄 금속층을 증착하기 위해서는 높은 열이 필요하며, 이에 따라 웨이퍼의 온도가 높아진다.
금속층이 형성된 높은 온도의 웨이퍼 위에 티타늄 및 티타늄나이트라이드를 증착하면 금속층이 불안정하여 함몰한다. 이것은 높은 온도로 인해 형성된 금속층 이 안정화되지 못하여 발생하는 것이다.
따라서, 티타늄 및 티타늄나이트라이드를 증착하기 이전에 높아진 웨이퍼의 온도를 서서히 낮추기 위해 웨이퍼는 알루미늄 금속층을 증착하고 쿨링 챔버(17)로 이송된다.
쿨링 챔버(17)로 이송된 웨이퍼는 상온에서 소정 시간동안 머무르면서 알루미늄 증착 과정에서 축적된 열을 방출하여 온도가 서서히 낮아진다. 웨이퍼의 온도가 낮아지면 웨이퍼 위에 형성된 알루미늄층이 안정화된다.
그런 다음, 웨이퍼는 트랜스퍼 챔버(18)에 의해 티타늄 챔버(11, 14), 티타늄나이트라이드 챔버(12, 15)에 이송되어, 알루미늄 금속층의 확산을 방지하는 티타늄 및 티타늄나이트라이드막을 형성한다.
이러한 공정 작업을 마친 웨이퍼는 통로 챔버(10, 20)로 이송되어 버퍼 챔버(5) 내부로 이송되고, 이것은 로드 락 트레이(1, 2)로 이송한다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.
본 발명에 따른 반도체 소자 제조 장치는 금속 배선 형성을 위한 장비에 쿨링 챔버를 설치하여 금속층을 안정화함으로써 금속 배선의 함몰을 방지하여 반도체 소자의 신뢰성과 수율을 향상시킬 수 있다.

Claims (6)

  1. 반도체 기판을 로딩하는 로드 락 트레이,
    상기 반도체 기판을 정렬하는 정렬기,
    상기 정렬기로부터 상기 반도체 기판을 반송 또는 반출하는 버퍼 챔버,
    상기 반도체 기판 위에 베리어 금속막을 형성하는 제1 반응 챔버,
    상기 반도체 기판 위에 금속층을 형성하는 제2 반응 챔버,
    상기 반도체 기판의 온도를 낮추는 쿨링 챔버,
    상기 제1 반응 챔버, 상기 제2 반응 챔버 및 상기 쿨링 챔버로 상기 반도체 기판을 이송하는 트랜스퍼 챔버, 그리고
    상기 버퍼 챔버와 상기 트랜스퍼 챔버를 연결하는 통로 챔버
    를 포함하는 반도체 소자의 제조 장치.
  2. 제1항에서,
    상기 쿨링 챔버는 상온을 유지하는 반도체 제조 장치.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
KR1020040110613A 2004-12-22 2004-12-22 반도체 소자의 제조 장치 KR100613343B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040110613A KR100613343B1 (ko) 2004-12-22 2004-12-22 반도체 소자의 제조 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040110613A KR100613343B1 (ko) 2004-12-22 2004-12-22 반도체 소자의 제조 장치

Publications (2)

Publication Number Publication Date
KR20060072216A KR20060072216A (ko) 2006-06-28
KR100613343B1 true KR100613343B1 (ko) 2006-08-21

Family

ID=37165436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040110613A KR100613343B1 (ko) 2004-12-22 2004-12-22 반도체 소자의 제조 장치

Country Status (1)

Country Link
KR (1) KR100613343B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100913321B1 (ko) * 2007-12-05 2009-08-20 주식회사 동부하이텍 반도체 소자 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010101007A (ko) * 1998-11-13 2001-11-14 추후 반도체 기판 열처리용 장치 및 방법
KR20010110471A (ko) * 1999-04-02 2001-12-13 추후제출 수직 적층된 처리챔버와 단일 축 이중 웨이퍼이송시스템을 갖춘 반도체 웨이퍼 처리시스템
KR20020013013A (ko) * 2000-08-10 2002-02-20 박종섭 반도체 소자의 콘택 플러그 형성 방법
KR20040032333A (ko) * 2002-10-09 2004-04-17 아남반도체 주식회사 박막 커패시터 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010101007A (ko) * 1998-11-13 2001-11-14 추후 반도체 기판 열처리용 장치 및 방법
KR20010110471A (ko) * 1999-04-02 2001-12-13 추후제출 수직 적층된 처리챔버와 단일 축 이중 웨이퍼이송시스템을 갖춘 반도체 웨이퍼 처리시스템
KR20020013013A (ko) * 2000-08-10 2002-02-20 박종섭 반도체 소자의 콘택 플러그 형성 방법
KR20040032333A (ko) * 2002-10-09 2004-04-17 아남반도체 주식회사 박막 커패시터 및 그 제조 방법

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
1020010101007 *
1020010110471 *
1020020013013 *
1020040032333 *

Also Published As

Publication number Publication date
KR20060072216A (ko) 2006-06-28

Similar Documents

Publication Publication Date Title
US8328585B2 (en) Modulated deposition process for stress control in thick TiN films
US6026589A (en) Wafer carrier and semiconductor apparatus for processing a semiconductor substrate
US8278205B2 (en) Semiconductor device and method for manufacturing the same
EP1432025A2 (en) Semiconductor device having a multilayer interconnection structure and fabrication process thereof
US10141195B2 (en) Substrate processing method
JP2004119635A (ja) 被処理体の搬送方法
JP2004235456A (ja) 成膜装置、成膜方法および半導体装置の製造方法
US20060144336A1 (en) Heater of chemical vapor deposition apparatus for manfuacturing a thin film
KR100560666B1 (ko) 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법
KR102017944B1 (ko) 니켈 배선의 제조 방법
JP2002305162A (ja) Ｃｖｄ装置
KR100613343B1 (ko) 반도체 소자의 제조 장치
KR20210007860A (ko) 루테늄막의 형성 방법 및 기판 처리 시스템
JP2005150280A (ja) 半導体装置の製造方法及び半導体製造装置
KR100505197B1 (ko) 막형성 방법
JP3281816B2 (ja) 銅配線製造方法
US6919102B2 (en) Method of stabilizing material layer
KR100566697B1 (ko) 반도체 소자 제조용 멀티 챔버 시스템 및 이를 이용한반도체 소자의 제조방법
JP2959373B2 (ja) 基板へのスパッタ方法及びスパッタ装置
KR100200484B1 (ko) 반도체 장치의 금속 배선 형성방법
KR100480234B1 (ko) 반도체 소자의 형성방법
JP3123494B2 (ja) 半導体装置及びその製造方法
TW202314800A (zh) 用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置
KR100359777B1 (ko) 반도체 소자의 금속배선 형성방법
KR200415555Y1 (ko) 웨이퍼 처리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee