KR100611700B1 - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR100611700B1
KR100611700B1 KR1020050050228A KR20050050228A KR100611700B1 KR 100611700 B1 KR100611700 B1 KR 100611700B1 KR 1020050050228 A KR1020050050228 A KR 1020050050228A KR 20050050228 A KR20050050228 A KR 20050050228A KR 100611700 B1 KR100611700 B1 KR 100611700B1
Authority
KR
South Korea
Prior art keywords
subfield
period
data
field
pulse
Prior art date
Application number
KR1020050050228A
Other languages
Korean (ko)
Inventor
가즈마사 다까이
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Priority to KR1020050050228A priority Critical patent/KR100611700B1/en
Application granted granted Critical
Publication of KR100611700B1 publication Critical patent/KR100611700B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, 서브 필드 구동 방식에 의해, 다계조 표시를 행하는 표시 장치에서, 주사 드라이버나 데이터 드라이버의 동작 속도를 저감하여, 이들 회로의 전력 소비를 저감하는 것을 목적으로 한다. 이를 위해, 8 비트의 영상 데이터에 의한 계조 수 28의 계조 표시를 행하는 경우, 1 필드를 1/8로 균등 분할하여, 제1 서브 필드 SF0에서부터 제8 서브 필드 SF7까지의 8개의 서브 필드를 생성한다. 각 서브 필드 SF0∼SF7은 동일한 길이의 서브 필드 기간을 갖는다. 그리고, 화소의 어드레싱 방식으로서, 1 라인마다 일괄하여 영상 데이터의 기입을 행하는 선순차 방식을 채용하여, 화소의 어드레싱 동작과 화소의 발광 동작을 병행하여 행한다. 각 서브 필드의 어드레싱 기간 AP0∼AP7은 서브 필드 기간과 거의 동일하며, 1 필드 기간÷8이라는 기간으로 된다. An object of the present invention is to reduce the operation speed of a scan driver or a data driver and to reduce power consumption of these circuits in a display device for performing multi-gradation display by a subfield driving method. To this end, in the case of performing gradation display of the number of gradations 2 8 by 8-bit video data, one field is divided equally into 1/8, and eight subfields from the first subfield SF0 to the eighth subfield SF7 are divided. Create Each subfield SF0 to SF7 has a subfield period of the same length. As a pixel addressing method, a line sequential method of writing image data collectively for each line is adopted, and the addressing operation of the pixel and the light emission operation of the pixel are performed in parallel. The addressing periods AP0 to AP7 of each subfield are almost the same as the subfield period, and become one field period ÷ 8.

유기 EL 디스플레이, 주사 드라이버, 타이밍 신호 발생 회로, 입력 버퍼, 메모리 컨트롤러 Organic EL Display, Scan Driver, Timing Signal Generator Circuit, Input Buffer, Memory Controller

Description

표시 장치{DISPLAY DEVICE}Display device {DISPLAY DEVICE}

도 1은 본 발명의 기본 개념을 설명하는 도면. 1 illustrates the basic concepts of the present invention.

도 2는 본 발명의 실시예에 따른 유기 EL 표시 장치의 회로도. 2 is a circuit diagram of an organic EL display device according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 유기 EL 표시 장치의 표시 패널의 회로도. 3 is a circuit diagram of a display panel of an organic EL display device according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 유기 EL 표시 장치의 펄스 신호 선택 회로도. 4 is a pulse signal selection circuit diagram of an organic EL display device according to an embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 유기 EL 표시 장치의 동작을 설명하는 타이밍도. Fig. 5 is a timing chart for explaining the operation of the organic EL display device according to the embodiment of the present invention.

도 6은 본 발명의 실시예에 따른 유기 EL 표시 장치의 동작을 설명하는 타이밍도. Fig. 6 is a timing diagram illustrating the operation of the organic EL display device according to the embodiment of the present invention.

도 7은 본 발명의 본 실시예에 따른 유기 EL 표시 장치에서의 구동용 트랜지스터의 피크 전류의 저감 방법에 대하여 설명하는 도면. FIG. 7 is a view for explaining a method for reducing peak current of a driving transistor in an organic EL display device according to this embodiment of the present invention. FIG.

도 8은 서브 필드 구동 방식에서의 의사 윤곽의 발생 원리를 설명하는 도면. 8 is a diagram illustrating a principle of generating pseudo contours in a subfield driving method.

도 9는 본 발명의 본 실시예에 따른 유기 EL 표시 장치에 의한 의사 윤곽의 개선을 설명하는 도면. Fig. 9 illustrates the improvement of pseudo contour by the organic EL display device according to this embodiment of the present invention.

도 10은 본 발명의 실시예에 따른 유기 EL 표시 장치의 데이터 전송을 설명하는 회로 블록도. Fig. 10 is a circuit block diagram for explaining data transmission of an organic EL display device according to an embodiment of the present invention.

도 11은 종래예에 따른 유기 EL 표시 장치의 화소의 회로도. 11 is a circuit diagram of pixels of an organic EL display device according to a conventional example.

도 12는 종래예에 따른 유기 EL 표시 장치의 화소의 회로도. 12 is a circuit diagram of pixels of an organic EL display device according to a conventional example.

도 13은 종래예에 따른 서브 필드 구동 방식을 설명하는 도면. Fig. 13 is a diagram for explaining a subfield driving method according to the prior art.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

2 : 유기 EL 디스플레이2: organic EL display

3 : 주사 드라이버3: scanning driver

4 : 데이터 드라이버4: data driver

5 : 표시 패널5: display panel

6 : 영상 신호 처리 회로6: video signal processing circuit

7 : 타이밍 신호 발생 회로7: timing signal generating circuit

8 : 펄스 신호 발생 회로8: pulse signal generating circuit

9 : 펄스 신호 선택 회로9: pulse signal selection circuit

61 : 입력 버퍼61: input buffer

62 : 제1 필드 메모리62: first field memory

63 : 제2 필드 메모리63: second field memory

64 : 출력 버퍼64: output buffer

65 : 메모리 컨트롤러65: memory controller

[특허 문헌 1] 일본 특개 제2003-241711호 공보[Patent Document 1] Japanese Unexamined Patent Publication No. 2003-241711

[특허 문헌 2] 일본 특개 제2002-278478호 공보[Patent Document 2] Japanese Patent Application Laid-Open No. 2002-278478

[특허 문헌 3] 일본 특개평10-312173호 공보[Patent Document 3] Japanese Patent Application Laid-Open No. 10-312173

본 발명은, 표시 장치에 관한 것으로, 특히 복수 비트의 디지털 영상 데이터에 따른 다계조 표시를 행하는 표시 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device, and more particularly to a display device for performing multi-gradation display according to a plurality of bits of digital image data.

최근, 유기 일렉트로루미네센스 소자(Organic Electro Luminescence Device : 이하, 「유기 EL 소자」라 함)를 이용한 유기 EL 표시 장치는, CRT나 LCD를 대체할 수 있는 표시 장치로서 주목받고 있다. 특히, 각 화소의 유기 EL 소자에 구동 전류를 공급하는 구동용 트랜지스터로서, 박막 트랜지스터(Thin Film Transistor : 이하, 「TFT」라 함)를 구비한 액티브 매트릭스형 유기 EL 표시 장치가 개발되고 있다. Recently, an organic EL display device using an organic electro luminescence device (hereinafter referred to as an "organic EL device") has attracted attention as a display device that can replace a CRT or LCD. In particular, an active matrix organic EL display device having a thin film transistor (hereinafter referred to as TFT) as a driving transistor for supplying a driving current to the organic EL element of each pixel has been developed.

액티브 매트릭스 구동형 유기 EL 표시 장치의 기본적인 구성에서는, 도 11에 도시한 바와 같이, 각 화소(52)에, 유기 발광층의 일부에 의해 구성되는 유기 EL 소자(50)와, 유기 EL 소자(50)에 대한 통전을 제어하는 구동용 트랜지스터 TR2와, 주사 전극에 의한 주사 전압 SCAN의 인가에 따라 도통 상태로 되는 기입용 트랜지스터 TR1과, 상기 기입용 트랜지스터 TR1이 도통 상태로 됨으로써 데이터 전극으로부터의 데이터 전압 DATA가 인가되어 전하를 축적하는 용량 소자 C가 배비되며, 상기 용량 소자 C의 출력 전압이 구동용 트랜지스터 TR2의 게이트에 인가되어 있다. In the basic configuration of the active matrix drive type organic EL display device, as shown in FIG. 11, the organic EL element 50 and the organic EL element 50 constituted by a part of the organic light emitting layer in each pixel 52. The driving transistor TR2 for controlling the energization of the transistor, the writing transistor TR1 which is brought into a conductive state upon application of the scan voltage SCAN by the scan electrode, and the writing transistor TR1 are brought into a conductive state, thereby providing data voltage DATA from the data electrode. Is applied to accumulate the charge element C, and the output voltage of the capacitor element C is applied to the gate of the driving transistor TR2.

먼저, 각 주사 전극에 순차적으로 전압을 인가하여, 동일한 주사 전극에 연 결되어 있는 복수의 기입용 트랜지스터 TR1을 도통 상태로 하고, 이 주사에 동기하여 각 데이터 전극에 데이터 전압(입력 신호)을 인가한다. 이 때, 기입용 트랜지스터 TR1이 도통 상태이기 때문에, 해당 데이터 전압 DATA는 용량 소자 C에 축적된다. First, a voltage is sequentially applied to each scan electrode, and the plurality of writing transistors TR1 connected to the same scan electrode are in a conductive state, and a data voltage (input signal) is applied to each data electrode in synchronization with this scan. do. At this time, since the writing transistor TR1 is in a conductive state, the data voltage DATA is accumulated in the capacitor C.

다음으로, 이 용량 소자 C에 축적된 데이터 전압의 전하량에 의해 구동용 트랜지스터 TR2의 동작 상태가 결정된다. 예를 들면, 구동용 트랜지스터 TR2가 능동 상태로 되었을 때에는, 상기 구동용 트랜지스터 TR2를 통해 유기 EL 소자(50)에 데이터 전압 DATA에 따른 크기의 전류가 공급된다. 이 결과, 데이터 전압 DATA에 따른 밝기로 해당 유기 EL 소자(50)가 발광한다. 이 발광 상태는, 1 수직 주사 기간에 걸쳐 유지되게 된다. Next, the operation state of the driving transistor TR2 is determined by the charge amount of the data voltage stored in the capacitor C. For example, when the driving transistor TR2 becomes active, a current having a magnitude corresponding to the data voltage DATA is supplied to the organic EL element 50 through the driving transistor TR2. As a result, the organic EL element 50 emits light with brightness according to the data voltage DATA. This light emission state is maintained over one vertical scanning period.

전술한 바와 같이, 유기 EL 소자(50)에 데이터 전압에 따른 크기의 전류를 공급하고, 해당 유기 EL 소자(50)를 데이터 전압에 따른 밝기로 점등시키는 방식을 아날로그 구동 방식으로 한다. 이에 대하여, 유기 EL 소자(50)에는 데이터 전압에 따른 듀티비를 갖는 펄스 전류를 공급함으로써 다계조를 표현하는, 디지털 구동형 유기 EL 표시 장치가 제안되어 있다. As described above, a method of supplying a current having a magnitude corresponding to the data voltage to the organic EL element 50 and lighting the organic EL element 50 with brightness corresponding to the data voltage is an analog driving method. On the other hand, a digital drive type organic EL display device is proposed in which the organic EL element 50 represents a multi-gradation by supplying a pulse current having a duty ratio corresponding to the data voltage.

디지털 구동형 유기 EL 표시 장치에서는, 도 13에 도시한 바와 같이, 1 화면의 표시 주기인 1 필드(혹은 1 프레임)를 복수(N)의 서브 필드(혹은 서브 프레임) SF로 분할하고, 각 서브 필드 SF는, 전체 화소에 데이터 전압의 기입을 행하는 어드레싱 기간 AP(주사 기간)와, 기입된 데이터 전압에 따라 각 화소의 유기 EL 소자(50)의 발광을 행하는 발광 기간 LP에 의해 구성한다. In the digitally driven organic EL display device, as shown in Fig. 13, one field (or one frame) which is the display period of one screen is divided into a plurality of N subfields (or subframes) SF, and each sub The field SF is composed of an addressing period AP (scanning period) for writing data voltages to all the pixels, and a light emitting period LP for emitting light of the organic EL element 50 of each pixel in accordance with the written data voltage.

여기서, 1개의 서브 필드에 포함되는 어드레싱 기간 AP는 모두 동일한 길이를 갖고 있지만, 발광 기간 LP는, 2의 n제곱(n=0, 1, 2,…, N-1)의 길이로 변화되어 있다. 도시하는 예(N=8)에서는, 1 필드에는 8개의 서브 필드 SF0∼SF7이 포함되어 있다. 8개의 어드레싱 기간 AP0∼AP7은 모두 동일한 길이를 갖고 있으며, 8개의 발광 기간 LP0∼LP7은 각각 1, 2, 4, 8. 16, 32, 64, 128의 길이로 설정되어 있고, 각 발광 기간의 온/오프에 의해 256 계조의 표현이 가능하게 되어 있다. Here, all of the addressing periods AP included in one subfield have the same length, but the light emission period LP is changed to the length of n squares of two (n = 0, 1, 2, ..., N-1). . In the illustrated example (N = 8), one field includes eight subfields SF0 to SF7. The eight addressing periods AP0 to AP7 all have the same length, and the eight light emitting periods LP0 to LP7 are set to lengths of 1, 2, 4, 8. 16, 32, 64, and 128, respectively. 256 gray levels can be expressed by turning on / off.

상술한 서브 필드 구동 방식에서는, 각 서브 필드 SF에서, 주사 기간 내에, 도 12에 도시한 바와 같이 각 화소(53)를 구성하는 기입용 트랜지스터 TR1에 주사 전압을 인가하고, 용량 소자 C에 그 서브 필드의 2치 데이터를 기입하며, 그 후의 발광 기간에, 구동용 트랜지스터 TR2에 의해, 유기 EL 소자(50)에 대하여 2치 데이터에 따라 전류를 공급한다. 또한, 서브 필드 구동에서는, 도 12에 도시한 바와 같이, 각 화소(53)를 구성하는 구동용 트랜지스터 TR2에 전류를 공급하는 라인에, 온/오프 스위치 SW를 설치함으로써, 각 화소의 유기 EL 소자(50)의 각 서브 필드에서의 발광 개시 시각 및 발광 종료 시각을 동일하게 할 수 있다. In the subfield driving method described above, in each subfield SF, a scanning voltage is applied to the writing transistor TR1 constituting each pixel 53 in the scanning period as shown in FIG. The binary data of the field is written and a current is supplied to the organic EL element 50 in accordance with the binary data by the driving transistor TR2 in the subsequent light emission period. In subfield driving, as shown in FIG. 12, the organic EL element of each pixel is provided by providing an on / off switch SW in a line for supplying current to the driving transistor TR2 constituting each pixel 53. Light emission start time and light emission end time in each subfield of 50 can be made the same.

전술한 서브 필드 구동 방식에서, n 비트의 영상 데이터에 의해 계조 수 2n의 계조 표시를 행하는 경우, 어드레싱 기간은 발광 기간을 확보하기 위해, 1 필드 기간÷n보다도 몇 할만큼 짧은 기간으로 되기 때문에, 고속의 어드레싱 동작이 요구된다는 문제가 있다. 만일, 어드레싱 기간 AP=1 필드 기간÷n으로 설정하면 발 광 기간 LP를 확보할 수 없게 된다. 예를 들면, 1 필드 기간의 전체 어드레싱 기간과 전체 발광 기간의 비율이 1:1이고, n=8, 1 필드 기간=16㎳로 하면, 서브 필드마다의 어드레싱 기간은, 16㎳÷2÷8=1㎳보다도 짧아야만 한다. In the above-described subfield driving method, when grayscale display of grayscale number 2n is performed by n bits of video data, the addressing period is shorter than several field periods / n in order to secure the light emission period. There is a problem that a high speed addressing operation is required. If the addressing period AP = 1 field period ÷ n is set, the light emitting period LP cannot be secured. For example, if the ratio of the total addressing period of one field period to the total light emission period is 1: 1 and n = 8 and one field period = 16 ms, the addressing period for each subfield is 16 ms ÷ 2 ÷ 8. It should be shorter than = 1㎳.

본 발명의 표시 장치의 주된 특징적 구성은 이하와 같다. The main characteristic structure of the display apparatus of this invention is as follows.

본 발명의 표시 장치는, n 비트(n은 2 이상의 자연수)의 영상 데이터에 따른 다계조 표시를 행하는 표시 장치에서, 매트릭스 형태로 배열된 복수의 화소와, 주사 드라이버와, n 비트의 영상 데이터를 출력하는 데이터 드라이버와, 1 필드 기간을 1/n로 등분할하여 생성되는 제1 서브 필드로부터 제n 서브 필드의 n개의 서브 필드의 기간마다 상이한 듀티비를 갖는 n개의 펄스 신호를 출력하는 펄스 신호 발생 회로와, 상기 n개의 펄스 신호를 상기 n개의 서브 필드 기간마다 선택하여 각 화소에 출력하는 펄스 신호 선택 회로를 구비하고, 각 화소는 전류의 공급을 받아 발광하는 발광 소자와, 상기 주사 드라이버로부터의 주사 전압이 인가되어 도통되는 기입용 트랜지스터와, 상기 기입용 트랜지스터를 통해 공급된 상기 데이터 드라이버로부터의 영상 데이터에 따라, 상기 펄스 신호 선택 회로에 의해 선택된 펄스 신호에 따른 기간만큼, 전류를 상기 발광 소자에 공급하는 구동 수단을 구비하는 것을 특징으로 하는 것이다. A display device of the present invention is a display device that performs multi-gradation display according to n-bit (n is a natural number of two or more) video data, and includes a plurality of pixels arranged in a matrix, a scan driver, and n-bit video data. A pulse signal for outputting n pulse signals having a different duty ratio for each period of the n subfields of the nth subfield from the first subfield generated by equally dividing one field period by 1 / n A generating circuit and a pulse signal selecting circuit for selecting the n pulse signals for each of the n subfield periods and outputting the pulse signals to each pixel, wherein each pixel emits light by supplying a current; To a write transistor to which conductive scan voltage is applied, and to image data from the data driver supplied through the write transistor. Therefore, the driving means for supplying current to the light emitting element is provided for a period corresponding to the pulse signal selected by the pulse signal selection circuit.

또한, 상기 구성 외에, 상기 구동 수단은, 상기 기입용 트랜지스터를 통해 상기 데이터 드라이버로부터의 영상 데이터가 보유되는 데이터 보유 수단과, 상기 데이터 보유 수단에 의해 보유된 영상 데이터에 따라 도통하는 제1 구동용 트랜지 스터와, 상기 펄스 신호 선택 회로에 의해 선택된 펄스 신호에 따른 기간만큼 도통되어, 상기 제1 구동용 트랜지스터로부터의 전류를 상기 발광 소자에 공급하는 제2 구동용 트랜지스터를 구비하는 것을 특징으로 하는 것이다. Further, in addition to the above configuration, the driving means may be a first drive for conducting in accordance with data holding means for holding image data from the data driver via the writing transistor, and image data held by the data holding means. A transistor and a second driving transistor that is electrically connected for a period corresponding to a pulse signal selected by the pulse signal selection circuit, and supplies current from the first driving transistor to the light emitting element. will be.

또한, 상기 구성 외에, 상기 펄스 신호 선택 회로는, 서브 필드 기간에 따른 수평 주기 클럭인 서브 수평 주기 클럭에 기초하여, 서브 필드 기간의 주기를 갖는 서브 필드 주기 신호를 지연하여, 복수의 펄스 선택 타이밍 신호를 출력하는 복수의 DFF와, 상기 복수의 펄스 선택 타이밍 신호에 따라, 상기 n개의 펄스 신호를 선택 출력하는 복수의 셀렉터 회로를 구비하는 것을 특징으로 하는 것이다. In addition to the above configuration, the pulse signal selection circuit delays a subfield period signal having a period of a subfield period based on a subhorizontal period clock, which is a horizontal period clock corresponding to a subfield period, to thereby generate a plurality of pulse selection timings. A plurality of DFFs for outputting signals and a plurality of selector circuits for selectively outputting the n pulse signals in accordance with the plurality of pulse selection timing signals are provided.

〈실시예〉<Example>

다음으로, 본 발명의 실시예에 따른 유기 EL 표시 장치에 대하여 도면을 참조하면서 설명한다. 먼저, 본 발명의 기본 개념에 대하여 도 1을 참조하여 설명한다. Next, an organic EL display device according to an embodiment of the present invention will be described with reference to the drawings. First, the basic concept of the present invention will be described with reference to FIG.

본 발명에서는, n 비트의 영상 데이터에 의한 계조 수 2n의 계조 표시를 행하는 경우, 1 필드를 1/n로 균등 분할하여, 제1 서브 필드로부터 제n 서브 필드까지의 n개의 서브 필드를 생성한다. 각 서브 필드는 동일한 길이의 서브 필드 기간을 갖는다. 그리고, 화소의 어드레싱 방식으로서, 1 라인마다 일괄하여 영상 데이터의 기입을 행하는 선순차 방식을 채용하여, 화소의 어드레싱 동작과 화소의 발광 동작을 병행하여 행한다. In the present invention, when performing gradation display of the number of gradations 2 n by n bits of video data, one field is equally divided into 1 / n to generate n subfields from the first subfield to the nth subfield. do. Each subfield has a subfield period of the same length. As a pixel addressing method, a line sequential method of writing image data collectively for each line is adopted, and the addressing operation of the pixel and the light emission operation of the pixel are performed in parallel.

이 때, 각 서브 필드의 어드레싱에서는, n 비트의 영상 데이터의 각 비트가 할당되며, 각 서브 필드 기간 동안 화소에 각 비트의 영상 데이터가 기입된다. 그리고, 이 영상 데이터의 기입에 동기하여, 서브 필드마다, 듀티비가 가중된 펄스 신호를 발생하고, 상기 각 비트의 영상 데이터에 따라, 그 펄스 신호의 듀티비에 따른 기간만큼 각 화소의 발광 소자를 발광시킨다. 이에 따라, 계조 수 2n의 계조 표시를 행할 수 있음과 함께, 각 서브 필드의 어드레싱 기간 AP는 서브 필드 기간과 거의 동일한, 1 필드 기간÷n의 기간으로 된다. At this time, in the addressing of each subfield, each bit of n-bit video data is allocated, and the video data of each bit is written into the pixel during each subfield period. In synchronization with the writing of the video data, a pulse signal with a duty ratio is generated for each subfield, and the light emitting element of each pixel is provided for a period corresponding to the duty ratio of the pulse signal according to the video data of each bit. It emits light. Thereby, gray scale display of the number of gray scales 2n can be performed, and the addressing period AP of each subfield is a period of one field period / n which is almost the same as the subfield period.

도 1의 예에서는, n=8인 경우, 즉 8 비트 계조에서의 서브 필드 SF0∼SF7의 생성을 나타내고 있다. 이 경우, 1 필드 기간을 16㎳로 하면, 각 어드레싱 기간 AP는 16㎳÷8=2㎳로 되어서, 종래의 서브 필드 구동 방식에 비해, 긴 어드레싱 기간을 확보할 수 있다. 이에 따라, 주사 드라이버나 데이터 드라이버의 동작 속도를 저감할 수 있어서, 이들 회로의 전력 소비를 저감할 수 있다. In the example of Fig. 1, the generation of subfields SF0 to SF7 when n = 8, i.e., in 8-bit gradation, is shown. In this case, when one field period is set to 16 ms, each addressing period AP is set to 16 ms / 8 = 2 ms, so that a long addressing period can be ensured compared to the conventional subfield driving method. As a result, the operation speed of the scan driver and the data driver can be reduced, and the power consumption of these circuits can be reduced.

다음으로, 실시예에 따른 유기 EL 표시 장치의 구체적인 구성에 대하여 설명한다. 이 유기 EL 표시 장치는, 도 2에 도시한 바와 같이, 복수의 화소를 매트릭스 형태로 배열하여 구성하는 표시 패널(5)에, 주사 드라이버(3)와 데이터 드라이버(4)를 접속하여 구성되어 있다. TV 수신기 등의 영상 소스로부터 공급되는 영상 신호는, 영상 신호 처리 회로(6)에 공급되며, 영상 표시에 필요한 신호 처리가 실시되고, 이것에 의해 얻어지는 RGB 3원색의 영상 신호가, 유기 EL 디스플레이(2)의 데이터 드라이버(4)에 공급된다. Next, the specific structure of the organic electroluminescence display which concerns on an Example is demonstrated. As shown in FIG. 2, the organic EL display device is configured by connecting the scan driver 3 and the data driver 4 to a display panel 5 configured by arranging a plurality of pixels in a matrix form. . The video signal supplied from a video source such as a TV receiver is supplied to the video signal processing circuit 6, and signal processing necessary for video display is performed, and the video signal of RGB three primary colors obtained thereby is an organic EL display ( It is supplied to the data driver 4 of 2).

또한, 영상 신호 처리 회로(6)로부터 얻어지는 수평 동기 신호 Hsync 및 수 직 동기 신호 Vsync가 타이밍 신호 발생 회로(7)에 공급되며, 이것에 의해 얻어지는 타이밍 신호가 주사 드라이버(3) 및 데이터 드라이버(4)에 공급된다. In addition, the horizontal synchronizing signal Hsync and the vertical synchronizing signal Vsync obtained from the video signal processing circuit 6 are supplied to the timing signal generating circuit 7, and the timing signals obtained thereby are supplied to the scan driver 3 and the data driver 4. Is supplied.

또한, 타이밍 신호 발생 회로(7)로부터 얻어지는 타이밍 신호가 펄스 신호 발생 회로(8)에 공급되며, 펄스 폭 변조(Pwm)가 실시된 1조의 펄스 신호 Pwm(j), Pwm(j+1)(j=1∼n-1)이 동시에 발생된다. 이들 펄스 신호는 시계열적으로 변화되지만, 임의의 시점에서 볼 때, 화소를 구동하고 있는 펄스 신호는, 2개의 펄스 신호뿐이다. 펄스 신호는 전부 n 종류(Pwm(1)∼Pwm(n))가 있으며, 이들 펄스 신호 Pwm(1)∼Pwm(n)이 제1 서브 필드로부터 제n 서브 필드에 할당되어 있다. n 종류의 펄스 신호 Pwm(1)∼Pwm(n)의 듀티비는 계조 표시가 가능해지기 위해 소정의 가중이 이루어져 있다. In addition, a timing signal obtained from the timing signal generator 7 is supplied to the pulse signal generator 8, and a set of pulse signals Pwm (j) and Pwm (j + 1) ( j = 1 to n-1) are generated at the same time. These pulse signals change in time series, but from an arbitrary point of view, only two pulse signals are driving the pulse signals. There are n kinds of pulse signals (Pwm (1) to Pwm (n)), and these pulse signals Pwm (1) to Pwm (n) are allocated from the first subfield to the nth subfield. The duty ratios of the n kinds of pulse signals Pwm (1) to Pwm (n) are given a predetermined weight to enable gray scale display.

즉, 각 서브 필드의 발광 기간은 이 듀티비의 가중에 의해 규정되는 것이다. 예를 들면, 펄스 신호 Pwm(1)∼Pwm(n)의 듀티비는 2의 등비 수열을 이루어 증대되도록 설정되지만, 후술하는 바와 같이 이것에 한하지 않으며 다른 설정을 행하여도 된다. 이들 펄스 신호는, 펄스 신호 선택 회로(9)에 공급되며, 서브 필드마다, 각 라인에 접속된 각 화소에 선택적으로 출력된다. That is, the light emission period of each subfield is defined by the weighting of the duty ratio. For example, the duty ratios of the pulse signals Pwm (1) to Pwm (n) are set to be increased by performing two equal ratio sequences, but as described later, other settings may be made. These pulse signals are supplied to the pulse signal selection circuit 9 and selectively output to each pixel connected to each line for each subfield.

표시 패널(5)은, 화소(51)를 매트릭스 형태로 배열하여 구성되어 있다. 도 3에서는 임의의 일례의 화소(51)의 배열을 나타내고 있다. 또한, 풀 컬러 유기 EL 표시 장치에서는, RGB 3원색의 각 화소를 인접하여 배열한다. 이하의 설명에서는 1 종류의 화소에 대해서만 설명하지만 다른 종류의 화소에 대해서도 동일한 구성이다. The display panel 5 is configured by arranging the pixels 51 in a matrix form. In FIG. 3, an arrangement of the pixels 51 of an arbitrary example is shown. In the full color organic EL display device, each pixel of the RGB three primary colors is arranged adjacently. In the following description, only one type of pixel is described, but the same configuration is applied to other types of pixels.

각 화소(51)에서, 유기 EL 소자(50)는, 유기 발광층에 의해 구성된다. 기입용 트랜지스터 TR1은, 상기 주사 드라이버(3)로부터의 주사 전압이 게이트 라인(55)을 통해 게이트에 인가되어 도통한다. 상기 데이터 드라이버(4)로부터의 영상 데이터 DATA는, 데이터 라인(56) 및 도통된 기입용 트랜지스터 TR1을 통해 데이터 축적 용량 C에 보유된다. 제1 구동용 트랜지스터 TR2에는, 전원 전압 PVDD가 공급되어 있으며, 데이터 보유 용량 C에 의해 유지된 2치의 영상 데이터가 그 게이트에 인가되어, 그 영상 데이터의 하이·로우에 따라 도통된다. In each pixel 51, the organic EL element 50 is composed of an organic light emitting layer. The write transistor TR1 conducts by applying the scan voltage from the scan driver 3 to the gate through the gate line 55. The image data DATA from the data driver 4 is held in the data storage capacitor C via the data line 56 and the conductive writing transistor TR1. The power supply voltage PVDD is supplied to the first driving transistor TR2, and binary video data held by the data storage capacitor C is applied to the gate thereof, and conducts according to the high and low of the video data.

그리고, 제1 구동용 트랜지스터 TR2와 직렬로 제2 구동용 트랜지스터 TR3이 접속되어 있고, 이 제2 구동용 트랜지스터 TR3의 게이트에 상기 펄스 신호 선택 회로(9)에 의해 선택된 펄스 신호가 인가된다. 제2 구동용 트랜지스터 TR3은 그 펄스 신호의 하이 또는 로우의 기간만큼 도통되어, 제1 구동용 트랜지스터 TR2로부터 의 전류를 유기 EL 소자(50)에 공급한다. The second driving transistor TR3 is connected in series with the first driving transistor TR2, and the pulse signal selected by the pulse signal selecting circuit 9 is applied to the gate of the second driving transistor TR3. The second driving transistor TR3 is conducted for the high or low period of the pulse signal to supply the current from the first driving transistor TR2 to the organic EL element 50.

보다 상세하게 설명하자면, 펄스 신호 선택 회로(9)의 셀렉터 회로 SEL0으로부터, Pwm(j), Pwm(j+1) 중 어느 하나의 신호가, 선택 타이밍 신호 Selpwm(0)에 따라 선택되어, 펄스 신호 Pwm_h(0)이 출력된다. 이 펄스 신호 Pwm_h(0)은, 제1행째의 화소(51)의 제2 구동용 트랜지스터 TR3의 게이트에 공급된다. 또한, 펄스 신호 선택 회로(9)의 셀렉터 회로 SEL1로부터, Pwm(j), Pwm(j+1)의 어느 하나의 신호가, 선택 타이밍 신호 Selpwm(1)에 따라 선택되어, 펄스 신호 Pwm_h(1)이 출력된다. 이 펄스 신호 Pwm_h(1)은, 제2행째의 화소(51)의 제2 구동용 트랜지스터 TR3의 게이트에 공급된다. More specifically, from the selector circuit SEL0 of the pulse signal selection circuit 9, any one of the signals Pwm (j) and Pwm (j + 1) is selected in accordance with the selection timing signal Selpwm (0) to generate a pulse. The signal Pwm_h (0) is output. The pulse signal Pwm_h (0) is supplied to the gate of the second driving transistor TR3 of the pixel 51 in the first row. From the selector circuit SEL1 of the pulse signal selection circuit 9, either one of the signals Pwm (j) and Pwm (j + 1) is selected according to the selection timing signal Selpwm (1), and the pulse signal Pwm_h (1 ) Is output. This pulse signal Pwm_h (1) is supplied to the gate of the second driving transistor TR3 of the pixel 51 in the second row.

이하의 행도 마찬가지의 구성이며, 맨 마지막 줄에 대해서는, 펄스 신호 선택 회로(9)의 셀렉터 회로 SELm으로부터, Pwm(j), Pwm(j+1) 중 어느 하나의 신호가, 선택 타이밍 신호 Selpwm(m)에 따라 선택되어, 펄스 신호 Pwm_h(m)이 출력된다. 이 펄스 신호 Pwm_h(m)은, 맨 마지막 줄의 화소(51)의 제2 구동용 트랜지스터 TR3의 게이트에 공급된다. The following rows have the same configuration, and for the last row, either the signal Pwm (j) or Pwm (j + 1) is selected from the selector circuit SELm of the pulse signal selection circuit 9, and the selection timing signal Selpwm ( Selected according to m), the pulse signal Pwm_h (m) is output. This pulse signal Pwm_h (m) is supplied to the gate of the second driving transistor TR3 of the pixel 51 of the last row.

또한, 도 3에 도시하는 데이터 축적 용량 C는, SRAM형 보유 회로이어도 된다. 또한, 각 트랜지스터 TR1, TR2, TR3은 모두 p채널형 TFT로 구성되어 있지만, 모두 n채널형 TFT이어도 되며, p채널형 TFT와 n채널형 TFT이 혼재하고 있어도 된다. The data storage capacitor C shown in FIG. 3 may be an SRAM type holding circuit. In addition, although each transistor TR1, TR2, TR3 is comprised from p-channel type | mold TFT, all may be n-channel type | mold TFT, and p-channel type | mold TFT and n-channel type | mold TFT may be mixed.

도 4는 펄스 신호 선택 회로(9)의 전체 구성을 도시하는 도면이며, 서브 필드 기간에 따른 수평 주기 클럭인 서브 수평 주기 클럭 SHK에 기초하여, 서브 필드 기간의 주기를 갖는 서브 필드 주기 신호 Selpwm(0)을 지연하여 복수의 펄스 선택 타이밍 신호 Selpwm(1)∼Selpwm(m)을 출력하는 복수의 DFF1∼DFFm과, 펄스 선택 타이밍 신호 Selpwm(1)∼Selpwm(m)에 따라 펄스 신호 Pwm_h(0)∼pwn_h(m)을 선택 출력하는 복수의 셀렉터 회로 SEL0∼SELm을 구비한다. FIG. 4 is a diagram showing the overall configuration of the pulse signal selection circuit 9, and based on the sub horizontal period clock SHK which is the horizontal period clock according to the sub field period, the sub field period signal Selpwm (having the period of the sub field period) is shown. Pulse signals Pwm_h (0) in accordance with the plurality of DFF1 to DFFm outputting the plurality of pulse selection timing signals Selpwm (1) to Seplpwm (m) with a delay of 0) and the pulse selection timing signals Selpwm (1) to Seplpwm (m). A plurality of selector circuits SEL0 to SELm for selectively outputting? To pwn_h (m) are provided.

셀렉터 회로 SEL0∼SELm에는, Pwm(j), Pwm(j+1)이 공통으로 입력되어 있으며, 펄스 선택 타이밍 신호 Selpwm(1)∼Selpwm(m)이 로우일 때에는 Pwm(j)이 선택 출력되고, 펄스 선택 타이밍 신호 Selpwm(1)∼Selpwm(m)이 하이일 때에는, Pwm(j+1)이 선택 출력되도록 구성되어 있다. Pwm (j) and Pwm (j + 1) are commonly input to the selector circuits SEL0 to SELm. Pwm (j) is selected and output when the pulse selection timing signals Selpwm (1) to Selpwm (m) are low. When the pulse select timing signals Selpwm (1) to Selpwm (m) are high, the Pwm (j + 1) is configured to be selectively outputted.

다음으로, 전술한 유기 EL 표시 장치의 동작을 도 5, 도 6의 타이밍도를 참 조하면서 설명한다. 도 5의 (a)는, 임의의 서브 필드에서, 펄스 신호 선택 회로(9)에 의해 선택된 펄스 신호 Pwm_h(k)의 듀티비가 50%인 경우에서의 펄스 신호 Pwm_h(k)와 서브 필드 기간의 관계를 나타내며, 도 5의 (b)는, 다른 서브 필드에서, 그 펄스 신호 Pwm_h(k)의 듀티비가 17%인 경우에서의 펄스 신호 Pwm_h(k)와 서브 필드 기간의 관계를 나타내고 있다. Next, the operation of the organic EL display device described above will be described with reference to the timing diagrams of FIGS. 5 and 6. FIG. 5A shows the pulse signal Pwm_h (k) and the subfield period when the duty ratio of the pulse signal Pwm_h (k) selected by the pulse signal selection circuit 9 is 50% in any subfield. 5B shows the relationship between the pulse signal Pwm_h (k) and the subfield period when the duty ratio of the pulse signal Pwm_h (k) is 17% in another subfield.

상술한 바와 같이, 각 라인에 접속된 화소(51)의 어드레싱은 선순차적으로 행해지기 때문에, 각 라인의 서브 필드 기간은 라인마다, 서브 수평 주기만큼 시프트해간다. 이 어드레싱과 병행하여, 기입된 영상 데이터에 따라 유기 EL 소자(50)가 발광하거나, 혹은 비발광으로 되도록 제어된다. As described above, since the addressing of the pixels 51 connected to each line is performed in a linear order, the subfield period of each line is shifted by sub horizontal period for each line. In parallel with this addressing, the organic EL element 50 is controlled to emit light or not to emit light according to the written image data.

그리고, 각 라인 모두 동일한 서브 필드에 속하고 있으면, 발광 기간과 비발광 기간의 비는 동일해진다. 예를 들면, 펄스 신호 Pwm_h(k)가 하이일 때가 발광 기간이고, 펄스 신호 Pwm_h(k)가 로우일 때가 비발광 기간이면, 도 5의 (a), (b)로부터 알 수 있는 바와 같이, 어떤 라인에서도 발광 기간, 비발광 기간은 동일하다. If all the lines belong to the same subfield, the ratio between the light emission period and the non-light emission period becomes the same. For example, when the pulse signal Pwm_h (k) is high and the light emission period is when the pulse signal Pwm_h (k) is low, as can be seen from Figs. 5 (a) and 5 (b), In any line, the light emission period and the non-light emission period are the same.

도 6은, 4 비트의 영상 데이터의 16 계조 표시를 행하는 유기 EL 표시 장치에서의 경우의 타이밍도이다. 1 필드는 제1 서브 필드 SF0으로부터 제4 서브 필드 SF3의 4개의 서브 필드로 등분할되며, 각 서브 필드 기간에 대응하여, 제1 어드레싱 기간 AP0∼제4 어드레싱 기간 AP3, 제1 발광 기간 LP0∼제4 발광 기간 LP3이 설정된다. 제1 어드레싱 기간 AP0∼제4 어드레싱 AP3은 제1 서브 필드 SF0∼제4 서브 필드 SF3의 기간과 거의 동일하다. Fig. 6 is a timing chart in the case of the organic EL display device which performs 16 gray scale display of 4-bit video data. The first field is divided into four subfields from the first subfield SF0 to the fourth subfield SF3, and corresponding to each subfield period, the first addressing period AP0 to the fourth addressing period AP3 and the first light emitting period LP0 to The fourth light emission period LP3 is set. The first addressing period AP0 to the fourth addressing AP3 are almost the same as the period of the first subfield SF0 to the fourth subfield SF3.

또한, 펄스 신호 발생 회로(8)로부터, 제1 서브 필드 SF0∼제4 서브 필드 SF3에 대응한 듀티비를 갖는 펄스 신호 Pwm(0)∼Pwm(3)이 발생된다. 각 서브 필드의 발광 기간 LP0∼LP3은 이 각 서브 필드의 듀티비에 따라 규정된다. In addition, pulse signals Pwm (0) to Pwm (3) having duty ratios corresponding to the first subfield SF0 to the fourth subfield SF3 are generated from the pulse signal generation circuit 8. The light emission periods LP0 to LP3 of each subfield are defined according to the duty ratio of each subfield.

도 6에 도시한 바와 같이, 펄스 신호 발생 회로(8)는, 펄스 신호 Pwm(0), Pwm(1), Pwm(2), Pwm(3)을 이 순서로, 1 서브 필드 기간만큼 변이하여 교대로 2개의 펄스 신호로 하여 출력한다. 따라서, 임의의 시점에서 존재하는 펄스 신호는 항상 2개뿐이다. 이들 펄스 신호는 펄스 신호 선택 회로(9)의 선택 타이밍 신호 Selpwm(1)∼Selpwm(m)에 의해 라인마다 선택되어, 각 라인의 화소의 제2 구동용 트랜지스터 TR3의 게이트에 공급된다. As shown in Fig. 6, the pulse signal generation circuit 8 shifts the pulse signals Pwm (0), Pwm (1), Pwm (2), and Pwm (3) in this order by one subfield period. Two pulse signals are alternately output. Therefore, there are always only two pulse signals present at any given time. These pulse signals are selected for each line by the selection timing signals Selpwm (1) to Selpwm (m) of the pulse signal selection circuit 9, and are supplied to the gate of the second driving transistor TR3 of the pixel of each line.

한편, 화소의 어드레싱은, 1 라인마다 일괄하여 영상 데이터의 기입을 행하는 선순차 방식에 의해 행해진다. 상기 데이터 드라이버(4)는, 4 비트의 영상 데이터 DATA의 각 비트 데이터를, 최하위 비트로부터 최상위 비트의 순으로 제1 서브 필드 SF0으로부터 제4 서브 필드 SF3까지의 서브 필드에 할당하여 출력한다. 상기 데이터 드라이버(4)로부터 출력된 각 비트의 영상 데이터 DATA는, 각 서브 필드 기간에 기입 트랜지스터 TR1을 통해 화소(51)에 기입한다. On the other hand, the addressing of pixels is performed by a line sequential method in which image data is written collectively for each line. The data driver 4 allocates and outputs each bit data of the 4-bit video data DATA to the subfields from the first subfield SF0 to the fourth subfield SF3 in the order of the least significant bit to the most significant bit. The video data DATA of each bit output from the data driver 4 is written into the pixel 51 through the write transistor TR1 in each subfield period.

이와 같이 하여, 본 실시예의 유기 EL 표시 장치에 따르면, 화소의 어드레싱 동작과, 각 비트 데이터와 각 서브 필드의 펄스 신호에 따른 화소(51)의 발광 동작이 동시에 병행하여 행해짐으로써 4 비트의 영상 데이터 DATA의 16 계조 표시를 행할 수 있다. 또한, 이 유기 EL 표시 장치에 따르면, 종래의 서브 필드 구동 방식에 비해, 긴 어드레싱 기간 AP0∼AP3을 확보할 수 있다. 이에 따라, 주사 드라이버(3)나 데이터 드라이버(4)의 동작 속도를 저감할 수 있어서, 이들 회로의 전력 소비를 저감할 수 있다. In this way, according to the organic EL display device of the present embodiment, the addressing operation of the pixel and the light emission operation of the pixel 51 according to the pulse signal of each bit data and each subfield are simultaneously performed in parallel to thereby perform 4-bit image data. 16 gradation display of DATA can be performed. In addition, according to this organic EL display device, the long addressing period AP0 to AP3 can be ensured as compared with the conventional subfield driving method. As a result, the operating speed of the scan driver 3 and the data driver 4 can be reduced, and the power consumption of these circuits can be reduced.

다음으로, 전술한 본 실시예의 유기 EL 표시 장치에서, 유기 EL 소자(50)의 피크 전류를 저감하기 위한 구성에 대하여 설명한다. 전술한 바와 같이, 각 서브 필드의 발광 기간은 펄스 신호의 듀티비를 가중에 의해, 가중된다. 본 실시예의 서브 필드 구동 방식에 의한 유기 EL 표시 장치와 종래의 아날로그 구동 방식(1 필드 기간에 걸쳐 연속 발광하는 타입)에 의한 유기 EL 표시 장치를 비교하면, 펄스 신호의 듀티비의 가중이 2의 등비 수열일 때, 본 실시예의 유기 EL 표시 장치에서, 종래의 아날로그 구동 방식과 동일한 사출 휘도를 얻기 위해서는, 유기 EL 소자(50)에 공급할 피크 전류는 m/2배로 된다(m은 서브 필드의 수, 계조 수는 2m). Next, the structure for reducing the peak current of the organic EL element 50 in the above-described organic EL display device of the present embodiment will be described. As described above, the light emission period of each subfield is weighted by weighting the duty ratio of the pulse signal. When the organic EL display device of the subfield driving method of the present embodiment is compared with the organic EL display device of the conventional analog driving method (the type of continuous light emission over one field period), the weight ratio of the duty ratio of the pulse signal is two. In an equal ratio sequence, in the organic EL display device of the present embodiment, in order to obtain the same emission luminance as in the conventional analog driving method, the peak current to be supplied to the organic EL element 50 is m / 2 times (m is the number of subfields). , The number of gradations is 2 m ).

예를 들면, 계조 수 28이 필요한 경우에는, 종래의 아날로그 구동 방식의 4배의 피크 전류(최대 전류)가 필요하게 된다. 피크 전류를 증가하면, 유기 EL 소자(50)의 발열을 초래하여, 그 발광 휘도 특성이 열화되는 등의 신뢰성 상의 문제를 초래하게 된다. For example, when the number of gradations 2 8 is required, four times the peak current (maximum current) of the conventional analog drive system is required. Increasing the peak current causes heat generation of the organic EL element 50, resulting in reliability problems such as deterioration of its luminescence brightness characteristics.

따라서, 본 실시예의 유기 EL 표시 장치에서, 26 계조를 재생하는 경우를 예로 하여 도 7을 참조하면서 피크 전류의 저감 방법에 대하여 설명한다. 도 7에서, 각 서브 필드에 대한 펄스 신호의 듀티비(발광 기간의 서브 필드 기간에 대한 비와 동등)의 가중을 나타낸다. 도 7에서, 각 서브 필드에 대한 펄스 신호의 듀티비가 2의 등비 수열인 경우와, 그렇지 않은 경우가 나타나 있다. Accordingly, in the organic EL display device of this embodiment, with reference to Figure 7 to the case of reproducing a 2 6 gray-scale example describes the reduction method of the peak current. In Fig. 7, the weighting of the duty ratio (equivalent to the ratio of the subfield period of the light emission period) to the pulse signal for each subfield is shown. In FIG. 7, the case where the duty ratio of the pulse signal for each subfield is an equal ratio sequence of 2 and the case where it is not is shown.

각 서브 필드에 대한 듀티비가 2의 등비 수열인 경우에는, 최상위의 서브 필 드(제6 서브 필드)에서의 펄스 신호의 듀티비(발광 기간의 서브 필드 기간에 대한 비)는 100%로 설정된다. 그리고, 최하위의 서브 필드(제1 서브 필드)로부터 최상위의 1개전의 서브 필드(제5 서브 필드)까지의 듀티비를 감산하면 약 100%로 된다(1+2+4+8+16=31). 이 때문에, 6개의 서브 필드 중, 2개분의 서브 필드가 거의 100%의 듀티비를 갖게 되기 때문에, 종래의 아날로그 구동 방식과 비교한 경우에, 유기 EL 소자(50)의 사출 휘도는 1/3로 저하된다. 이 때문에, 유기 EL 소자(50)에 공급하는 피크 전류를 종래의 아날로그 구동 방식의 3배로 해야만 한다. When the duty ratio for each subfield is an equal ratio sequence of 2, the duty ratio (ratio of the subfield period of the light emission period) of the pulse signal in the uppermost subfield (sixth subfield) is set to 100%. . Subtracting the duty ratio from the lowest subfield (first subfield) to the first subfield (the fifth subfield) at the highest level becomes about 100% (1 + 2 + 4 + 8 + 16 = 31). ). Therefore, of the six subfields, the two subfields have a duty ratio of almost 100%. Therefore, when compared with the conventional analog driving method, the emission luminance of the organic EL element 50 is 1/3. Is lowered. For this reason, the peak current supplied to the organic EL element 50 must be three times that of the conventional analog driving method.

따라서, 제1 필드 SF1로부터 제5 서브 필드까지는 서브 필드에 대한 펄스 신호의 듀티비가 2의 등비 수열이지만, 제5 서브 필드보다도 상위의 서브 필드에 대해서는 제5 서브 필드의 펄스 신호의 듀티비와 동일하게 하였다. 그리고, 제5 서브 필드 이상의 서브 필드의 듀티비는 100%로 설정된다. 여기서, 본래, 26 계조를 재생하는 경우에는 6개의 서브 필드가 있으면 되지만, 이것에 제7 서브 필드 SF7을 추가한다. 듀티비가 100%인 서브 필드 3개(SF5, SF6, SF7)와 SF4 이하의 서브 필드의 듀티비를 전부 가산하면 약 100%로 된다(1+2+4+8=15). 이에 따라, 종래의 아날로그 구동 방식과 비교하면, 7/4=1.75배의 피크 전류로 설정하면 되게 되어, 동일한 사출 휘도를 확보하기 위한 피크 전류를 저감할 수 있다. Therefore, the duty ratio of the pulse signal with respect to the subfield is equal to 2 from the first field SF1 to the fifth subfield, but the duty ratio of the pulse signal of the fifth subfield is the same for the subfield higher than the fifth subfield. It was made. The duty ratio of the subfields equal to or greater than the fifth subfield is set to 100%. Here, in the case of originally reproducing the 2-6 gradations, there are only six subfields, but the seventh subfield SF7 is added thereto. When the duty ratios of three subfields SF5, SF6, SF7 having a duty ratio of 100% and subfields of SF4 or less are added together, it becomes about 100% (1 + 2 + 4 + 8 = 15). As a result, compared with the conventional analog driving method, the peak current of 7/4 = 1.75 times may be set, so that the peak current for securing the same injection brightness can be reduced.

다음으로, 전술한 본 실시예의 유기 EL 표시 장치에서, 의사 윤곽을 억제하기 위한 구성에 대하여 설명한다. 먼저, 일본 특개 제2003-241711호 공보, 일본 특개 제2002-278478호 공보에 개시된, 종래의 서브 필드 구동 방식에서의 의사 윤 곽의 발생 원리에 대하여 도 8을 참조하여 설명한다. Next, the structure for suppressing the pseudo outline in the organic EL display device of the present embodiment described above will be described. First, the principle of generating a pseudo contour in the conventional subfield driving method disclosed in Japanese Patent Laid-Open No. 2003-241711 and Japanese Patent Laid-Open No. 2002-278478 will be described with reference to FIG.

지금, 64 계조 수의 계조 표시를 행하는 경우, 6개의 서브 필드 SF0∼SF5의 발생 순서가, 시간에 대하여, 영상 데이터의 최하위 비트(제1 비트)로부터 최상위 비트(제6 비트)의 순서로 단순히 동일한 것으로 한다. 그리고, 표시 화면에 동화상을 표시하는 경우, 예를 들면 도 8의 (a)에서, 임의의 1 필드에서 31 계조의 영상을 표시하고 있는 화면 부분과 32 계조의 영상을 표시하고 있는 화면의 경계가 도면의 1의 방향으로 이동한 것으로 한다. Now, when gradation display of 64 gradations is performed, the generation order of the six subfields SF0 to SF5 is simply the order of the least significant bit (first bit) to most significant bit (sixth bit) of the video data with respect to time. It shall be the same. When a moving image is displayed on the display screen, for example, in Fig. 8A, the boundary between the screen portion displaying 31 grayscale images in any one field and the screen displaying 32 grayscale images are separated. It is assumed to have moved in the direction of 1 in the drawing.

즉, 그 화면의 경계에서, 화소는 임의의 1 필드에서 32 계조의 표시를 행하고 있지만, 다음 필드에서 31 계조의 표시로 절환된다. 이와 같이 하면, 31 계조 표시에서는, 1 필드 중, 전반의 서브 필드에 발광 기간이 집중하며, 32 계조 표시에서는 반대로 후반의 서브 필드에 발광 기간이 집중하게 되기 때문에, 양면 경계의 화소에서는 32 계조를 표시하기 위한 발광 기간의 직후에, 31 계조를 표시하기 위한 발광 기간이 개시된다(도 8의 (b) 참조). 그 때문에, 인간의 눈에는 해당 화소가 1 필드 기간 동안 연속하여 발광하고 있는 것처럼 보인다. 이것은, 화면 상에 부자연스러운 밝은 선으로서 지각된다. That is, at the boundary of the screen, the pixels display 32 gray scales in any one field, but are switched to 31 gray scale display in the next field. In this case, in the 31 gradation display, the light emission period is concentrated in the first subfield among one field, and in the 32 gradation display, the light emission period is concentrated in the second subfield. Immediately after the light emission period for display, the light emission period for displaying the 31 gradations is started (see FIG. 8B). Therefore, the human eye appears to emit the pixels continuously for one field period. This is perceived as unnatural bright lines on the screen.

반대로, 도 8의 (a)에서, 임의의 필드에서 32 계조의 영상을 표시하고 있는 양면 부분과 31 계조의 영상을 표시하고 있는 화면의 경계가 도면의 2의 방향으로 이동한 것으로 한다. 화면의 경계의 화소에서는 31 계조를 표시하기 위한 비발광 기간의 직후에, 32 계조를 표시하기 위한 비발광 기간이 개시된다(도 8의 (b) 참조). 그 때문에, 인간의 눈에는 해당 화소가 1 필드 기간 동안 연속하여 비발광인 상태로 보인다. 이것은, 화면 상에 부자연스러운 어두운 선으로서 지각된다. On the contrary, in Fig. 8A, the boundary between the double-sided portion displaying the image of 32 gradations in the arbitrary field and the screen displaying the image of 31 gradations is moved in the direction of 2 in the figure. In the pixels at the border of the screen, a non-light emitting period for displaying 32 grayscales is started immediately after the non-light emitting period for displaying 31 grayscales (see FIG. 8B). Therefore, in the human eye, the pixel appears to be non-emitting continuously for one field period. This is perceived as an unnatural dark line on the screen.

정지 화상에서도, 인간의 눈은 한 점을 응시하고 있고자 하여도, 인간의 시점은 미묘하게 움직이고 있기 때문에, 동화상과 마찬가지의 원인으로 계조가 상이한 양면의 경계가 요동하고 있는 것과 같은 표시 장해가 발생한다. Even in a still image, even if the human eye tries to stare at a point, the human viewpoint is subtly moved, and thus display disturbance such as a boundary between two sides with different gradations is fluctuating for the same reason as a moving image. do.

이것에 대하여, 전술한 본 실시예와 같이, 1 필드를 등분할하여 복수의 서브 필드를 생성하는 구동 방식의 유기 EL 표시 장치에서는, 복수의 서브 필드의 발생 순서가 영상 데이터의 최하위 비트로부터 최상위 비트의 순서로 단순히 동일하여도, 종래의 서브 필드 구동 방식에 비해 1 필드 기간 중에, 연속된 긴 발광 기간이나 비발광 기간의 발생이 억제되기 때문에, 의사 윤곽의 발생은 억제된다. On the other hand, in the organic EL display device of the drive system which divides one field into equal parts and generates a plurality of subfields, the generation order of the plurality of subfields is from the least significant bit to the most significant bit of the video data. Even if they are simply identical in the order of, since generation of continuous long light emission period or non-light emission period is suppressed in one field period compared with the conventional subfield driving method, generation of pseudo contour is suppressed.

도 9는, 본 실시예의 유기 EL 표시 장치에 의한 의사 윤곽의 개선을 설명하는 도면이다. 도 9의 (a)에서, 1 필드를 4개의 서브 필드 SF1∼SF4로 분할하고, 4 비트의 영상 데이터 DATA에 의해 16 계조의 계조 표시를 행하는 경우의 발광 기간과 비발광 기간을 나타내고 있다. 백의 기간이 발광 기간을 나타내며, 흑의 기간이 비발광 기간을 나타내고 있다. 이 도면으로부터 알 수 있는 바와 같이, 발광 기간과 비발광 기간은 각 서브 필드에 분산되어, 의사 윤곽의 문제가 경감되는 것을 알 수 있다. 9 is a diagram for explaining improvement of a pseudo contour by the organic EL display device of the present embodiment. In Fig. 9A, one light field is divided into four subfields SF1 to SF4, and a light emission period and a non-light emission period are shown when 16 gray levels are displayed by 4-bit video data DATA. The white period represents the light emission period, and the black period represents the non-light emission period. As can be seen from this figure, it is understood that the light emission period and the non-light emission period are dispersed in each subfield, so that the problem of pseudo contour is reduced.

그러나, 그래도 화소가 7 계조로부터 8 계조로 천이하는 경우에는, 비발광 기간이 비교적 길게 지속되게 된다. 의사 윤곽의 문제를 더욱 개선하기 위해서는, 필드의 전환 시에 비발광 기간이나 발광 기간이 길게 지속하는 것을 가능한 한 억제할 필요가 있다. However, in the case where the pixel transitions from 7 to 8 tones, the non-luminescing period lasts relatively long. In order to further improve the problem of pseudo contours, it is necessary to suppress as long as possible the non-luminescing period or the luminescent period lasting at the time of field switching.

따라서, 2가지 방법이 유효하다. 첫째, 필드마다, 각 서브 필드에 대한 영상 데이터 DATA의 비트의 할당을 절환하는 것이다. 예를 들면, 어떤 필드에서는 복수의 서브 필드의 발생 순서가 영상 데이터의 최하위 비트로부터 최상위 비트의 순서로 단순히 동일하지만, 다음 필드에서는, 최하위 비트와 최상위 비트를 교체한다. 그 절환은, 데이터 드라이버(4) 내의 디코더 회로(도시 생략)에 의해 행해진다. Thus, two methods are valid. First, for each field, the allocation of bits of video data DATA for each subfield is switched. For example, in some fields, the generation order of the plurality of subfields is simply the same in the order of the least significant bit to the most significant bit of the video data. In the next field, the least significant bit and most significant bit are replaced. The switching is performed by a decoder circuit (not shown) in the data driver 4.

둘째, 상술한 피크 전류의 저감하기 위한 서브 필드의 가중을 이용한다. 즉, 펄스 신호의 듀티비가, 제1 서브 필드로부터 도중의 서브 필드까지는 2의 등비 수열을 이루어 증가되며, 그 후의 서브 필드로부터 최후의 제n 서브 필드까지는 일정하게 설정하는 것이다. Secondly, the weighting of the subfield for reducing the above peak current is used. In other words, the duty ratio of the pulse signal is increased by forming a two equal ratio sequence from the first subfield to the middle subfield, and is set constant from the subsequent subfield to the last nth subfield.

도 9의 (b)에서는 상기 첫번째 및 두번째 방법을 모두 이용한 유기 EL 표시 장치의 예를 나타내고 있다. 이 유기 EL 표시 장치에서는, 도 9의 (a)와 마찬가지로 16 계조의 표시를 행하지만, 제5 서브 필드 SF5가 추가되고, 각 서브 필드 SF1∼SF5의 가중은, 1 : 2 : 4 : 4 : 4로 설정되어 있다. 또한, 최상위 비트(제1 비트)와 최하위 비트(제4 비트)를 필드마다 절환한다. 이에 따라, 화소가 7 계조로부터 8 계조로 천이되는 경우에는, 비발광 기간의 지속이 짧아져서, 의사 윤곽의 문제가 더욱 개선된다. 9B shows an example of the organic EL display device using both the first and second methods. In this organic EL display device, display of 16 gray levels is performed in the same manner as in Fig. 9A, but the fifth subfield SF5 is added, and the weighting of each subfield SF1 to SF5 is 1: 2: 4: 4: It is set to 4. In addition, the most significant bit (first bit) and the least significant bit (fourth bit) are switched for each field. As a result, when the pixel transitions from 7 to 8 tones, the duration of the non-light emission period is shortened, and the problem of pseudo contour is further improved.

도 10은, 본 발명의 실시예에 따른 유기 EL 표시 장치의 데이터 전송을 설명하는 회로 블록도이다. RGB의 영상 데이터는, 입력 버퍼(62), 제1 및 제2 필드 메모리(62, 63), 출력 버퍼(64)를 통해, 데이터 드라이버(4)(수평 스캐너)에 공급된 다. 이 예에서는, RGB의 각 i 비트의 데이터, 데이터 버스 폭 n배, 표시 패널(5)에의 데이터 송신 시의 채널 수를 m으로 한 경우의 데이터의 흐름을 나타내고 있다. 10 is a circuit block diagram for explaining data transmission of the organic EL display device according to the embodiment of the present invention. RGB image data is supplied to the data driver 4 (horizontal scanner) through the input buffer 62, the first and second field memories 62 and 63, and the output buffer 64. This example shows the flow of data when the data of each i bit of RGB, n times the data bus width, and the number of channels at the time of data transmission to the display panel 5 are m.

여기서, 제1 및 제2 필드 메모리(62, 63)는, 1 필드분의 전체 화소의 영상 데이터를 기억 보유 가능하다. 메모리 컨트롤러(65)는, 상기 제1 및 제2 필드 메모리(62, 63) 중, 한쪽 필드 메모리를 다음 필드의 영상 데이터의 버퍼용 메모리로서 이용하고, 다른쪽 필드 메모리를 표시용 필드로서 이용하도록 상기 제1 및 제2 필드 메모리(62, 63)의 용도를 절환 제어한다. 이에 따라, 영상 신호 소스로부터 표시 패널(5)에 데이터 전송을 행하는 데 있어서, 데이터 버스 폭의 확대에 따른 데이터 전송 레이트의 저속화가 용이하다. Here, the first and second field memories 62 and 63 can store and hold video data of all pixels for one field. The memory controller 65 uses one field memory among the first and second field memories 62, 63 as a buffer memory for video data of the next field, and uses the other field memory as a display field. The use of the first and second field memories 62 and 63 is switched control. As a result, in performing data transfer from the video signal source to the display panel 5, it is easy to lower the data transfer rate due to the expansion of the data bus width.

본 발명에 따르면, 디지털 구동 방식을 채용하고 있기 때문에, 발광 소자의 구동 트랜지스터의 임계값의 변동의 영향을 받는 경우는 매우 드물다. 이것에 의해, 표시 얼룩짐을 방지할 수 있다. According to the present invention, since the digital driving method is adopted, it is rarely influenced by the variation of the threshold value of the driving transistor of the light emitting element. As a result, display unevenness can be prevented.

또한, 본 발명에 따르면, 1 필드를 1/n로 등분할하여 n개의 서브 필드를 생성하고, 각 서브 필드 기간 내에서, 화소의 어드레싱과 발광 소자의 발광 동작을 병행하여 실행하고 있기 때문에, 종래의 서브 필드 구동 방식에 비해 어드레싱 기간을 길게 확보할 수 있다. 이에 따라, 주사 드라이버나 데이터 드라이버의 동작 속도를 저감할 수 있어서, 이들 회로의 전력 소비를 저감할 수 있다. Further, according to the present invention, since one field is equally divided into 1 / n to generate n subfields, and within each subfield period, the addressing of the pixel and the light emission operation of the light emitting element are performed in parallel. The addressing period can be secured longer than that of the subfield driving method. As a result, the operation speed of the scan driver and the data driver can be reduced, and the power consumption of these circuits can be reduced.

또한, 본 발명에 따르면, 1 필드를 1/n로 등분할하여 n개의 서브 필드를 생 성하고, 각 서브 필드 기간 내에서, 화소의 어드레싱과 발광 소자의 발광 동작을 병행하여 실행하고 있기 때문에, 종래의 서브 필드 구동 방식에 비해, 1 필드 기간 중에 연속된 긴 발광 기간, 긴 비발광 기간이 발생하는 것이 억제되므로, 표시 화면 상에 부자연스러운 어두운 선이나 밝은 선이 나타나는 현상(의사 윤곽)이 극력 방지된다. Further, according to the present invention, since one field is equally divided into 1 / n, n subfields are generated, and within each subfield period, the addressing of the pixel and the light emission operation of the light emitting element are performed in parallel. Compared with the conventional subfield driving method, the occurrence of continuous long emission periods and long non-emission periods in one field period is suppressed, so that unnatural dark lines or bright lines appear on the display screen (pseudo contour) as much as possible. Is prevented.

또한, 종래의 서브 필드 구동 방식에 비해, 서브 필드의 전환 회로가 간편화된다. 영상 데이터가 2치 데이터이기 때문에, 영상 신호 소스로부터 표시 패널로 데이터 전송을 행하는 데 있어서, 데이터 버스 폭의 확대에 따른 데이터 전송 레이트의 저속화가 용이하다는 효과도 있다. Further, compared with the conventional subfield driving method, the subfield switching circuit is simplified. Since the video data is binary data, the data transfer rate from the video signal source to the display panel also has an effect of slowing down the data transfer rate due to the expansion of the data bus width.

Claims (11)

n 비트(n은 2 이상의 자연수)의 영상 데이터에 따른 다계조 표시를 행하는 표시 장치에 있어서, A display device for performing multi-gradation display according to n bits (n is a natural number of two or more), 매트릭스 형태로 배열된 복수의 화소와, 주사 드라이버와, n 비트의 영상 데이터를 출력하는 데이터 드라이버와, 1 필드 기간을 1/n로 등분할하여 생성되는 제1 서브 필드로부터 제n 서브 필드의 n개의 서브 필드의 기간마다 상이한 듀티비를 갖는 n개의 펄스 신호를 출력하는 펄스 신호 발생 회로와, 상기 n개의 펄스 신호를 상기 n개의 서브 필드 기간마다 선택하여 각 화소에 출력하는 펄스 신호 선택 회로를 구비하고, N in the nth subfield from a plurality of pixels arranged in a matrix, a scan driver, a data driver for outputting n bits of image data, and a first subfield generated by dividing one field period into 1 / n A pulse signal generation circuit for outputting n pulse signals having a different duty ratio for each of the subfield periods, and a pulse signal selection circuit for selecting the n pulse signals for each of the n subfield periods and outputting them to each pixel; and, 각 화소는 전류의 공급을 받아 발광하는 발광 소자와, 상기 주사 드라이버로부터의 주사 전압이 인가되어 도통되는 기입용 트랜지스터와, 상기 기입용 트랜지스터를 통해 공급된 상기 데이터 드라이버로부터의 영상 데이터에 따라, 상기 펄스 신호 선택 회로에 의해 선택된 펄스 신호에 따른 기간만큼, 전류를 상기 발광 소자에 공급하는 구동 수단을 구비하는 것을 특징으로 하는 표시 장치. Each pixel includes a light emitting element that emits light upon receiving a current, a write transistor to which a scan voltage from the scan driver is applied, and conducts conduction, and image data from the data driver supplied through the write transistor. And driving means for supplying current to the light emitting element for a period corresponding to a pulse signal selected by a pulse signal selection circuit. 제1항에 있어서,The method of claim 1, 상기 구동 수단은, 상기 기입용 트랜지스터를 통해 상기 데이터 드라이버로부터의 영상 데이터가 보유되는 데이터 보유 수단과, 상기 데이터 보유 수단에 의해 보유된 영상 데이터에 따라 도통되는 제1 구동용 트랜지스터와, 상기 펄스 신호 선택 회로에 의해 선택된 펄스 신호에 따른 기간만큼 도통되어, 상기 제1 구동용 트랜지스터로부터의 전류를 상기 발광 소자에 공급하는 제2 구동용 트랜지스터를 구비하는 것을 특징으로 하는 표시 장치. The driving means includes data holding means for holding image data from the data driver through the writing transistor, a first driving transistor to be conducted in accordance with image data held by the data holding means, and the pulse signal. And a second driving transistor which is turned on for a period corresponding to the pulse signal selected by the selection circuit, and supplies current from the first driving transistor to the light emitting element. 제1항에 있어서,The method of claim 1, 상기 펄스 신호 선택 회로는, 서브 필드 기간에 따른 수평 주기 클럭인 서브 수평 주기 클럭에 기초하여, 서브 필드 기간의 주기를 갖는 서브 필드 주기 신호를 지연하여, 복수의 펄스 선택 타이밍 신호를 출력하는 복수의 DFF와, 상기 복수의 펄스 선택 타이밍 신호에 따라, 상기 n개의 펄스 신호를 선택 출력하는 복수의 셀렉터 회로를 구비하는 것을 특징으로 하는 표시 장치. The pulse signal selection circuit delays a subfield period signal having a period of a subfield period based on a subhorizontal period clock, which is a horizontal period clock corresponding to a subfield period, and outputs a plurality of pulse selection timing signals. And a plurality of selector circuits for selectively outputting the n pulse signals in accordance with the DFF and the plurality of pulse selection timing signals. 제3항에 있어서,The method of claim 3, 상기 펄스 발생 회로는 서브 필드마다 듀티비가 상이한 2개의 펄스 신호를 동시에 출력하는 것을 특징으로 하는 표시 장치. And the pulse generating circuit simultaneously outputs two pulse signals having different duty ratios for each subfield. 제4항에 있어서,The method of claim 4, wherein 상기 펄스 신호 선택 회로는 서브 필드마다 상기 2개의 펄스 신호 중, 어느 하나의 펄스 신호를 선택하는 것을 특징으로 하는 표시 장치. And the pulse signal selection circuit selects any one of the two pulse signals for each subfield. 제1항에 있어서,The method of claim 1, 상기 n개의 펄스 신호의 듀티비가, 제1 서브 필드로부터 제n 서브 필드를 향해 2의 등비 수열을 이루어 증대되는 것을 특징으로 하는 표시 장치. And the duty ratio of the n pulse signals is increased by performing a two equal ratio sequence from the first subfield to the nth subfield. 제1항에 있어서,The method of claim 1, 상기 n개의 펄스 신호의 듀티비가, 제1 서브 필드로부터 도중의 서브 필드까지는 2의 등비 수열을 이루어 증대되며, 그 후의 서브 필드로부터 최후의 제n 서브 필드까지는 일정한 것을 특징으로 하는 표시 장치. And the duty ratio of the n pulse signals is increased by forming a two equal ratio sequence from the first subfield to the intermediate subfield, and is constant from the subsequent subfield to the last nth subfield. 제7항에 있어서,The method of claim 7, wherein 제n 서브 필드 후에 제(n+m) 서브 필드(m은 자연수)가 추가되어 있는 것을 특징으로 하는 표시 장치. A (n + m) th subfield (m is a natural number) is added after the nth subfield. 제1항에 있어서,The method of claim 1, 상기 데이터 드라이버는, n 비트의 영상 데이터의 각 비트 데이터를, 최하위 비트로부터 최상위 비트의 순으로 제1 서브 필드로부터 제n 서브 필드까지의 서브 필드에 할당하여 출력하는 것을 특징으로 하는 표시 장치. And the data driver allocates and outputs each bit data of n bits of video data to subfields from the first subfield to the nth subfield in order of least significant bit to most significant bit. 제1항, 제7항, 제8항, 제9항 중 어느 한 항에 있어서,The method according to any one of claims 1, 7, 8, and 9, 상기 데이터 드라이버는, n 비트의 영상 데이터의 각 비트 데이터의 제1 서브 필드로부터 제n 서브 필드의 할당을 1 필드 기간마다, 절환하는 것을 특징으로 하는 표시 장치. And the data driver switches the allocation of the n-th subfield from the first subfield of each bit data of the n-bit video data for every one field period. 제1항에 있어서,The method of claim 1, 1 필드분의 전체 화소의 영상 데이터를 기억 보유 가능한 제1 및 제2 필드 메모리와, 상기 제1 및 제2 필드 메모리 중, 한쪽 필드 메모리를 다음 필드의 영상 데이터의 버퍼용 메모리로서 이용하고, 다른쪽 필드 메모리를 표시용 필드로서 이용하도록 상기 제1 및 제2 필드 메모리의 용도를 절환 제어하는 제어 회로를 구비하는 것을 특징으로 하는 표시 장치. The first and second field memories capable of storing and retaining video data of all the pixels for one field and one of the first and second field memories are used as a buffer memory for the video data of the next field. And a control circuit for switching and controlling the use of the first and second field memories to use the field memory as a display field.
KR1020050050228A 2005-06-13 2005-06-13 Display device KR100611700B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050050228A KR100611700B1 (en) 2005-06-13 2005-06-13 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050050228A KR100611700B1 (en) 2005-06-13 2005-06-13 Display device

Publications (1)

Publication Number Publication Date
KR100611700B1 true KR100611700B1 (en) 2006-08-11

Family

ID=37594245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050050228A KR100611700B1 (en) 2005-06-13 2005-06-13 Display device

Country Status (1)

Country Link
KR (1) KR100611700B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021092810A (en) * 2021-02-26 2021-06-17 株式会社ジャパンディスプレイ Display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021092810A (en) * 2021-02-26 2021-06-17 株式会社ジャパンディスプレイ Display
JP7133051B2 (en) 2021-02-26 2022-09-07 株式会社ジャパンディスプレイ Display device

Similar Documents

Publication Publication Date Title
KR100844769B1 (en) Driving Method of Organic Light Emitting Display Device
US7479972B2 (en) Display device
KR100858614B1 (en) Organic light emitting display and driving method the same
EP1647966A1 (en) Drive device for light-emitting display panel and electronic machine on which the device is mounted
KR101534627B1 (en) Organic Electroluminescent Display Device And Method Of Driving The Same
KR100636065B1 (en) Display device
JP4968857B2 (en) Pixel driving apparatus and pixel driving method
JP4753353B2 (en) Self-luminous display panel driving device, driving method, and electronic apparatus including the driving device
JP5755045B2 (en) Display device
WO2007074615A1 (en) Display device for video signal and display control method for video signal
KR20060046711A (en) Drive device and drive method of self light emitting display panel and electronic equipment equipped with the drive device
US11094251B2 (en) Coding for avoiding motion artifacts
US20170076666A1 (en) Display driving device, display apparatus and display driving method
CN111883053A (en) Display device and method of driving the same
TWI404015B (en) Drive device and drive method of self light emitting display panel and electronic equipment equipped with the drive device
JP5657198B2 (en) Display device
CN112242117A (en) Display device and method of driving display panel using the same
CN114067746A (en) Display device
KR100611700B1 (en) Display device
JP2007264463A (en) Display device
JP2005062283A (en) Method and device for driving spontaneous light emission display panel
JP2005234486A (en) Device and method for driving light self-emissive display panel
CN116564207A (en) Display panel driving method and display device
KR100596238B1 (en) Driving Method of Plasma Display Panel and Driving Apparatus Thereof
JP2003131616A (en) Display device and display controller

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 13