KR100611469B1 - 반도체 소자의 소자 분리막 형성 방법 - Google Patents
반도체 소자의 소자 분리막 형성 방법 Download PDFInfo
- Publication number
- KR100611469B1 KR100611469B1 KR1020040114181A KR20040114181A KR100611469B1 KR 100611469 B1 KR100611469 B1 KR 100611469B1 KR 1020040114181 A KR1020040114181 A KR 1020040114181A KR 20040114181 A KR20040114181 A KR 20040114181A KR 100611469 B1 KR100611469 B1 KR 100611469B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxide film
- forming
- deposition chamber
- insulating material
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 238000002955 isolation Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 230000003647 oxidation Effects 0.000 claims abstract description 25
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000001590 oxidative effect Effects 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims description 36
- 230000008021 deposition Effects 0.000 claims description 32
- 239000011810 insulating material Substances 0.000 claims description 27
- 150000004767 nitrides Chemical class 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 239000002002 slurry Substances 0.000 claims description 7
- 238000007517 polishing process Methods 0.000 claims description 6
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 239000012774 insulation material Substances 0.000 abstract description 4
- 238000005406 washing Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 소자 분리막을 형성하기 위하여 절연물질을 증착하는 챔버에서 절연 물질을 증착하기 위하여 온도를 상승시키는 프리 히팅(Pre heating) 구간에서 산화 공정을 실시하여 트렌치의 내벽을 산화시킴으로써, 반도체 기판에 형성된 터널 산화막의 가장자리에 스마일링 현상이 발생되는 것을 방지하면서 트렌치의 상부 모서리를 둥글게 형성할 수 이어 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
소자분리막, 스마일링, 트렌치, 라운딩, 측벽 산화
Description
도 1a 내지 도 1d는 종래 기술에 따른 난드 플래시 메모리 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101, 201 : 반도체 기판 102, 202 : 터널 산화막
103, 203 : 폴리실리콘층 104, 204 : 버퍼 산화막
105, 205 : 패드 질화막 106, 206 : 트렌치
106a, 206a : 트렌치 상부모서리 107, 207 : 산화막
108, 208 : 소자 분리막
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 STI(Shallow Trench Isolation) 구조를 갖는 반도체 소자의 소자 분리막 형성 방법애 관한 것이다.
STI 구조의 소자 분리막은 소자 분리 영역의 반도체 기판을 소정 깊이만큼 식각하여 트렌치를 형성한 후, 트렌치를 절연 물질로 매립하는 방법으로 형성된다. 이러한 방법으로 소자 분리막을 형성할 경우 버즈 빅이 발생되는 것을 방지할 수 있지만, 소자 분리막의 측면에 발생하는 스트레스에 의한 험프(HumP) 발생으로 인하여 소자의 전기적 특성에 큰 영향을 준다.
STI 구조의 소자 분리막을 형성하는 방법을 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래 기술에 따른 난드 플래시 메모리 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 1a를 참조하면, 반도체 기판(101)에 웰(도시되지 않음)을 형성하고, 트랜지스터이나 플래시 메모리 셀의 문턱 전압을 조절하기 위한 이온주입 공정을 실시한 후에, 반도체 기판(101)의 전체 상부에 터널 산화막(102)을 형성하고, 플로팅 게이트를 형성하기 위한 폴리실리콘층(103)을 순차적으로 형성한다. 그리고, 폴리실리콘층(103) 상부에 버퍼 산화막(104) 및 패드 질화막(105)을 순차적으로 형성한 다.
도 1b를 참조하면, 소자 분리 영역의 패드 질화막(105), 버퍼 산화막(104), 폴리실리콘층(103) 및 터널 산화막(102)을 순차적으로 식각하여 반도체 기판(101)의 소자 분리 영역을 노출시킨다. 이후, 노출된 소자 분리 영역의 반도체 기판(101)을 소정 깊이까지 식각하여 트렌치(106)를 형성한다. 이때, 트렌치(106)는 측벽이 75도 내지 85도 경사각을 갖도록 형성한다.
도 1c를 참조하면, 트렌치(106)를 형성한 후에는 세정 공정을 실시하고 산소(O2) 분위기에서 PET(Post Etch Treatment) 공정을 실시하여 트렌치(106)의 측벽 및 저면에 발생된 식각 손상을 보상한다.
이어서, 식각 손상을 보상할 뿐만 아니라 트렌치(106)에 형성될 절연물질과의 계면 특성 및 접착 특성을 향상시키기 위하여, 퍼니스에서 산소 분위기의 건식 산화 방식으로 측벽 산화(Wall oxidation) 공정을 실시하여 트렌치(106)를 포함한 전체 구조 상에 산화막(107)을 형성한다.
도 1d를 참조하면, 터널 산화막(102), 폴리실리콘층(103) 및 패드 질화막(105) 사이의 공간과 트렌치(도 1c의 106)가 완전히 매립되도록 전체 상부에 절연 물질층(도시되지 않음)을 형성한다. 이때, 절연 물질층은 고밀도 플라즈마(High Density Plasma; HDP) 산화물로 형성하는 것이 바람직하다. 절연 물질층을 형성한 후에는 화학적 기계적 연마를 실시하여 패드 질화막(105) 상부의 절연 물질층을 제거한다. 산화막(107)과 절연 물질층으로 이루어진 소자 분리막(108)이 형성된다.
상기의 공정에서, 건식 산화 공정에 의해 트렌치의 상부 모서리(106a)가 둥글게 형성되어 전계가 집중되는 것도 방지할 수 있다. 하지만, 터널 산화막(102)의 가장자리가 두꺼워지는 스마일링 현상이 발생하게 된다. 이로 인해, 트렌치의 상부 모서리(106a)를 둥글게 형성하는 어려움이 있다.
이에 대하여, 본 발명이 제시하는 반도체 소자의 소자 분리막 형성 방법은 소자 분리막을 형성하기 위하여 절연물질을 증착하는 챔버에서 절연 물질을 증착하기 위하여 온도를 상승시키는 프리 히팅(Pre heating) 구간에서 산화 공정을 실시하여 트렌치의 내벽을 산화시킴으로써, 반도체 기판에 형성된 터널 산화막의 가장자리에 스마일링 현상이 발생되는 것을 방지하면서 트렌치의 상부 모서리를 둥글게 형성할 수 이어 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법은 소자 분리 영역에 트렌치가 형성된 반도체 기판이 제공되는 단계와, 증착 챔버 내에서 증착 챔버의 내부 온도가 증착 온도까지 상승하는 동안 산화 공정으로 트렌치의 측벽 및 저면을 산화시켜 산화막을 형성하는 단계와, 증착 챔버의 내부 온도가 증착 온도까지 상승하면 증착 챔버 내에서 절연물질을 증착하여 트렌치를 매립하는 단계, 및 화학적 기계적 연마 공정으로 절연물질을 트렌치에만 잔류시켜 소자 분리막을 형성하는 단계를 포함한다.
본 발명의 다른 실시예에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상에 터널 산화막, 폴리실리콘층, 버퍼 산화막 및 패드 질화막을 순차적으로 형성하는 단계와, 패드 질화막, 버퍼 산화막, 폴리실리콘층 및 터널 산화막을 식각하여 반도체 기판의 소자 분리 영역을 노출시키는 단계와, 반도체 기판의 소자 분리 영역에 트렌치를 형성하는 단계와, 증착 챔버 내에서 증착 챔버의 내부 온도가 증착 온도까지 상승하는 동안 산화 공정으로 트렌치의 측벽 및 저면을 산화시켜 산화막을 형성하는 단계와, 증착 챔버의 내부 온도가 증착 온도까지 상승하면 증착 챔버 내에서 절연물질을 증착하여 트렌치를 매립하는 단계, 및 화학적 기계적 연마 공정으로 절연물질을 트렌치에만 잔류시켜 소자 분리막을 형성하는 단계를 포함한다.
상기에서, 트렌치를 형성한 후, 트렌치의 내벽에 발생된 식각 손상을 완화시키기 위하여, 산소 분위기에서 후식각 처리 공정을 실시하는 단계를 더 포함할 수 있다.
또한, 산화막을 형성하기 전에, HF 용액을 이용한 1차 세정 및 NH4OH를 이용한 2차 세정을 실시하는 단계를 더 포함할 수 있다.
산화 공정은 증착 챔버의 내부 온도를 300℃ 내지 500℃까지 상승시키는 동안 실시되며, 5초 내지 150초 동안 실시된다. 그리고, 산화 공정 시 증착 챔버의 내부 온도가 상승되는 동안 산소와 헬륨이 공급되며, 산화 공정 시 2000W 내지 4000W의 저주파 파워가 인가된다.
산화막은 10Å 내지 80Å의 두께로 형성된다.
화학적 기계적 연마 공정은 모든 물질에 대해 동일한 연마율을 갖는 저선택비 슬러리를 사용하여 1차 연마를 실시한 후, 절연물질에 대해 높은 선택비를 갖는 고선택비 슬러리를 사용하여 2차 연마를 실시하는 방법으로 진행할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 2a를 참조하면, 반도체 기판(201)에 웰(도시되지 않음)을 형성하고, 트랜지스터이나 플래시 메모리 셀의 문턱 전압을 조절하기 위한 이온주입 공정을 실시 한 후에, 반도체 기판(201)의 전체 상부에 터널 산화막(202)과 플로팅 게이트를 형성하기 위한 폴리실리콘층(203)을 순차적으로 형성한다. 그리고, 그 상부에 폴리실리콘층(203) 상부에 버퍼 산화막(204) 및 패드 질화막(205)을 순차적으로 형성한 다. 패드 질화막(205)은 500Å 내지 600Å의 두께로 형성할 수 있다.
한편, 패드 질화막(205) 상부에는 하드 마스크(도시되지 않음)가 형성될 수 있으며, 하드 마스크는 1000Å 내지 2000Å의 두께로 형성될 수 있다.
도 2b를 참조하면, 소자 분리 영역의 패드 질화막(205), 버퍼 산화막(204), 폴리실리콘층(203) 및 터널 산화막(202)을 순차적으로 식각하여 반도체 기판(201)의 소자 분리 영역을 노출시킨다. 이후, 노출된 소자 분리 영역의 반도체 기판(201)을 소정 깊이까지 식각하여 트렌치(206)를 형성한다. 이때, 트렌치(206)는 2000Å 내지 15000Å의 깊이로 형성되며, 측벽이 75도 내지 85도 경사각을 갖도록 형성한다.
도 2c를 참조하면, 트렌치(206)를 형성한 후에는 세정 공정을 실시하고 산소(O2) 분위기에서 PET(Post Etch Treatment) 공정을 실시하여 트렌치(206)의 측벽 및 저면에 발생된 식각 손상을 보상한다.
이후, 세정 공정을 실시하되, 세정 공정은 HF 용액을 이용하여 1차 세정을 실시한 후 NH4OH를 이용하여 2차 세정을 실시하는 방식으로 진행한다. 이때, HF 용액은 순수(DI water)에 40:1 내지 60:1로 희석시켜 사용하는 것이 바람직하다. 그리고, 전체 세정 공정은 1초 내지 1분동안 실시한다.
이어서, 식각 손상을 보상할 뿐만 아니라 트렌치(206)에 형성될 절연물질과의 계면 특성 및 접착 특성을 향상시키기 위하여, 산화 공정으로 트렌치(206)를 포함한 전체 구조 상에 산화막(207)을 형성한다. 이때, 종래에는 산화 공정을 퍼니스에서 실시하였지만, 본 발명에서는 산화 공정을 증착 챔버에서 실시한다. 구체적으로 설명하면 다음과 같다.
후속 공정에서 소자 분리막을 형성하기 위하여 절연물질을 증착하는 증착 챔버 내에서 트렌치(206)의 측벽 및 저면을 산화시키기 위한 산화 공정을 실시하되, 증착 온도까지 챔버 내부의 온도를 상승시키는 프리 히팅(pre heating) 구간에 산화 공정을 실시한다. 일반적으로, 온도 상승 구간에서는 질소 가스가 주입되지만, 산화 공정을 실시하기 위하여 질소 가스 대신 산소 가스와 헬륨 가스를 공급하며, 공급량은 100sccm 내지 500sccm으로 설정한다. 한편, 프리 히팅 구간에서는 2000W 내지 4000W의 저주파 파워(low frequency power)를 인가하며, 산소 플라즈마를 발생시켜 5초 내지 150초 동안 300℃ 내지 500℃까지 챔버 내부의 온도를 상승시키면서 산화 공정을 실시한다.
상기의 방법을 통해 산화막(207)을 10Å 내지 80Å의 두께로 형성한다.
증착 챔버 내에서 프리 히팅 구간 동안 산화 공정을 실시하면, 패드 질화막(203)의 측벽 하부는 거의 산화되지 않고 트렌치 상부 모서리(206a)가 산화된다. 이를 통해, 터널 산화막(202)의 가장자리가 두꺼워지는 스마일링 현상이 발생되는 것을 방지하면서 트렌치의 상부 모서리(206a)를 둥글게 형성할 수 있다.
도 2d를 참조하면, 터널 산화막(202), 폴리실리콘층(203) 및 패드 질화막 (205) 사이의 공간과 트렌치(도 2c의 206)가 완전히 매립되도록 전체 상부에 절연 물질층(도시되지 않음)을 형성한다. 절연 물질층은 산화막(207)이 형성된 후 공급 가스만을 교체하여 시간의 지연없이 연속적으로 형성할 수 있다. 한편, 절연 물질층은 고밀도 플라즈마(High Density Plasma; HDP) 산화물로 형성하는 것이 바람직하며 4000Å 내지 6000Å의 두께로 형성할 수 있다.
절연 물질층을 형성한 후에는 화학적 기계적 연마를 실시하여 패드 질화막(205) 상부의 절연 물질층을 제거한다. 산화막(207)과 절연 물질층으로 이루어진 소자 분리막(208)이 형성된다. 이때, 화학적 기계적 연마 공정은 모든 물질에 대한 연마율이 동일한 저선택비 슬러리(Low Selectivity Slurry; LSS)를 사용하여 1차 연마를 실시한 후, 절연층에 대해 높은 선택비를 갖는 고선택비 슬러리(High Selectivity Slurry; HSS)를 사용하여 2차 연마를 실시하는 방법으로 진행할 수 있다.
이후, 도면에는 도시되어 있지 않지만, 패드 질화막(203) 및 패드 산화막(202)을 제거한다. 이때, BOE(Buffered Oxide Etchant) 용액을 사용하는 식각 공정을 200초 내지 400초 동안 실시하거나 H3PO4 용액을 사용하는 식각 공정을 10분 내지 30분 동안 실시하여 패드 질화막(203)을 제거할 수 있다. 또한, BOE(Buffered Oxide Etchant) 용액을 사용하는 식각 공정을 200초 내지 400초 동안 실시한 후, H3PO4 용액을 사용하는 식각 공정을 10분 내지 30분 동안 실시하여 패드 질화막(203)을 제거할 수도 있다.
상술한 바와 같이, 본 발명은 소자 분리막을 형성하기 위하여 절연물질을 증착하는 챔버에서 절연 물질을 증착하기 위하여 온도를 상승시키는 프리 히팅(Pre heating) 구간에서 산화 공정을 실시하여 트렌치의 내벽을 산화시킴으로써, 반도체 기판에 형성된 터널 산화막의 가장자리에 스마일링 현상이 발생되는 것을 방지하면서 트렌치의 상부 모서리를 둥글게 형성할 수 이어 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
또한, 산화 공정과 소자 분리막 형성 공정을 동일한 챔버 내에서 시간의 지연없이 연속적으로 실시할 수 있으므로, 공정 시간을 단축시키고, 산화막과 소자 분리막의 계면 특성을 보다 더 향상시킬 수 있다.
Claims (10)
- 소자 분리 영역에 트렌치가 형성된 반도체 기판이 제공되는 단계;증착 챔버 내에서 상기 증착 챔버의 내부 온도가 증착 온도까지 상승하는 동안 산화 공정으로 상기 트렌치의 측벽 및 저면을 산화시켜 산화막을 형성하는 단계;상기 증착 챔버의 내부 온도가 증착 온도까지 상승하면 상기 증착 챔버 내에서 절연물질을 증착하여 상기 트렌치를 매립하는 단계; 및화학적 기계적 연마 공정으로 상기 절연물질을 상기 트렌치에만 잔류시켜 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 소자 분리막 형성 방법.
- 반도체 기판 상에 터널 산화막, 폴리실리콘층, 버퍼 산화막 및 패드 질화막을 순차적으로 형성하는 단계;상기 패드 질화막, 상기 버퍼 산화막, 상기 폴리실리콘층 및 상기 터널 산화막을 식각하여 상기 반도체 기판의 소자 분리 영역을 노출시키는 단계;상기 반도체 기판의 상기 소자 분리 영역에 트렌치를 형성하는 단계;증착 챔버 내에서 상기 증착 챔버의 내부 온도가 증착 온도까지 상승하는 동안 산화 공정으로 상기 트렌치의 측벽 및 저면을 산화시켜 산화막을 형성하는 단계;상기 증착 챔버의 내부 온도가 증착 온도까지 상승하면 상기 증착 챔버 내에서 절연물질을 증착하여 상기 트렌치를 매립하는 단계; 및화학적 기계적 연마 공정으로 상기 절연물질을 상기 트렌치에만 잔류시켜 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 트렌치를 형성한 후,상기 트렌치의 내벽에 발생된 식각 손상을 완화시키기 위하여, 산소 분위기에서 후식각 처리 공정을 실시하는 단계를 더 포함하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 산화막을 형성하기 전에,HF 용액을 이용한 1차 세정 및 NH4OH를 이용한 2차 세정을 실시하는 단계를 더 포함하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 산화 공정은 상기 증착 챔버의 내부 온도를 300℃ 내지 500℃까지 상승 시키는 동안 실시되는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 산화 공정은 5초 내지 150초 동안 실시되는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 산화 공정 시 상기 증착 챔버의 내부 온도가 상승되는 동안 산소와 헬륨이 공급되는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 산화 공정 시 2000W 내지 4000W의 저주파 파워가 인가되는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 산화막은 10Å 내지 80Å의 두께로 형성되는 반도체 소자의 소자 분리 막 형성 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 화학적 기계적 연마 공정은 모든 물질에 대해 동일한 연마율을 갖는 저선택비 슬러리를 사용하여 1차 연마를 실시한 후, 상기 절연물질에 대해 높은 선택비를 갖는 고선택비 슬러리를 사용하여 2차 연마를 실시하는 방법으로 진행되는 반도체 소자의 소자 분리막 형성 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114181A KR100611469B1 (ko) | 2004-12-28 | 2004-12-28 | 반도체 소자의 소자 분리막 형성 방법 |
| TW094115070A TWI255524B (en) | 2004-12-28 | 2005-05-10 | Method of forming isolation film in semiconductor device |
| JP2005152128A JP2006190936A (ja) | 2004-12-28 | 2005-05-25 | 半導体素子の素子分離膜の形成方法 |
| US11/139,306 US20060141717A1 (en) | 2004-12-28 | 2005-05-27 | Method of forming isolation film in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114181A KR100611469B1 (ko) | 2004-12-28 | 2004-12-28 | 반도체 소자의 소자 분리막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060075400A KR20060075400A (ko) | 2006-07-04 |
| KR100611469B1 true KR100611469B1 (ko) | 2006-08-09 |
Family
ID=36612247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040114181A KR100611469B1 (ko) | 2004-12-28 | 2004-12-28 | 반도체 소자의 소자 분리막 형성 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060141717A1 (ko) |
| JP (1) | JP2006190936A (ko) |
| KR (1) | KR100611469B1 (ko) |
| TW (1) | TWI255524B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070170542A1 (en) * | 2006-01-26 | 2007-07-26 | Micron Technology, Inc. | Method of filling a high aspect ratio trench isolation region and resulting structure |
| KR100822606B1 (ko) * | 2006-12-28 | 2008-04-16 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 소자 분리막 형성 방법 |
| KR100909798B1 (ko) * | 2007-11-01 | 2009-07-29 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조방법 |
| KR101034094B1 (ko) * | 2008-11-18 | 2011-05-13 | 주식회사 동부하이텍 | 디봇 방지를 위한 반도체 소자 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428804B1 (ko) * | 2001-02-23 | 2004-04-29 | 삼성전자주식회사 | 반도체 제조 공정의 막질 형성 방법, 이를 이용한 트렌치 격리 형성 방법 및 그에 따른 소자 분리 트렌치 격리 구조 |
| TW200625437A (en) * | 2004-12-30 | 2006-07-16 | Macronix Int Co Ltd | Shallow trench isolation process of forming smooth edge angle by cleaning procedure |
-
2004
- 2004-12-28 KR KR1020040114181A patent/KR100611469B1/ko not_active IP Right Cessation
-
2005
- 2005-05-10 TW TW094115070A patent/TWI255524B/zh not_active IP Right Cessation
- 2005-05-25 JP JP2005152128A patent/JP2006190936A/ja active Pending
- 2005-05-27 US US11/139,306 patent/US20060141717A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20060141717A1 (en) | 2006-06-29 |
| TWI255524B (en) | 2006-05-21 |
| KR20060075400A (ko) | 2006-07-04 |
| JP2006190936A (ja) | 2006-07-20 |
| TW200625519A (en) | 2006-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090253243A1 (en) | Methods of Manufacturing Non-Volatile Memory Devices | |
| JP4209181B2 (ja) | フラッシュメモリセルの自己整列フローティングゲート形成方法 | |
| KR100363558B1 (ko) | 반도체 장치의 트렌치 격리 형성 방법 | |
| KR20080095621A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| TWI313908B (en) | Method for forming isolation film in semiconductor memory device | |
| TWI255524B (en) | Method of forming isolation film in semiconductor device | |
| JP2007019191A (ja) | 半導体装置とその製造方法 | |
| US20080227268A1 (en) | Method of forming an isolation layer in a semiconductor memory device | |
| KR101033359B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100703836B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100598334B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100861606B1 (ko) | 반도체 메모리 소자의 소자 분리막 형성 방법 | |
| KR20070113861A (ko) | 플래쉬 메모리 소자의 소자분리막 제조 방법 | |
| KR100474863B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100854896B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR101055758B1 (ko) | 플래쉬 메모리소자의 소자 분리막 형성방법 | |
| KR100564204B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100822608B1 (ko) | 반도체 메모리 소자의 소자 분리막 형성 방법 | |
| KR100779370B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100864845B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR100822606B1 (ko) | 반도체 메모리 소자의 소자 분리막 형성 방법 | |
| KR100870303B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100278681B1 (ko) | 트렌치 격리의 제조 방법 | |
| KR20060117431A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20060000481A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |