KR100596279B1 - 반도체 소자의 엠아이엠 형성 방법 - Google Patents
반도체 소자의 엠아이엠 형성 방법 Download PDFInfo
- Publication number
- KR100596279B1 KR100596279B1 KR1020040114631A KR20040114631A KR100596279B1 KR 100596279 B1 KR100596279 B1 KR 100596279B1 KR 1020040114631 A KR1020040114631 A KR 1020040114631A KR 20040114631 A KR20040114631 A KR 20040114631A KR 100596279 B1 KR100596279 B1 KR 100596279B1
- Authority
- KR
- South Korea
- Prior art keywords
- mim
- photoresist
- pattern
- forming
- depositing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 MIM 형성 방법에 관한 것으로, 보다 자세하게는 소정의 패턴이 형성된 반도체 기판상에 IMD막을 증착하고, 제1 CMP 공정으로 평탄화하는 단계; 상기 평탄화된 IMD막에 제1 포토레지스트를 도포하고 MIM 패턴을 형성하는 단계; 상기 제1 포토레지스트를 제거하는 단계; 상기 MIM 패턴에 질화막을 증착하는 단계; 상기 질화막을 블랭킷 식각하는 단계; 상기 블랭킷 식각된 기판 상에 제2 포토레지스트를 도포하고 비아 패턴을 형성하는 단계; 상기 제2 포토레지스트를 제거하는 단계; 상기 MIM 패턴에 배리어 금속막을 증착하고, 상기 비아 패턴에는 텅스텐을 증착하는 단계; 및 상기 텅스텐을 제2 CMP 공정으로 연마하는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자의 MIM 형성 방법은 MIM 영역 내부에 채워지는 포토레지스트가 MIM 모서리 부분에 얇게 코팅되는 현상을 억제하여, 비아 식각시 MIM 영역의 모서리 부분에서 발생하는 스파이킹(Spiking) 현상을 억제한다. 또한, 포토레지스트가 MIM 영역 내부의 모서리에 남게되는 현상을 억제하여 추후 텅스텐 CMP 공정 진행후 텅스텐이 떨어져 나가는 현상을 억제하고, 수율을 향상시키는 효과가 있다.
MIM, 측벽 프로파일, 블랭킷 식각, 스파이킹 현상, 측벽 프로파일
Description
도 1a 및 도 1b는 종래기술에 의한 반도체 소자의 MIM 형성 방법을 나타낸 단면도.
도 1c는 종래기술에 의한 반도체 소자의 MIM 형성시 발생하는 MIM 영역 측면이 식각되어 배리어 금속막이 증착된 모습을 나타낸 사진.
도 2a 및 도 2b는 본 발명에 의한 반도체 소자의 MIM 형성 방법을 나타낸 단면도.
본 발명은 반도체 소자의 MIM(Metal Insulator Metal, 이하 MIM) 형성 방법에 관한 것으로, 보다 자세하게는 MIM영역에 질화막 두께를 보통 700Å에서 약 2000Å로 증착한 후에 패턴 형성 없이 블랭킷(Blanket)으로 질소막을 식각하여 MIM 영역 내부의 프로파일이 측벽(Side Wall) 형식으로 되어 포토레지스트 도포시 MIM 영역의 모서리 부분도 충분히 덮히게 되어 비아 식각시 스파이크 현상의 발생을 억제하는 반도체 소자의 MIM 형성 방법에 관한 것이다.
도 1a 및 도 1c는 종래기술에 의한 반도체 소자의 MIM 형성 방법을 나타낸 단면도이다.
먼저 도 1a는 MIM 패턴을 형성하는 단계이다. 도 1a에서 보는 바와 같이 소정의 패턴이 형성된 반도체 기판(101)상에 층간 유전체(Inter-Metal Dielectric, 이하 IMD)막을 증착한 후, 기계화학적연마(Chemical Mechanical Polishing, 이하 CMP) 공정으로 평탄화한다. 이어서, 제1 포토레지스트(103)를 도포하고 MIM 패턴(105)을 형성한 다음, 질화막(104)을 증착한다.
다음 도 1b는 비아 패턴 형성, 배리어 금속막 및 텅스텐 증착 및 평탄화 단계이다. 도 1b에서 보는 바와 같이 질화막 상부에 제2 포토레지스트(106)를 도포하고 식각하여, 비아 패턴을 형성한 다음, 상기 제2 포토레지스트를 제거한다. 이어서, 상기 MIM 패턴에 배리어 금속막(109)을 증착하고, 상기 비아 패턴에는 텅스텐(111)을 증착한다.
그러나, 상기와 같은 종래의 반도체 소자의 MIM 형성 방법은 도 1b 및 도 1c에서 보는 바와 같이 비아 패턴(107) 형성시 MIM 영역에도 포토레지스트가 덮이게 되고, 이 포토레지스트의 두께가 MIM의 모서리 부분일수록 얇아져 비아 식각시에 MIM 옆부분(108)이 식각되어 이후 배리어 금속막 증착시 이 곳에도 배리어 금속막(110)이 채워지며, 비아 식각 공정 후 포토레지스 제거시에도 포토레지스가 다른 곳에 비교해서 상대적으로 많은 양의 포토레지스트가 MIM 영역에 코팅되고, MIM의 양 측면에 찌꺼기가 남게 되어 텅스텐 CMP 공정 후에 텅스텐이 떨어져 나가는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, MIM 부분의 프로파일에 변형을 주어 포토레지스트 도포시에 부분적으로 두께가 얇아져 발생하는 스파이크 현상을 근원적으로 해결하여 후속 공정 진행시 텅스텐이 떨어져 나가는 문제를 해결하는 반도체 소자의 MIM 형성 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소정의 패턴히 형성된 반도체 기판상에 IMD막을 증착하고, 제1 CMP 공정으로 평탄화하는 단계; 상기 평탄화 된 IMD막에 제1 포토레지스트를 도포하고 MIM 패턴을 형성하는 단계; 상기 제1 포토레지스트를 제거하는 단계; 상기 MIM 패턴에 질화막을 증착하는 단계; 상기 질화막을 블랭킷 식각하는 단계; 상기 블랭킷 식각된 기판 상에 제2 포토레지스트를 도포하고 비아 패턴을 형성하는 단계; 상기 제2 포토레지스트를 제거하는 단계; 상기 MIM 패턴에 배리어 금속막을 증착하고, 상기 비아 패턴에는 텅스텐을 증착하는 단계; 및 상기 텅스텐을 제2 CMP 공정으로 평탄화하는 단계로 이루어진 반도체 소자의 MIM 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 및 도 2b는 본 발명에 의한 반도체 소자의 MIM 형성 방법에 관한 것이다.
먼저, 도 2a는 MIM 패턴을 형성하고 질화막을 증착하는 단계이다. 도 2a에서 보는 바와 같이 반도체 소자의 MIM 형성방법에 있어서, 소정의 패턴이 형성된 반도체 기판(201)상에 IMD막(202)을 증착하고, CMP 공정으로 평탄화한 다음, 상기 평탄화된 IMD막에 제1 포토레지스트(203)를 도포하고 MIM 패턴(205)을 형성한다. 이어서, 상기 제1 포토레지스트를 제거하고, 상기 MIM 패턴에 질화막(204)을 증착한 다음, 상기 질화막을 블랭킷 식각한다. 이 때, 상기 질화막은 두께는 700Å 내지 2,000Å로 하며, 상기 질화막을 블랭킷 식각할 때 목표 두께는 500Å으로 내부에 측벽 프로파일(Side Wall Profile) 구조(206)를 형성하는 것이 바람직하다.
다음, 도 2b는 비아 패턴 형성, 배리어 금속막 및 텅스텐 증착 및 평탄화 단계이다. 도 2b에서 보는 바와 같이 상기 블랭킷 식각된 기판 상에 제2 포토레지스트(207)를 도포하고 비아 패턴(208)을 형성한 다음, 상기 제2 포토레지스트를 제거한다. 이어서, MIM 영역에 배리어 금속막(210)을 증착하고, 상기 비아 패턴에는 텅스텐(209)을 증착한 다음, 상기 텅스텐을 CMP 공정으로 평탄화한다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 소자의 MIM 형성 방법은 MIM 영역 내부에 채워지는 포토레지스트가 MIM 모서리 부분에 얇게 코팅되는 현상을 억제하여. 비아 식각시 MIM 영역의 모서리 부분에서 발생하는 스파이킹(Spiking) 현상을 억제한다. 또한, 포토레지스트가 MIM 영역 내부의 모서리에 남게되는 현상을 억제하여 추후 텅스텐 CMP 공정 진행후 텅스텐이 떨어져 나가는 현상을 억제하여 수율을 향상시키는 효과가 있다.
Claims (3)
- 반도체 소자의 MIM 형성방법에 있어서,소정의 패턴이 형성된 반도체 기판상에 IMD막을 증착하고, 제1 CMP 공정으로 평탄화하는 단계;상기 평탄화된 IMD막에 제1 포토레지스트를 도포하고 MIM 패턴을 형성하는 단계;상기 제1 포토레지스트를 제거하는 단계;상기 MIM 패턴에 질화막을 증착하는 단계;상기 질화막을 블랭킷 식각하는 단계;상기 블랭킷 식각된 기판 상에 제2 포토레지스트를 도포하고 비아 패턴을 형성하는 단계;상기 제2 포토레지스트를 제거하는 단계;상기 MIM 패턴에 배리어 금속막을 증착하고, 상기 비아 패턴에는 텅스텐을 증착하는 단계; 및상기 텅스텐을 제2 CMP 공정으로 평탄화하는 단계로 이루어짐을 특징으로 하는 반도체 소자의 MIM 형성 방법.
- 제 1 항에 있어서,상기 질화막은 두께는 700Å 내지 2,000Å인 것을 특징으로 하는 반도체 소자의 MIM 형성 방법.
- 제 1 항에 있어서,상기 질화막 블랭킷 식각의 목표 두께는 500Å으로 내부에 측벽 프로파일(Side Wall Profile) 구조를 갖는 것을 특징으로 하는 반도체 소자의 MIM 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114631A KR100596279B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 엠아이엠 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114631A KR100596279B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 엠아이엠 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100596279B1 true KR100596279B1 (ko) | 2006-06-30 |
Family
ID=37183584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040114631A KR100596279B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 엠아이엠 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100596279B1 (ko) |
-
2004
- 2004-12-29 KR KR1020040114631A patent/KR100596279B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100350811B1 (ko) | 반도체 장치의 금속 비아 콘택 및 그 형성방법 | |
| US9947535B2 (en) | Trench formation using horn shaped spacer | |
| KR102274848B1 (ko) | 배리어층 제거 방법 및 반도체 구조체 형성 방법 | |
| US8461046B2 (en) | Process for producing a metallization level and a via level and corresponding integrated circuit | |
| TWI578440B (zh) | 導體插塞及其製造方法 | |
| KR100670706B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| KR100596279B1 (ko) | 반도체 소자의 엠아이엠 형성 방법 | |
| KR20060071592A (ko) | 반도체 소자의 디싱 방지 방법 | |
| KR100327580B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JPH11135758A (ja) | 平坦化を改善するための半導体装置製造方法 | |
| JPH1140669A (ja) | 多層配線構造とその製造方法 | |
| KR100638996B1 (ko) | 반도체 소자의 금속 플러그 형성 방법 | |
| KR100650902B1 (ko) | 반도체 금속 배선 및 그 제조방법 | |
| US6613648B1 (en) | Shallow trench isolation using TEOS cap and polysilicon pullback | |
| KR100755051B1 (ko) | 반도체소자의 제조방법 | |
| US7361575B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7186639B2 (en) | Metal interconnection lines of semiconductor devices and methods of forming the same | |
| KR100652310B1 (ko) | 반도체소자의 제조 방법 | |
| KR100511128B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100881837B1 (ko) | 반도체 소자의 스토리지 노드 컨택 형성 방법 | |
| KR100562319B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100619401B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100499396B1 (ko) | 반도체 소자의 제조 방법 | |
| US20050142860A1 (en) | Method for fabricating metal wirings of semiconductor device | |
| KR100398046B1 (ko) | 반도체 소자의 금속배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120521 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |