KR100593211B1 - 웨이퍼 관통형 전극 제조 방법 - Google Patents

Abstract

본 발명은 고밀도 표면실장, 웨이퍼 레벨의 패키징 또는 프로브 카드(Probe card) 등과 같은 반도체 공정에서 기판을 수 ㎛ 내지 수천 ㎛의 수직으로 관통하는 홀(Through hole)을 형성하고, 전기도금으로 전도체를 채워 수직 관통형 전극을 형성하는 것에 관한 것이다.

본 발명의 웨이퍼 관통형 전극 제조 방법은 기판에 하나 이상의 관통홀을 형성하는 단계; 상기 기판의 일측 표면에 전해도금용 전극을 형성하는 단계; 상기 전극을 이용하여 관통홀을 전도체로 충진하여 관통형 전극을 형성하는 단계; 및 상기 관통형 전극 이외의 금속을 제거하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.

따라서, 본 발명의 웨이퍼 관통형 전극 제조 방법은 기존의 PCB(Printed Circuit Board, 이하 PCB)에 비해 높은 비아 집적도를 얻을 수 있고, 관통홀을 통해 기판의 양면에 패턴 및 소자 구현이 가능하고, 건식 식각 및 전기도금을 이용하여 관통형 전극을 형성함으로써 제조공정 시간을 단축할 수 있을 뿐만 아니라 대량생산이 용이하다.

관통형 전극, 전해도금, 비아홀 충진

Description

웨이퍼 관통형 전극 제조 방법{Method for manufacturing through hole electrode for wafer}

도 1a 내지 도 1d는 본 발명에 의한 관통형 전극 제조 방법의 공정 단면도.

<도면의 주요부분에 대한 부호의 설명>

11: 기판 12 : 관통홀

13 : 전해도금용 전극 14 : 관통형 전극

15 : 음극

본 발명은 웨이퍼 관통형 전극 제조 방법에 관한 것으로, 보다 자세하게는 기판에 관통홀을 형성하고 기판의 일측에 전해도금용 전극을 형성한 후, 전해도금을 이용하여 관통형 전극을 형성하는 제조 방법에 관한 것이다.

반도체 소자의 제조 공정은 크게 제조(fabrication) 공정, EDS(Electrical die sorting, 이하 EDS) 공정, 어셈블리(assembly) 공정으로 나눌 수 있다. 제조 공정은 웨이퍼 상에 특정 패턴을 형성하여 집적 회로를 구성하는 공정이고, 어셈블리 공정에서는 집적 회로가 구성된 웨이퍼를 단위 칩으로 절단하여 패키징한다.

PCB(Printed Circuit Board, 이하 PCB)는 현재 제조되고 있는 많은 분야의 전자제품에 널리 사용되고 있다. 그리고 최근에는 도체패턴이 다층으로 성형된 다층 PCB가 노트북 또는 이동전화기 등에서 많이 사용되고 있다.

상기와 같은 PCB에 전기적인 연결을 위해 기판을 관통하는 전극을 형성하기 위해서는 드릴로 기판에 관통홀을 제작한 다음, 솔더를 이용하여 상기에서 형성된 홀을 메우는 방법으로 전극을 제조한다.

한국등록특허 제1991-0000244호는 혼성회로가 형성된 세라믹 또는 유리 기판상에 레이저를 이용한 천공법으로 약 1mm의 관통홀을 형성한 후, 무전해 도금 후 전해도금으로 전극을 형성하는 방법을 제시하였고, 한국공개특허 제2000-0052162호는 다층으로 형성된 PCB에 여러 층의 도체패턴을 형성하고, 드릴로 관통홀을 형성한 후, 도전체를 채워 전기적으로 연결하는 기술을 소개하였다.

그러나 상기와 같은 종래의 기술은 관통홀을 제작할 때 드릴이나 레이저를 사용함으로써 전극의 고집적화가 어려울 뿐만 아니라 하나씩 수작업으로 관통홀을 제작함으로써 공정시간이 많이 걸린다는 단점이 있다.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으 로, 반응성 이온 식각으로 전극을 형성하고자 하는 기판에 수 ㎛ 내지 수천 ㎛ 크기의 관통홀을 제작하고 전해도금을 이용하여 관통홀을 채움으로써 기존의 PCB에 비해 높은 비아 집적도를 얻을 수 있고, 비아를 통해 기판의 양면에 패턴 및 소자 구현이 가능하고, 건식 식각 및 전기도금을 이용하여 홀 및 비아를 형성함으로써 제조공정 시간을 단축할 수 있을 뿐만 아니라 대량생산이 용이하게 하는 방법을 제공함에 본 발명의 목적이 있다.

본 발명의 상기 목적은 기판에 하나 이상의 관통홀을 형성하는 단계; 상기 기판의 일측 표면에 전해도금용 전극을 형성하는 단계; 상기 전극을 이용하여 관통홀을 전도체로 충진하여 관통형 전극을 형성하는 단계; 및 상기 관통형 전극 이외의 금속을 제거하는 단계를 포함하여 이루어진 웨이퍼 관통형 전극 제조 방법에 의해 달성된다.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.

먼저, 도 1a는 관통홀을 제작하는 단계에 관한 것이다. 도에서 보는 바와 같이 RIE(Reactive Ion Etch, 이하 RIE)로 식각이 가능한 모든 기판(예컨대, 실리콘 웨이퍼, 고저항 실리콘 웨이퍼, 다결정 실리콘, 유리, 세라믹 등)(11)에 대하여 기판을 관통하는 관통홀(12)을 건식 식각으로 직접 형성하거나, 관통이 여의치 않을 경우에는 부분적인 미관통홀을 형성한 후, 기판의 관통되지 않은 나머지 부분을 식각 공정 또는 화학적 기계적 연마(Chemical Mechanical Polishing, 이하 CMP)로 제거하여 관통홀을 제작한다. 이때 적용 가능한 홀의 직경은 수 내지 수천 ㎛이 가능하며, 홀의 형상은 원형을 기본으로 하며, 패터닝에 의해 삼각형, 사각형 또는 다각형과 같이 다양한 형상이 가능하다. 홀간의 전기적 절연이 필요한 기판(예컨대, 실리콘 웨이퍼)에 대해서는 관통홀을 제작한 후 절연막을 형성하는 공정이 필요하다. 일반 실리콘 웨이퍼나 다결정 실리콘의 경우 산화공정 혹은 질화공정을 통해 절연막을 제작하여 기판 표면에 절연막을 형성하여 전기적 절연을 할 수 있다. 만약 기판 자체가 전기적으로 절연특성이 우수한 경우에는 상기 절연막 형성 공정이 필요 없고 다음 단계에서 형성될 전해도금용 전극을 먼저 형성한 후, 관통홀 제작공정을 진행할 수도 있다.

다음, 도 1b는 전해도금용 전극을 형성하는 단계이다. 도에서 보는 바와 같이 전해도금용 전극(13)을 형성하는 단계이다. 이 때 상기 전해도금용 전극은 여러 가지 방법으로 형성될 수 있는데 아래와 같은 방법들을 적용 할 수 있다.

첫 번째 방법으로는, 스퍼터링(sputtering), 증발(evaporation)공정 등을 통해 금속박막(예컨대, Cu, Cr, Ni, Ag, Au 및 Al등과 같은 전도성 금속)을 기판 한쪽 면 전체에 증착시키는 방법이 있다. 이 방법은 특히 절연막 형성 공정이 필요 없어서 전해도금용 전극 형성 단계를 먼저 시행한 후, 관통홀 형성 단계를 진행할 경우 가장 바람직한 방법이다.

두 번째 방법에서는, 스퍼터링, 증발공정 등을 이용해 금속박막을 형성한 후 그 위에 전해도금을 추가로 실시하여, 관통홀의 한쪽 면이 완전히 덮이도록 한다. 이 방법은 첫 번째 방법에 의해 관통홀의 한쪽 면이 완전히 덮이지 않을 경우에 이용될 수 있는 방법으로, 관통홀이 형성된 후 전해도금용 전극을 제작할 경우 가장 바람직한 방법이다.

세 번째 방법에서는, 기판의 한쪽 면에 감광제(Photoresistor)를 도포하여, 기판의 일측면 전체를 덮는다. 그 후 스퍼터링이나, 증발공정을 통하여 금속박막을 형성하고, 애싱(ashing)공정을 통해 관통홀에서 노출되어 있는 감광제를 제거한다. 만약 관통홀에 감광제가 남아 있지 않은 경우에는 애싱공정을 거치지 않고 다음 단계를 진행할 수 있다.

네 번째 방법에서는, 금속판이나 금속박(foil)을 기판의 한쪽면에 직접 붙여 전해도금용 전극으로 사용하거나, 기판의 한쪽면에 감광제를 도포하거나, 전도성 접착제, 테이프 등을 부착한 후, 여기에 금속판이나 금속박을 덧대어 이 부분을 전해도금용 전극으로 사용한다. 관통홀 부분에 감광제, 접착제, 혹은 테이프가 남아 있어서 전해도금이 어려운 경우에는 애싱공정을 통해 이들을 제거하여 관통홀 부분이 전기적으로 통전이 가능하게 한 후 다음 단계를 진행한다.

다섯 번째 방법에서는, 무전해 도금을 통하여 기판의 한쪽 면에 금속층을 형성한다. 이 때 기판의 다른 한쪽 면에는 무전해도금층이 형성되지 않도록 감광제 등으로 보호막을 만들어 준 후에 진행한다.

본 발명의 또다른 실시예로서, 상기와 같은 방법으로 전해도금용 전극을 먼저 형성한 후, 관통홀을 형성하고 다음 공정인 관통홀을 충진하는 공정을 진행하는 방법도 가능하다.

다음, 도 1c는 관통홀을 충진하는 단계이다. 도에서 보는 바와 같이 상기에서 형성된 전해도금용 전극을 이용하여 전해도금을 실시하여 관통홀 전체를 전도성 금속으로 충진하여 관통형 전극(14)을 형성하는 단계이다. 이 때 기판 전면에 전류를 고르게 분포시키기 위해 여러 개의 음극(15)을 전해도금용 전극의 표면에 고르게 형성시킨다. 상기 전도성 금속은 전해도금이 가능한 모든 금속이 사용 가능하다. 또한 관통홀을 형성하는 단계에서 관통홀을 완전히 뚫지 않고, 미관통홀을 형성한 후 무전해 도금으로 전해도금용 전극을 미관통홀 내측면에 형성하고, 전해도금으로 홀을 전도체로 충진한 후, CMP와 같은 방법으로 관통하지 않은 기판을 제거하여 관통형 전극을 형성하는 방법도 가능하다.

다음, 도 1d는 전해도금용 전극 및 과도도금 부위를 제거하여 관통형 전극을 완성하는 단계이다. 관통형 전극 이외의 물질들(예컨대, 전해도금용 전극, 감광제 및 관통홀 바깥쪽으로 돌출되어 형성된 과도도금부위)을 제거하는 단계이다. 증착되어진 금속은 화학적 기계적 연마나 금속식각 공정으로 제거하고, 단순히 접착되어 있어 밀착력이 좋지 않은 물질은 단순히 벗겨내는 방법(Peeling)으로 제거할 수 있고, 과다도금부위와 같은 곳은 칼 혹은 이와 유사한 것을 이용하여 긁어내어 제거하는 것도 가능하다.

상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.

따라서, 본 발명의 웨이퍼 관통형 전극 제조 방법은 기판을 식각하여 관통홀을 형성하고 전해도금으로 충진함으로써 기존의 PCB에 비해 높은 비아 집적도를 얻을 수 있고, 관통홀을 통해 기판의 양면에 패턴 및 소자 구현이 가능하고, 건식 식각 및 전기도금을 이용하여 관통형 전극을 형성함으로써 제조공정 시간을 단축할 수 있을 뿐만 아니라 대량생산이 용이하고, 고가의 고저항 웨이퍼를 사용하지 않고, 일반적인 웨이퍼에 절연막을 형성하여 사용함으로써 낮은 가격 제조단가를 요구할 뿐만 아니라 누설전류도 차단할 수 있는 장점이 있다.

Claims (18)

1. RIE를 이용하여 기판에 하나 이상의 수 내지 수십 마이크로미터의 관통홀을 형성하는 단계;

   스퍼터링 또는 증발 공정을 이용하여 상기 기판의 일측 표면에 전해도금용 전극을 형성하는 단계;

   상기 전해도금용 전극 표면의 전면에 다수의 음극을 균일하게 설치하는 단계;

   상기 전해도금용 전극을 이용하여 관통홀을 전도체로 충진하여 관통형 전극을 형성하는 단계; 및

   상기 관통형 전극 이외의 금속을 제거하는 단계

   를 포함하여 이루어짐을 특징으로 하는 웨이퍼 관통형 전극 제조 방법.
2. 스퍼터링 또는 증발 공정을 이용하여 기판의 일측 표면에 전해도금용 전극을 형성하는 단계;

   RIE를 이용하여 상기 기판의 타측으로부터 하나 이상의 수 내지 수십 마이크로미터의 관통홀을 형성하는 단계;

   상기 전해도금용 전극 표면의 전면에 다수의 음극을 균일하게 설치하는 단계;

   상기 전해도금용 전극을 이용하여 관통홀을 전도체로 충진하여 관통형 전극을 형성하는 단계; 및

   상기 관통형 전극 이외의 금속을 제거하는 단계

   를 포함하여 이루어짐을 특징으로 하는 웨이퍼 관통형 전극 제조 방법.
3. RIE를 이용하여 기판에 하나 이상의 수 내지 수십 마이크로미터의 미관통홀을 형성하는 단계;

   스퍼터링 또는 증기 증착을 이용하여 상기 기판의 미관통홀 내측면에 전해도금용 전극을 형성하는 단계;

   상기 전해도금용 전극을 이용하여 미관통홀을 전도체로 충진하여 관통형 전극을 형성하는 단계; 및

   상기 기판의 관통되지 않은 표면 및 관통형 전극 이외의 금속을 제거하는 단계

   를 포함하여 이루어짐을 특징으로 하는 웨이퍼 관통형 전극 제조 방법.
4. 삭제
5. 제 1항에 있어서,

   상기 관통홀 형성은 기판을 완전히 관통하여 형성됨을 특징으로 하는 웨이퍼 관통형 전극 제조 방법.
6. 제 1항에 있어서,

   상기 관통홀 형성은 기판을 완전히 관통하지 않는 미관통홀을 형성한 후, 관통되지 않은 기판의 나머지 부분을 CMP 또는 식각으로 제거하여 관통홀을 형성하는 것을 특징으로 하는 웨이퍼 관통형 전극 제조 방법.
7. 제 1항 내지 제 3항 중 어느 한 항에 있어서,

   상기 기판은 실리콘 웨이퍼, 고저항 실리콘 웨이퍼, 다결정 실리콘, 유리 및 세라믹 중 어느 하나를 사용함을 특징으로 하는 웨이퍼 관통형 전극 제조 방법.
8. 삭제
9. 제 1항 내지 제 3항 중 어느 한 항에 있어서,

   상기 관통홀의 형상은 원형 및 다각형 중 어느 하나임을 특징으로 하는 웨이퍼 관통형 전극 제조 방법.
10. 삭제
11. 제 1항 내지 제 3항 중 어느 한 항에 있어서,

    상기 전해도금용 전극은 스퍼터링 또는 증발공정을 이용하여 증착한 Cu, Cr, Ni, Ag, Au 및 Al중 어느 하나임을 특징으로 하는 웨이퍼 관통형 전극 제조 방법.
12. 삭제
13. 제 1항 내지 제 3항 중 어느 한 항에 있어서,

    상기 전해도금용 기판의 일측 전면에 감광제를 도포하고 스퍼터링 또는 증발공정을 이용하여 금속 박막 증착하여 형성함을 특징으로 하는 웨이퍼 관통형 전극 제조 방법.
14. 제 13항에 있어서,

    상기 감광제 중 관통홀의 내부에서 노출된 감광제는 에싱공정으로 제거하는 것을 특징으로 하는 웨이퍼 관통형 전극 제조 방법.
15. 삭제
16. 제 1항 내지 제 3항 중 어느 한 항에 있어서,

    상기 전해도금용 전극은 기판의 일측에 무전해 도금으로 형성된 금속층임을 특징으로 하는 웨이퍼 관통형 전극 제조 방법.
17. 제 16항에 있어서,

    상기 전해도금용 전극이 형성된 기판면의 반대측 면에 감광제로 보호막을 만드는 것을 특징으로 하는 웨이퍼 관통형 전극 제조 방법.
18. 제 1항 내지 제 3항 중 어느 한 항에 있어서,

    상기 관통형 전극 이외의 금속의 제거는 CMP 공정, 식각 공정, 벗겨내는 방법 및 긁어내는 방법 중 어느 하나를 이용함을 특징으로 하는 웨이퍼 관통형 전극 제조 방법.

Images