KR100576652B1 - 양면 배선기판의 제조방법 - Google Patents

양면 배선기판의 제조방법 Download PDF

Info

Publication number
KR100576652B1
KR100576652B1 KR1020040054992A KR20040054992A KR100576652B1 KR 100576652 B1 KR100576652 B1 KR 100576652B1 KR 1020040054992 A KR1020040054992 A KR 1020040054992A KR 20040054992 A KR20040054992 A KR 20040054992A KR 100576652 B1 KR100576652 B1 KR 100576652B1
Authority
KR
South Korea
Prior art keywords
plating
substrate
via hole
double
seed layer
Prior art date
Application number
KR1020040054992A
Other languages
English (en)
Other versions
KR20060006125A (ko
Inventor
소현주
Original Assignee
엘지마이크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지마이크론 주식회사 filed Critical 엘지마이크론 주식회사
Priority to KR1020040054992A priority Critical patent/KR100576652B1/ko
Publication of KR20060006125A publication Critical patent/KR20060006125A/ko
Application granted granted Critical
Publication of KR100576652B1 publication Critical patent/KR100576652B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

준비된 폴리이미드 기판의 양면에 시드층을 형성하고, 시드층 위에 포토레지스트를 도포하고 노광 및 현상을 거쳐 패터닝을 수행하고, 포토레지스트에 대한 패터닝이 완료된 후 폴리이미드 기판 양면 전면에 도금을 하고 포토레지스트를 박리하며, 노출된 폴리이미드 기판에 레이저 빔을 조사하여 비아 홀을 형성한 후, 비아 홀에 도전성 페이스트를 채우거나 도금으로 양면 사이에 전도성을 부여하고 시드층을 에칭하여 양면 배선기판의 제조하는 방법이 개시된다.
배선기판, 레이저, 양면, 비아홀, 파인피치, 얼라인

Description

양면 배선기판의 제조방법{Method for making double sides wiring substrate}
도 1은 본 발명에 따른 양면 배선기판의 제조방법을 보여주는 공정도이다.
본 발명은 양면 배선기판의 제조방법에 관한 것으로, 보다 상세하게는 리드패턴 형성 후에 비아 홀을 형성함으로써 양면의 비아 홀 패턴 얼라인이 정확하게 이루어지고 레이저 식각에 의해 파인피치의 구현이 가능한 양면 배선기판의 제조방법에 관한 것이다.
전자부품으로서 사용되는 양면 테이프캐리어 등과 같은 양면 배선기판에서는 일반적으로 이너리드(inner lead) 등의 배선패턴을 기판 표면에 형성하고 비아 홀(via hole), 그라운드 패턴(ground pattern) 등의 각종 홀 패턴을 그 이면에 형성한다.
비아 홀은 절연체 기판을 관통하고 도전성 리드에 이르는 관통공으로써 그 벽면에 금속을 도금함으로써 표면에 형성된 리드와 이면을 전기적으로 도통시키는 역할을 한다.
비아 홀의 가공법으로서는 웨트 에칭, 레이저 가공, 기계드릴 등이 적용되고 있다.
비아 홀을 가공하는 방법을 개략적으로 살펴보면, 먼저 폴리이미드 재질의 절연체 기판의 양면에 무전해 구리도금 등으로 수 미크론 정도의 금속층을 형성한다.
그리고, 이면에 포토레지스트를 도포한 후 원하는 비아 홀 패턴을 포토리소그래피 기술을 이용하고 패터닝하고, 형성된 패턴에 따라서 노광 및 현상하여 금속층을 노출시킨다.
이어 노출된 금속층을 에칭하고 다음에 잔류 포토레지스트를 박리하면, 금속층에 비아 홀 패턴이 형성되기 때문에 원하는 비아 홀 형성위치의 절연체 기판이 노출된다.
뒤이어 비아 홀 패턴이 형성되는 금속층을 에칭 마스크로서 강알칼리 용액에 침지하고 노출된 절연체 기판을 웨트 에칭하여 표면의 리드에 이르도록 절연체 기판을 완전 제거함으로써 그 부분에 관통공을 형성하여 원하는 비아 홀을 얻을 수 있다.
한편, 최근 고밀도화의 요구가 높아짐에 따라 리드 폭의 좁은 피치화, 다핀화가 진행되고 있고, 예를 들어 리드 폭 40㎛ 이하에 대하여 리드 스페이스가 40㎛인 좁은 피치의 제품에 적용할 경우 비아 홀도 이와 같이 극히 폭이 좁은 리드 상에 형성시키지 않으면 안 된다.
비아 홀은 랜드로부터 삐져나오는 것이 허용되지 않아서 비아 홀 구멍의 지 름은 랜드의 폭보다 작게 형성할 필요가 있다.
그러나, 상기한 바와 같이, 웨트 에칭법에 따라서 절연체의 용해에 의한 관통공을 형성하는 때에는 사이드 에칭이라고 불리는 횡방향의 에칭도 동시에 진행되기 때문에 관통공의 벽면이 수직으로 형성되지 않고 테이퍼를 형성함으로써 절연체 기판 표면의 개구 직경이 이면의 개구 직경보다 커지게 된다.
또한, 리드패턴의 고밀도화에 수반하여 비아 홀도 고밀도화 되지 않으면 안 되지만 이를 위해서는 인접하는 비아 홀 간의 거리도 당연히 작아지기 때문에 사이드 에칭에 의한 절연체 기판 표면의 개구 직경의 확대는 비아 홀 고밀도화의 저해 요인이 된다.
더욱이, 비아 홀을 형성한 후에 리드패턴을 형성할 경우 절연체 기판의 표면과 이면에서의 비아 홀 개구의 패턴 얼라인이 틀어져 오픈 또는 쇼트의 전기적 결함을 유발하게 된다.
따라서, 본 발명의 목적은 리드패턴 형성 후에 비아 홀을 형성함으로써 양면의 비아 홀 패턴 얼라인이 정확하게 이루어지는 양면 배선기판의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 레이저 식각에 의해 파인피치의 구현이 가능한 양면 배선기판의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적과 특징 및 이점은 이하에 서술되는 실시예를 통하여 보다 명확하게 이해될 것이다.
본 발명의 일 측면에 따르면, 준비된 폴리이미드 기판의 양면에 시드층을 형성하고, 시드층 위에 포토레지스트를 도포하고 노광 및 현상을 거쳐 패터닝을 수행하고, 포토레지스트에 대한 패터닝이 완료된 후 폴리이미드 기판 양면 전면에 도금을 하고 포토레지스트를 박리하며, 노출된 폴리이미드 기판에 레이저 빔을 조사하여 비아 홀을 형성한 후, 비아 홀에 도전성 페이스트를 채우거나 도금으로 양면 사이에 전도성을 부여하고 시드층을 에칭하여 양면 배선기판의 제조하는 방법이 개시된다.
바람직하게, 시드층은 두께가 2㎛ 이하이고, Ni, Pd, Cr 또는 Cu 중의 어느 하나 또는 이들의 혼합물을 스퍼터 또는 무전해 도금으로 형성될 수 있다.
또한, 시드층을 형성하기 전에 기판의 양면을 알칼리 에칭으로 일정한 거칠기를 확보할 수 있다.
바람직하게, 기판의 양면 전면에 전해 구리도금을 먼저 실시하여 구리도금층을 형성하고 그 위에 전해 금도금을 실시하여 금도금층을 적층할 수 있다.
본 발명에 따르면, 적용되는 레이저는 CO2 레이저를 포함하며, 레이저 빔의 사이즈는 비아 홀의 직경보다는 크고 비아 랜드의 사이즈 보다는 작다.
바람직하게, 비아 홀의 직경은 20 내지 200㎛이고, 형성되는 각도가 5도 이하이며, 상단 직경과 하단직경의 차이가 10% 이내이다.
바람직하게, 도금으로 전도성을 부여하는 경우 보텀-업 필링(bottom-up filling) 방법을 적용할 수 있다.
또한, 기판의 양면 전면에 도금을 함으로써 기판의 표면에 리드패턴과 비아 홀 패턴이 형성되고, 이와 동시에 기판의 이면에 그라운드 패턴과 비아 랜드가 형성된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 제조방법을 보여주는 공정도이다.
도 1을 참조하면, 20 내지 200㎛ 두께의 폴리이미드 기판(10)을 준비한다(도 1A).
이어 도 1B와 같이, 기판(10)의 양면에 바람직하게 2㎛ 이하의 시드층(20)을 형성한다. 시드층(20)은 Ni, Pd, Cr 또는 Cu 중의 어느 하나 또는 이들의 혼합물을 스퍼터 또는 무전해 도금으로 형성한다.
이때, 바람직하게 기판(10)의 양면을 알칼리 에칭으로 일정한 거칠기를 확보한 후에 시드층(20)을 형성할 수 있다.
다음, 시드층(20) 위에 포토레지스트(30)를 도포하고 노광 및 현상을 거쳐 패터닝을 수행한다(도 1C). 포토레지스트는 액상 또는 드라이 필름을 이용할 수 있다.
포토레지스트(30)에 대한 패터닝이 완료된 후, 전면에 도금을 하고 포토레지스트(30)를 박리하며, 이는 기판(10)의 양면에 대해 동시에 진행된다(도 1D).
바람직하게, 전해 구리도금을 먼저 실시하여 구리도금층(40)을 형성하고 그 위에 전해 금도금을 실시하여 금도금층(50)을 적층할 수 있다.
이와 같이, 구리도금후 실장을 위한 금도금을 바로 실행함으로써 전해 구리도금을 위한 회로패턴을 따로 삽입하지 않게 되어 전체 사용 면적을 줄여 집적도를 높이는데 기여할 수 있다.
또한, 포토레지스트(30)에 대한 패터닝이 완료된 후, 도금을 실시함으로써 기판(10)의 표면에 리드패턴과 비아 홀 패턴을 형성하고 이와 동시에 기판(10)의 이면에 그라운드 패턴과 비아 랜드를 형성하여 양면에 회로패턴을 동시에 얻을 수 있게 된다.
이어 노출된 폴리이미드 기판(10)을 식각하여 비아 홀을 형성하기 위하여 레이저 빔을 조사한다(도 1E).
바람직하게, CO2 레이저가 적용될 수 있으며, CO2 레이저는 9.3 내지 10.6㎛로 파장대가 길어 발생하는 에너지가 0.1 내지 0.2 eV로 낮기 때문에 구리는 식각하지 못하나 수 Å의 금속이나 폴리이미드는 용해하여 식각할 수 있다.
또한, 레이저 빔의 사이즈는 비아 홀의 직경보다는 크고 비아 랜드의 사이즈 보다는 작게 한다.
바람직하게, 비아 홀의 직경은 20 내지 200㎛이고, 형성되는 각도가 5도 이하이며, 상단 직경과 하단직경의 차이가 10% 이내이다.
그 후 구리나 은 페이스트(60)로 비아 홀을 채우거나 도금으로 양면 사이에 전도성을 부여하고 시드층(20)을 에칭한다(도 1F).
도금으로 전도성을 부여하는 경우에는 보텀-업 필링(bottom-up filling) 방법을 이용할 수 있다.
적용되는 에칭액은 금은 식각할 수 없으며, 시드층만 에칭할 수 있는 용액을 사용한다. 따라서, 금도금층이 시드층 에칭에 대한 마스크의 역할을 하여 구리도금으로써 형성된 회로를 보호한다.
이상에서는 본 발명의 바람직한 실시예를 중심으로 설명하였지만, 본 발명의 정신을 벗어나지 않는 범위 내에서 다양한 변경이나 변형을 가할 수 있다. 따라서, 본 발명의 범위는 상기한 실시예에 국한되어서는 안되며, 이하에 서술되는 특허청구범위에 의해 결정되어야 한다.
이상에서 설명한 바와 같이, 본 발명에 따르면 여러 가지의 이점을 갖는다.
먼저, 회로패턴을 형성한 후에 비아 홀을 형성함으로써 기 형성된 비아 랜드 위에 정확하게 양면 얼라인이 가능하다는 이점이 있다.
또한, 외부 리드와 내부 리드의 삽입 없이 전해 금도금이 가능함으로써 전체 디자인에서 스페이스를 절약하여 고밀도 배선을 가능하게 한다. 이와 함께 금도금을 위한 전기 도통용 리드를 삽입하지 않아도 전해 금도금을 가능하게 한다.
또한, 구리도금과 금도금을 동시에 실행함으로써 공정 단축을 통해 제조비용을 절감할 수 있다.
또한, 도금을 통하여 회로패턴을 형성함으로써 포토레지스트의 해상도만큼의 파인 피치(fine pitch)가 가능하다.
더욱이, 절연층과의 밀착 신뢰성을 높이기 위해 종래의 도금을 통한 필링이 아니라 비아 홀의 도금층과 패턴의 도금층을 동일하게 형성함으로써 얻을 수 있다는 이점이 있다.

Claims (8)

  1. 준비된 폴리이미드 기판의 양면에 시드층을 형성하는 단계;
    상기 시드층 위에 포토레지스트를 도포하고 노광 및 현상을 거쳐 패터닝을 수행하는 단계;
    상기 포토레지스트에 대한 패터닝이 완료된 후, 상기 폴리이미드 기판의 양면 전면에 도금을 하고 상기 포토레지스트를 박리하는 단계;
    노출된 폴리이미드 기판에 레이저 빔을 조사하여 비아 홀을 형성하는 단계; 및
    상기 비아 홀에 도전성 페이스트를 채우거나 도금으로 양면 사이에 전도성을 부여하고 상기 시드층을 에칭하는 단계를 포함하는 것을 특징으로 하는 양면 배선기판의 제조방법.
  2. 제 1 항에 있어서, 상기 시드층은 두께가 2㎛ 이하이고, Ni, Pd, Cr 또는 Cu 중의 어느 하나 또는 이들의 혼합물을 스퍼터 또는 무전해 도금으로 형성되는 것을 특징으로 하는 양면 배선기판의 제조방법.
  3. 제 1 항에 있어서, 상기 시드층을 형성하기 전에 상기 기판의 양면을 알칼리 에칭으로 일정한 거칠기를 확보하는 것을 특징으로 하는 양면 배선기판의 제조방법.
  4. 제 1 항에 있어서, 상기 기판의 양면 전면에 전해 구리도금을 먼저 실시하여 구리도금층을 형성하고 그 위에 전해 금도금을 실시하여 금도금층을 적층하는 것을 특징으로 하는 양면 배선기판의 제조방법.
  5. 제 1 항에 있어서, 상기 레이저는 CO2 레이저를 포함하며, 상기 레이저 빔의 사이즈는 상기 비아 홀의 직경보다는 크고 비아 랜드의 사이즈 보다는 작은 것을 특징으로 하는 양면 배선기판의 제조방법.
  6. 제 1 항 또는 제 5 항에 있어서, 상기 비아 홀의 직경은 20 내지 200㎛이고, 형성되는 각도가 5도 이하이며, 상단 직경과 하단직경의 차이가 10% 이내인 것을 특징으로 하는 양면 배선기판의 제조방법.
  7. 제 1 항에 있어서, 도금으로 전도성을 부여하는 경우 보텀-업 필링(bottom-up filling) 방법을 적용하는 것을 특징으로 하는 양면 배선기판의 제조방법.
  8. 제 1 항에 있어서, 상기 기판의 양면 전면에 도금을 함으로써 상기 기판의 표면에 리드패턴과 비아 홀 패턴이 형성되고, 이와 동시에 상기 기판의 이면에 그라운드 패턴과 비아 랜드이 형성되는 것을 특징으로 하는 양면 배선기판의 제조방 법.
KR1020040054992A 2004-07-15 2004-07-15 양면 배선기판의 제조방법 KR100576652B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040054992A KR100576652B1 (ko) 2004-07-15 2004-07-15 양면 배선기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040054992A KR100576652B1 (ko) 2004-07-15 2004-07-15 양면 배선기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20060006125A KR20060006125A (ko) 2006-01-19
KR100576652B1 true KR100576652B1 (ko) 2006-05-08

Family

ID=37117867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040054992A KR100576652B1 (ko) 2004-07-15 2004-07-15 양면 배선기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100576652B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101119420B1 (ko) 2010-05-25 2012-02-22 주식회사 코리아써키트 인쇄회로기판의 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100901513B1 (ko) * 2007-11-07 2009-06-08 삼성전기주식회사 인쇄회로기판 회로형성방법
KR101862243B1 (ko) 2011-09-21 2018-07-05 해성디에스 주식회사 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
CN114650663B (zh) * 2022-03-29 2024-05-17 江苏上达半导体有限公司 一种双面埋入式线路的成型方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175636A (ja) * 1991-12-24 1993-07-13 Hitachi Chem Co Ltd フレキシブルプリント配線板の製造法
JP2000208901A (ja) 1999-01-12 2000-07-28 Fujitsu Ltd フレキシブル膜の両面に微細構造体層を形成する回路基板の製造方法
KR20010047629A (ko) * 1999-11-22 2001-06-15 전세호 인쇄회로기판 제조방법
KR20020066797A (ko) * 2001-02-13 2002-08-21 주식회사 심텍 적층형 피씨비 기판의 블라인드 비아 홀

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175636A (ja) * 1991-12-24 1993-07-13 Hitachi Chem Co Ltd フレキシブルプリント配線板の製造法
JP2000208901A (ja) 1999-01-12 2000-07-28 Fujitsu Ltd フレキシブル膜の両面に微細構造体層を形成する回路基板の製造方法
KR20010047629A (ko) * 1999-11-22 2001-06-15 전세호 인쇄회로기판 제조방법
KR20020066797A (ko) * 2001-02-13 2002-08-21 주식회사 심텍 적층형 피씨비 기판의 블라인드 비아 홀

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101119420B1 (ko) 2010-05-25 2012-02-22 주식회사 코리아써키트 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
KR20060006125A (ko) 2006-01-19

Similar Documents

Publication Publication Date Title
KR100688701B1 (ko) 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
JP3786554B2 (ja) フレキシブル膜の両面に微細構造体層を形成する回路基板の製造方法
US7325299B2 (en) Method of making a circuitized substrate
JP2009283739A (ja) 配線基板および配線基板の製造方法
KR101068539B1 (ko) 전해 도금을 이용한 배선 기판의 제조 방법
JP2006237088A (ja) 多層プリント配線板の製造方法
JP2019176068A (ja) 印刷配線板および印刷配線板の製造方法
TWI625991B (zh) 電路板結構與其製造方法
KR100722625B1 (ko) 미소 홀랜드를 갖는 비아홀 및 그 형성 방법
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
KR100576652B1 (ko) 양면 배선기판의 제조방법
KR100642741B1 (ko) 양면 배선기판의 제조방법
KR100794544B1 (ko) 범프가 부착된 배선회로 기판 및 그 제조방법
KR100688702B1 (ko) 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
KR100787385B1 (ko) 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법
JP4045120B2 (ja) 多層プリント配線板とその製造方法
JP2005136282A (ja) 多層配線基板及びその製造方法
KR100999515B1 (ko) 인쇄회로기판 제조방법
JP4547958B2 (ja) 多層配線基板の製造方法
TW201446099A (zh) 電路板製作方法
JP2003273510A (ja) プリント基板の製造方法
JP2005108941A (ja) 多層配線板及びその製造方法
JP2009088337A (ja) プリント配線板およびその製造方法
JPH08186357A (ja) プリント配線板及びその製造方法
JP2003069226A (ja) 半導体装置用基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130306

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140305

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150305

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170307

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180306

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 14