KR100593136B1 - method of manufacturing a capacitor having high dielectric in a semiconductor device - Google Patents

method of manufacturing a capacitor having high dielectric in a semiconductor device Download PDF

Info

Publication number
KR100593136B1
KR100593136B1 KR1020000033974A KR20000033974A KR100593136B1 KR 100593136 B1 KR100593136 B1 KR 100593136B1 KR 1020000033974 A KR1020000033974 A KR 1020000033974A KR 20000033974 A KR20000033974 A KR 20000033974A KR 100593136 B1 KR100593136 B1 KR 100593136B1
Authority
KR
South Korea
Prior art keywords
tio
layer
dielectric
semiconductor device
forming
Prior art date
Application number
KR1020000033974A
Other languages
Korean (ko)
Other versions
KR20020000046A (en
Inventor
조호진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000033974A priority Critical patent/KR100593136B1/en
Publication of KR20020000046A publication Critical patent/KR20020000046A/en
Application granted granted Critical
Publication of KR100593136B1 publication Critical patent/KR100593136B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Abstract

본 발명은 반도체 소자의 고유전체 커패시터 제조 방법에 관한 것으로, Ti(OC3H7)4, Ti(O3H7)2(C11H 19O2)2등과 같은 유기 금속 전구체를 이용하여 증착한 TiO2박막을 커패시터의 유전체막으로 이용할 경우 Ti 소오스 내에 포함되어 있는 탄소 등의 불순물에 오염으로 결함 농도가 높아져 TiO2/Si 계면의 누설 전류 특성이 나빠지는 것을 방지하기 위하여 Ti(NO3)4 전구체를 Ti 소오스로 하여 증착한 TiO2 박막을 커패시터의 유전체막으로 이용하므로써 불순물 오염을 방지하여 우수한 누설 전류 특성을 얻을 수 있으며 또한 UV-03 및 N2O 플라즈마 처리 등과 같은 저온 열처리 공정과 결정 안정화를 위한 고온 열처리가 필요 없고 막 두께를 얇게 형성할 수 있어 후속 공정이 용이한 반도체 소자의 고유전체 커패시터 제조 방법이 개시된다.
The present invention relates to a method of manufacturing a high-k dielectric capacitor of a semiconductor device, and is deposited using an organometallic precursor such as Ti (OC 3 H 7 ) 4 , Ti (O 3 H 7 ) 2 (C 11 H 19 O 2 ) 2, and the like. When a TiO 2 thin film is used as a dielectric film of a capacitor, Ti (NO 3 ) is used to prevent the leakage current characteristic of the TiO 2 / Si interface from deteriorating due to contamination of impurities such as carbon contained in the Ti source. By using TiO 2 thin film deposited with Ti source as the dielectric film of capacitor, it is possible to prevent impurity contamination and to obtain excellent leakage current characteristics and low temperature heat treatment process such as UV-0 3 and N 2 O plasma treatment. Disclosed is a method of manufacturing a high-k dielectric capacitor of a semiconductor device in which a high temperature heat treatment for crystal stabilization is not required and a film thickness can be formed thinly, thereby facilitating subsequent processes.

커패시터, TiO2 유전체막 Capacitor, TiO2 Dielectric Film

Description

반도체 소자의 고유전체 커패시터 제조 방법{method of manufacturing a capacitor having high dielectric in a semiconductor device} Method of manufacturing a capacitor having high dielectric in a semiconductor device             

도 1a 내지 1g는 본 발명에 따른 반도체 소자의 고유전체 커패시터 제조 방법을 설명하기 위하여 순차적으로 도시한 단면도.
1A to 1G are cross-sectional views sequentially illustrating a method of manufacturing a high dielectric capacitor of a semiconductor device according to the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

10 : 반도체 기판 20 : 층간 절연막10 semiconductor substrate 20 interlayer insulating film

30 : 콘택 플러그 40 : 티타늄 실리사이드막30 contact plug 40 titanium silicide film

50 : 확산 장벽층 60 : 캡 옥사이드층50 diffusion barrier layer 60 cap oxide layer

70 : 저장 전극 80 : 유전체막70 storage electrode 80 dielectric film

90 : 플레이트 전극
90 plate electrode

본 발명은 반도체 소자의 고유전체 커패시터 제조 방법에 관한 것으로, 특히 TiO2 박막을 이용해 커패시터용 유전체막을 형성하는 반도체 소자의 고유전체 커패시터 제조 방법에 관한 것이다.
The present invention relates to a method of manufacturing a high dielectric capacitor of a semiconductor device, and more particularly, to a method of manufacturing a high dielectric capacitor of a semiconductor device for forming a dielectric film for a capacitor using a TiO 2 thin film.

차세대 기가 비트의 집적도를 가지는(Giga bit density) 차세대 DRAM용 커패시터로 기존의 MIS Ta2O5 보다 낮은 유효 산화막 두께(Tox)를 얻기 위해 MIM 구조의 Ta2O5 또는 High-k BST 유전박막에 대한 연구를 진행하고 있다. 더욱이 0.10㎛ 이하 디자인 룰(Design rule)이 적용되는 DRAM에서 셀당 25~30fF의 정전용량을 확보하기 위한 저장전극(Storage node)의 높이와 후속 공정의 단순화를 위해 커패시터용 유전체막의 유효 산화막 두께(Tox)를 낮추는 것은 가장 중요한 관건이다. Next-generation gigabit density next-generation DRAM capacitors are designed for Ta 2 O 5 or high-k BST dielectric thin films with a MIM structure to achieve a lower effective oxide thickness (Tox) than conventional MIS Ta 2 O 5 . I'm doing research on it. Furthermore, the effective oxide film thickness of the capacitor dielectric film (Tox) for the storage node height to secure the capacitance of 25-30fF per cell in the DRAM to which the design rule of 0.10㎛ or less is applied and the simplification of the subsequent process (Tox) ) Is the most important thing.

따라서, 80 내지 130 정도의 높은 유전상수를 가지는 TiO2를 유전체막으로 이용하려는 시도가 이루어지고 있으나 Ta2O5와 비교하여 볼 때 SIS 또는 MIS 구조에서의 TiO2/Si 계면 누설전류 특성이 열악하여 커패시터에 적용이 이루어지지 않았다. 이는 TiO2 유전박막의 결함 농도가 TaO5에 비해 매우 높으므로 SIS 또는 MIS 구조에서는 우수한 누설 전류 특성을 확보하는 것이 어렵기 때문이다. TiO2 유전 박막의 결함은 TiO2 박막을 Ti(OC3H7)4, Ti(O3H7)2(C11H19O2)2등과 같은 유기 금속 전구체를 Ti 소오스로 하여 MOCVD법으로 증착하므로 Ti 소오스 내에 포함되어 있는 탄소(C)나 수소(H) 등의 불순물의 함입에 기인하는 것이다. 이러한 탄소 등의 불순물을 제 거하기 위해서는 추가 공정으로 UV-03 처리, N2O 또는 O2/N2 플라즈마 처리 등과 같은 저온 열처리와 결정화를 위한 고온 열처리가 필요하다. 또한, TiO2가 Ti2O5보다 유전상수가 큰 장점이 있으나 안정적인 누설전류 특성을 확보하기 위해서는 유전막의 두께를 Ta2O5보다 두껍게 하여야 하므로 TiO2의 장점을 극대화 할 수 없다.
Therefore, attempts have been made to use TiO 2 having a high dielectric constant of about 80 to 130 as a dielectric film, but the characteristics of TiO 2 / Si interfacial leakage current in SIS or MIS structures are poor compared to Ta 2 O 5. There was no application to the capacitor. This is because the defect concentration of the TiO 2 dielectric thin film is much higher than that of TaO 5 , so it is difficult to obtain excellent leakage current characteristics in the SIS or MIS structure. The defects of the TiO 2 dielectric thin film are obtained by the MOCVD method using the TiO 2 thin film using an organic metal precursor such as Ti (OC 3 H 7 ) 4 , Ti (O 3 H 7 ) 2 (C 11 H 19 O 2 ) 2, etc. as a Ti source. This is due to the incorporation of impurities such as carbon (C) and hydrogen (H) contained in the Ti source. In order to remove impurities such as carbon, low temperature heat treatment such as UV-0 3 treatment, N 2 O or O 2 / N 2 plasma treatment, and high temperature heat treatment for crystallization are required. In addition, TiO 2 has a larger dielectric constant than Ti 2 O 5 , but in order to secure stable leakage current characteristics, the thickness of the dielectric film must be thicker than Ta 2 O 5 , so the advantages of TiO 2 cannot be maximized.

따라서, 본 발명은 탄소(C)나 수소(H)가 없는 Ti(NO3)4 전구체를 메탈 유기 소오스(Metal Organic Source)로 이용하여 형성한 TiO2 박막으로 유전체막을 형성함으로써 불순물 오염을 방지하고 이에 따라 불순물 제거를 위한 저온 처리 공정이 필요 없으며 높은 충전 용량, 낮은 누설 전류 특성 및 공정을 단순화할 수 있는 반도체 소자의 고유전체 커패시터 제조 방법을 제공하는 데 그 목적이 있다.
Accordingly, the present invention prevents impurity contamination by forming a dielectric film using a TiO 2 thin film formed by using a Ti (NO 3 ) 4 precursor without carbon (C) or hydrogen (H) as a metal organic source. Accordingly, an object of the present invention is to provide a method of manufacturing a high-k dielectric capacitor of a semiconductor device capable of eliminating a low temperature treatment process for removing impurities and simplifying a high charge capacity, a low leakage current characteristic, and a process.

이러한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 고유전체 커패시터 제조 방법은
The high dielectric capacitor manufacturing method of a semiconductor device according to the present invention for achieving this object is

를 포함하여 이루어지는 것을 특징으로 한다.
Characterized in that comprises a.

본 발명은 기존의 TiO2 박막 증착용 메탈 유기 소오스(Metal Orgaic Source)인 Ti(OC3H7)4 및 Ti(O3H7)2(C11H19O2)2 등과는 달리 탄소(C) 및 수소(H)가 없는 Ti(NO3)4를 이용하여 고집적 DRAM 소자의 커패시터용으로 TiO2 유전체막을 형성하는 방법에 관한 것이다. Ti(NO3)4 전구체(Precursor)를 사용하면 화학식 1에 나타낸 반응식으로 열분해 과정을 통해 TiO2 박막이 증착되므로 기존의 금속 유기 전구체(Metal Organic Precursor)를 사용하여 증착하는 TiO2 박막과는 달리 박막 내에 탄소 및 수소 등의 불순물이 함입되지 않으므로 UV-03, N2O 플라즈마 처리(Plasma Treatment) 등과 같은 저온 처리 공정을 진행하지 않으므로 커패시터 제조 공정을 단순화시킬 수 있다.
According to the present invention, unlike Ti (OC 3 H 7 ) 4 and Ti (O 3 H 7 ) 2 (C 11 H 19 O 2 ) 2 , which are metal organic sources (Metal Orgaic Source) for TiO 2 thin film deposition, carbon ( C) and a method of forming a TiO 2 dielectric film for a capacitor of a highly integrated DRAM device using Ti (NO 3 ) 4 free of hydrogen (H). When Ti (NO 3 ) 4 precursor (Precursor) is used, the TiO 2 thin film is deposited through the pyrolysis process using the reaction formula shown in Chemical Formula 1, unlike the TiO 2 thin film deposited using a conventional metal organic precursor (Metal Organic Precursor). Since impurities such as carbon and hydrogen are not included in the thin film, a low temperature treatment process such as UV-0 3 and N 2 O plasma treatment may not be performed, thereby simplifying a capacitor manufacturing process.

Ti(NO3)4→TiO2+ 4NO2+ O2 Ti (NO 3 ) 4 → TiO 2 + 4NO 2 + O 2

0.10㎛ 또는 서브(Sub) 0.10㎛ 소자에 적용하기 위한 MIM 구조의 고유전체막으로 적용시 Ti(NO3)4는 증기압이 매우 높고 200 내지 350℃의 저온에서 높은 증착속도로 증착할 수 있으므로 하부 전극의 산화를 최대한 억제할 수 있으므로 노블 메탈(Noble Metal)인 Pt 및 Ru 이외에도 W, WN TiN 및 TaN 등의 노멀 메탈(Normal Metal)을 전극으로 사용할 수 있다. MIM 커패시터 구조에서는 누설전류가 유전막의 결함보다는 메탈/유전체(Metal/Dielectric) 계면의 장벽 높이(Barrier Height)에 의해 조절되므로 50Å 이하의 두께에서도 TiO2는 우수한 누설전류 특성을 확보할 수 있다. 또한, TiO2는 Ta2O5와 같이 리니어 유전체(Linear dielectric)이므로 BST와 같은 유전막의 두께 감소에 따른 유전 상수의 감소가 나타나지 않는다. 따라서, Ta2O5의 낮은 누설전류 특성과 BST의 고유전상수의 장점을 물리적 두께 50Å 미만에서도 쉽게 확보할 수 있는 장점이 있다.
Ti (NO 3 ) 4 has a very high vapor pressure and can be deposited at a high deposition rate at a low temperature of 200 to 350 ° C. when applied as a high dielectric film of a MIM structure to be applied to 0.10 μm or Sub 0.10 μm devices. Since the oxidation of the electrode can be suppressed to the maximum, a normal metal such as W, WN TiN, and TaN can be used as the electrode, in addition to Pt and Ru, which are noble metals. In the MIM capacitor structure, the leakage current is controlled by the barrier height of the metal / dielectric interface rather than the defect of the dielectric layer, so that TiO 2 can obtain excellent leakage current characteristics even at a thickness of 50 mA or less. In addition, since TiO 2 is a linear dielectric like Ta 2 O 5 , there is no decrease in the dielectric constant due to the decrease in the thickness of the dielectric film such as BST. Therefore, the advantages of the low leakage current characteristics of Ta 2 O 5 and the high dielectric constant of the BST can be easily obtained even at a physical thickness of less than 50 μs.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1g는 반도체 소자의 고유전체 커패시터 제조 방법을 설명하기 위하여 순차적으로 도시한 단면도이다.1A to 1G are cross-sectional views sequentially illustrating a method of manufacturing a high dielectric capacitor of a semiconductor device.

도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(10) 상에 층간 절연막(20)을 형성하고 선택된 영역에 제 1 콘택홀을 형성한 후 제 1 콘택홀을 포함한 층간 절연막(20) 상에 CVD법으로 500 내지 3000Å 두께의 폴리실리콘층을 형성한다. 전면 식각 공정으로 층간 절연막(20) 표면의 폴리실리콘층을 제거하여 제 1 콘택홀 내부에만 잔류시키되 폴리실리콘층의 표면이 층간 절연막 표면보다 500 내지 2000Å 낮도록 과도 식각(Etch-back)을 실시한다. 이러한 공정으로 콘택 플러그(30)가 형성된다. Referring to FIG. 1A, an interlayer insulating layer 20 is formed on a semiconductor substrate 10 on which various elements for forming a semiconductor device are formed, a first contact hole is formed in a selected region, and an interlayer insulating layer including a first contact hole is formed. A polysilicon layer having a thickness of 500 to 3000 mm 3 is formed on the layer 20 by CVD. By removing the polysilicon layer on the surface of the interlayer insulating film 20 by the entire surface etching process, the polysilicon layer is left only inside the first contact hole, but the over-etch is performed so that the surface of the polysilicon layer is 500 to 2000Å below the surface of the interlayer insulating film. . In this process, the contact plug 30 is formed.

도 1b를 참조하면 콘택 플러그(30)를 포함한 층간 절연막(20) 상에 TiN막을 100 내지 1000Å의 두께로 증착하고 급속 열처리 공정(Rapidly temperature process;RTP)을 실시하여 콘택 플러그(30) 표면에 티타늄 실리사이드막(TiSix;40)을 형성한다. 이후 습식 식각을 실시하여 콘택 플러그(30) 표면의 티타늄 실리사이드막(40)을 제외한 층간 절연막(20) 상부의 TiN막을 제거한다.Referring to FIG. 1B, a TiN film is deposited on the interlayer insulating film 20 including the contact plug 30 to a thickness of 100 to 1000 kPa, and a rapid temperature process (RTP) is performed on the surface of the contact plug 30. A silicide film (TiSix) 40 is formed. Thereafter, wet etching is performed to remove the TiN layer on the interlayer insulating layer 20 except for the titanium silicide layer 40 on the surface of the contact plug 30.

도 1c를 참조하면, 티타늄 실리사이드막(40)을 형성한 후 전체 구조상에 TiCl4, SiCl4 및 NH3를 소오스 가스로 하는 화학기상증착법(CVD)으로 티타늄 실리콘 나이트라이드층(TiSiN)을 500 내지 5000Å의 두께로 형성한다. 그리고 화학적 기계적 연마공정(CMP)으로 제 1 콘택홀 내부의 티타늄 실리콘 나이트라이드층을 제외한 층간 절연막(20) 상의 티타늄 실리콘 나이트라이드층을 제거하여 확산 장벽층(50)을 형성한다. 여기까지의 공정으로 층간 절연막(20)에 형성된 제 1 콘택홀은 콘택 플러그(30), 티타늄 실리사이드층(40) 및 확산 장벽층(50)으로 완전히 매립되었다. Referring to FIG. 1C, after the titanium silicide layer 40 is formed, the titanium silicon nitride layer TiSiN is formed by chemical vapor deposition (CVD) using TiCl 4 , SiCl 4, and NH 3 as a source gas over the entire structure. It is formed to a thickness of 5000Å. The diffusion barrier layer 50 is formed by removing the titanium silicon nitride layer on the interlayer insulating layer 20 except the titanium silicon nitride layer in the first contact hole by a chemical mechanical polishing process (CMP). In the process so far, the first contact hole formed in the interlayer insulating film 20 is completely filled with the contact plug 30, the titanium silicide layer 40, and the diffusion barrier layer 50.

도 1d를 참조하면, 층간 절연막(20) 상에 2000 내지 10000Å의 두께로 캡 옥사이드층(60)을 형성하고 건식 식각 공정으로 확산 장벽층(50)이 노출되도록 제 2 콘택홀을 형성한다. 제 2 콘택홀은 후에 저장전극을 형성하기 위한 틀로 사용된다. Referring to FIG. 1D, a cap oxide layer 60 is formed on the interlayer insulating layer 20 to a thickness of 2000 to 10000 Å, and a second contact hole is formed to expose the diffusion barrier layer 50 by a dry etching process. The second contact hole is later used as a frame for forming the storage electrode.

도 1e를 참조하면, 확산 장벽층(50)을 노출시키기 위해 형성된 제 2 콘택홀을 포함한 전체 구조상에 TiN층을 형성한다. 형성된 TiN층 중에서 캡 옥사이드층(60) 상부 표면에 존재하는 TiN층을 에치-백 공정으로 제거하여 제 2 콘택홀 측벽 및 저면에만 잔류시키므로서 저장전극(70)이 형성된다. 저장전극은 TiN 뿐만 아니라 W, WN TaN, Ru 및 Pt 중 어느 하나를 이용하여 형성할 수도 있다. Referring to FIG. 1E, a TiN layer is formed on the entire structure including the second contact hole formed to expose the diffusion barrier layer 50. The storage electrode 70 is formed by removing the TiN layer on the top surface of the cap oxide layer 60 by the etch-back process and remaining only on the sidewalls and the bottom of the second contact hole. The storage electrode may be formed using any one of W, WN TaN, Ru, and Pt as well as TiN.                     

도 1f를 참조하면, 제 2 콘택홀에 형성된 저장전극(70)을 포함한 전체 구조상에 TiO2 유전체막(80)을 형성한다. Referring to FIG. 1F, the TiO 2 dielectric layer 80 is formed on the entire structure including the storage electrode 70 formed in the second contact hole.

TiO2 유전체막(80)은 30 내지 150Å 두께로 TiO2 박막을 증착하여 형성된다. TiO2 박막은 Ti(NO3)4전구체와 산화가스를 이용하여 200 내지 350℃의 저온에서 증착된다. 산화가스로는 O2 또는 N2O를 사용한다. 이렇게 TiO2 박막을 증착하는 공정은 저온에서 실시되기 때문에 W, WN TaN, Ru 및 Pt 중 어느 하나를 이용해서 저장 전극을 형성할 수 있다.The TiO 2 dielectric film 80 is formed by depositing a TiO 2 thin film with a thickness of 30 to 150 Å. The TiO 2 thin film is deposited at a low temperature of 200 to 350 ° C. using a Ti (NO 3 ) 4 precursor and an oxidizing gas. As the oxidizing gas, O 2 or N 2 O is used. Since the process of depositing the TiO 2 thin film is performed at a low temperature, the storage electrode may be formed using any one of W, WN TaN, Ru, and Pt.

이후 TiO2 유전체막(80)의 유전 특성을 향상시키기 위하여 500 내지 800℃의 온도에서 급속 열처리를 실시하되 질소분위기에서 1 내지 10분 동안 실시한다. Thereafter, in order to improve the dielectric properties of the TiO 2 dielectric layer 80, rapid heat treatment is performed at a temperature of 500 to 800 ° C., but for 1 to 10 minutes in a nitrogen atmosphere.

도 1g를 참조하면, 열처리를 실시한 후 TiO2 유전체막(80)상에 TiN, Ti, TaN, W, WN, Pt 및 Ru 을 이용한 MOCVD법으로 플레이트 전극(90)을 형성한다.
Referring to FIG. 1G, the plate electrode 90 is formed on the TiO 2 dielectric layer 80 by the MOCVD method using TiN, Ti, TaN, W, WN, Pt, and Ru after performing heat treatment.

상술한 바와 같이, 본 발명은 Ti(NO3)4 전구체를 이용하여 저온에서 TiO2 유전체막을 형성하므로써 불순물 오염을 방지하여 우수한 누설 전류 특성을 확보할 수 있고 UV-03 및 N2O 플라즈마 처리같은 저온 처리 공정 및 결정화를 위한 열처리 공정이 필요 없어지므로 공정을 단순화 시킬 수 있는 효과가 있다.
As described above, the present invention forms TiO 2 dielectric film at low temperature by using Ti (NO 3 ) 4 precursor to prevent impurity contamination and ensure excellent leakage current characteristics and UV-0 3 and N 2 O plasma treatment. Since there is no need for the same low temperature treatment process and heat treatment process for crystallization, there is an effect that can simplify the process.

Claims (12)

반도체 기판 상에 형성된 층간 절연막의 소정 영역을 식각하여 콘택홀을 형성한 후 상기 콘택홀 내부에 콘택 플러그를 형성하는 단계;Forming a contact hole by etching a predetermined region of the interlayer insulating layer formed on the semiconductor substrate, and then forming a contact plug inside the contact hole; 상기 콘택 플러그의 표면에 티타늄 실리사이드층을 형성하는 단계;Forming a titanium silicide layer on a surface of the contact plug; 상기 티타늄 실리사이드층 상에 확산 장벽층을 형성하여 상기 콘택홀을 완전히 매립하는 단계;Forming a diffusion barrier layer on the titanium silicide layer to completely fill the contact hole; 상기 확산 장벽층을 포함한 전체 구조상에 캡 옥사이드층을 형성한 후 상기 확산 장벽층이 노출되도록 식각하는 단계;Forming a cap oxide layer on the entire structure including the diffusion barrier layer and then etching to expose the diffusion barrier layer; 상기 식각된 캡 옥사이드층의 측벽 및 노출된 확산 장벽층 상에 실린더형 저장 전극을 형성하는 단계;Forming a cylindrical storage electrode on the sidewalls of the etched cap oxide layer and the exposed diffusion barrier layer; 상기 저장전극을 포함한 전체 구조상에 Ti(NO3)4전구체와 산화가스를 이용하여 TiO2 유전체막을 증착하고 열처리하는 단계; 및Depositing and heat-treating a TiO 2 dielectric film using Ti (NO 3 ) 4 precursor and an oxidizing gas on the entire structure including the storage electrode; And 상기 TiO2 유전체막을 포함한 전체 구조상에 플레이트 전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 고유전체 커패시터 제조 방법.Forming a plate electrode on the entire structure including the TiO 2 dielectric film. 제 1 항에 있어서,The method of claim 1, 상기 콘택 플러그는 CVD법으로 500 내지 3000Å 두께의 폴리실리콘층을 형성 한 후 식각공정으로 상기 층간 절연막 표면의 폴리실리콘층을 제거하되 과도식각을 실시하여 상기 콘택 플러그의 표면이 상기 층간 절연막의 표면보다 500 내지 2000Å 낮도록 형성되는 것을 특징으로 하는 반도체 소자의 고유전체 커패시터 제조 방법.The contact plug is formed by a polysilicon layer having a thickness of 500 to 3000 by CVD, and then the polysilicon layer on the surface of the interlayer insulating layer is removed by an etching process, but the surface of the contact plug is larger than the surface of the interlayer insulating layer. Method for manufacturing a high dielectric capacitor of a semiconductor device, characterized in that formed to be 500 to 2000 kHz low. 제 1 항에 있어서,The method of claim 1, 상기 티타늄 실리사이드층은 상기 콘택 플러그를 포함한 전체 구조상에 TiN막을 100 내지 1000Å의 두께로 증착하고 급속 열처리를 실시한 후 습식 식각으로 상기 층간 절연막 상의 TiN막을 제거하여 형성되는 것을 특징으로 하는 반도체 소자의 고유전체 커패시터 제조 방법.The titanium silicide layer is formed by depositing a TiN film with a thickness of 100 to 1000 GPa on the entire structure including the contact plug, performing rapid heat treatment, and then removing the TiN film on the interlayer insulating film by wet etching. Capacitor manufacturing method. 제 1 항에 있어서,The method of claim 1, 상기 확산 장벽층은 TiCl4, SiCl4 및 NH3가스를 소오스가스로 하는 CVD으로 500 내지 5000Å의 TiSiN을 형성한 후 상기 콘택홀 내부에만 존재하도록 화학적 기계적 연마 공정을 실시하여 형성되는 것을 특징으로 하는 반도체 소자의 고유전체 커패시터 제조 방법.The diffusion barrier layer is formed by performing a chemical mechanical polishing process to form TiSiN of 500 to 5000 Pa by CVD using TiCl 4 , SiCl 4 and NH 3 gases as source gases, and to exist only in the contact hole. Method for manufacturing a high dielectric capacitor of a semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 캡 옥사이드층은 2000 내지 10000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 고유전체 커패시터 제조 방법.The cap oxide layer is a high dielectric capacitor manufacturing method of a semiconductor device, characterized in that formed in a thickness of 2000 to 10000Å. 제 1 항에 있어서,The method of claim 1, 상기 저장 전극 및 플레이트 전극은 TiN, Ti, TaN, W, WN, Pt 및 Ru 중 어느 하나를 이용하여 형성되는 것을 특징으로 하는 반도체 소자의 고유전체 커패시터 제조 방법.The storage electrode and the plate electrode is formed using any one of TiN, Ti, TaN, W, WN, Pt and Ru method of manufacturing a high dielectric capacitor of a semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 TiO2 유전체막은 산화가스로 O2 및 N2O 중 어느 하나를 이용하고, 200 내지 350℃의 온도범위에서 30 내지 150Å의 두께로 증착되는 것을 특징으로 하는 반도체 소자의 고유전체 커패시터 제조 방법.The TiO 2 dielectric layer uses any one of O 2 and N 2 O as an oxidizing gas, and is deposited at a thickness of 30 to 150 kPa in a temperature range of 200 to 350 ° C. 제 1 항에 있어서,The method of claim 1, 상기 TiO2 유전체막의 열처리는 500 내지 800℃의 온도에서 질소 분위기의 급속 열처리로 1 내지 10분 동안 실시하는 것을 특징으로 하는 반도체 소자의 고유전체 커패시터 제조 방법. The heat treatment of the TiO 2 dielectric film is a high-k dielectric capacitor manufacturing method of a semiconductor device, characterized in that performed for 1 to 10 minutes by rapid heat treatment in a nitrogen atmosphere at a temperature of 500 to 800 ℃. 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판 상에 저장 전극을 형성하는 단계;Forming a storage electrode on a substrate on which various elements for forming a semiconductor device are formed; 상기 저장 전극 상에 Ti(NO3)4 전구체와 산화가스를 이용하여 TiO2 유전체막을 형성하고 열처리하는 단계; 및Forming a TiO 2 dielectric film on the storage electrode by using a Ti (NO 3 ) 4 precursor and an oxidizing gas and performing heat treatment; And 상기 TiO2 유전체막 상에 플레이트 전극을 형성하는 것을 특징으로 하는 반도체 소자의 고유전체 커패시터 제조 방법. A plate electrode is formed on the TiO 2 dielectric layer. 제 9 항에 있어서,The method of claim 9, 상기 저장 전극 및 플레이트 전극은 TiN, Ti, TaN, W, WN, Pt 및 Ru 중 어느 하나를 이용하여 형성되는 것을 특징으로 하는 반도체 소자의 고유전체 커패시터 제조 방법.The storage electrode and the plate electrode is formed using any one of TiN, Ti, TaN, W, WN, Pt and Ru method of manufacturing a high dielectric capacitor of a semiconductor device. 제 9 항에 있어서,The method of claim 9, 상기 TiO2 유전체막은 산화가스로 O2 및 N2O 중 어느 하나를 이용하고, 200 내지 350℃의 온도범위에서 30 내지 150Å의 두께로 증착되는 것을 특징으로 하는 반도체 소자의 고유전체 커패시터 제조 방법.The TiO 2 dielectric layer uses any one of O 2 and N 2 O as an oxidizing gas, and is deposited at a thickness of 30 to 150 kPa in a temperature range of 200 to 350 ° C. 제 9 항에 있어서,The method of claim 9, 상기 TiO2 유전체막의 열처리는 500 내지 800℃의 온도에서 질소 분위기의 급속 열처리로 1 내지 10분 동안 실시하는 것을 특징으로 하는 반도체 소자의 고유전체 커패시터 제조 방법. The heat treatment of the TiO 2 dielectric film is a high-k dielectric capacitor manufacturing method of a semiconductor device, characterized in that performed for 1 to 10 minutes by rapid heat treatment in a nitrogen atmosphere at a temperature of 500 to 800 ℃.
KR1020000033974A 2000-06-20 2000-06-20 method of manufacturing a capacitor having high dielectric in a semiconductor device KR100593136B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000033974A KR100593136B1 (en) 2000-06-20 2000-06-20 method of manufacturing a capacitor having high dielectric in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000033974A KR100593136B1 (en) 2000-06-20 2000-06-20 method of manufacturing a capacitor having high dielectric in a semiconductor device

Publications (2)

Publication Number Publication Date
KR20020000046A KR20020000046A (en) 2002-01-04
KR100593136B1 true KR100593136B1 (en) 2006-06-26

Family

ID=19672818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000033974A KR100593136B1 (en) 2000-06-20 2000-06-20 method of manufacturing a capacitor having high dielectric in a semiconductor device

Country Status (1)

Country Link
KR (1) KR100593136B1 (en)

Also Published As

Publication number Publication date
KR20020000046A (en) 2002-01-04

Similar Documents

Publication Publication Date Title
KR100587686B1 (en) Method for forming TiN and method for manufacturing capacitor used the same
JP2002222933A (en) Semiconductor device and manufacturing method thereof
JP2004214655A (en) Capacitor having oxygen diffusion prevention film and its manufacturing method
KR100417855B1 (en) capacitor of semiconductor device and method for fabricating the same
KR100424710B1 (en) Fabricating method of semiconductor device
KR100593136B1 (en) method of manufacturing a capacitor having high dielectric in a semiconductor device
KR100772531B1 (en) Method for fabricating capacitor
KR100818652B1 (en) Capacitor with oxygen capture layer and method for manufacturing the same
KR100376268B1 (en) Method of manufacturing a capacitor in a semiconductor device
US6372667B1 (en) Method of manufacturing a capacitor for semiconductor memory devices
KR100780631B1 (en) Method for deposition titanium oxide and method for manufacturing capacitor using the same
KR100646923B1 (en) A method of manufacturing a capacitor in a semiconductor device
KR100513804B1 (en) Method of manufacturing capacitor for semiconductor device
KR100414868B1 (en) Method for fabricating capacitor
KR100399073B1 (en) Capacitor in Semiconductor Device and method of fabricating the same
KR100503961B1 (en) Method of manufacturing a capacitor
KR20010017212A (en) Method of manufacturing a capacitor in a semiconductor device
KR100937988B1 (en) Method of manufacturing capacitor for semiconductor device
KR100671605B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100504434B1 (en) Method of forming capacitor
KR100384868B1 (en) Method for fabricating capacitor
KR100437618B1 (en) METHOD FOR FORMING SEMICONDUCTOR CAPACITOR USING (Ta-Ti)ON DIELECTRIC THIN FILM
KR20020002722A (en) Method of manufacturing a capacitor in a semiconductor device
KR20030002129A (en) Method for fabricating capacitor
KR100380269B1 (en) Method for manufacturing capacitor in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee