KR100588439B1 - 반도체 소자 및 그 제조 방법과, 반도체 발광 소자 - Google Patents

반도체 소자 및 그 제조 방법과, 반도체 발광 소자 Download PDF

Info

Publication number
KR100588439B1
KR100588439B1 KR1019980044502A KR19980044502A KR100588439B1 KR 100588439 B1 KR100588439 B1 KR 100588439B1 KR 1019980044502 A KR1019980044502 A KR 1019980044502A KR 19980044502 A KR19980044502 A KR 19980044502A KR 100588439 B1 KR100588439 B1 KR 100588439B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
mask
mask layer
selective growth
Prior art date
Application number
KR1019980044502A
Other languages
English (en)
Other versions
KR19990037331A (ko
Inventor
마사오 이께다
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR19990037331A publication Critical patent/KR19990037331A/ko
Application granted granted Critical
Publication of KR100588439B1 publication Critical patent/KR100588439B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 관통 전위(貫通 轉位)의 밀도를 전면에서 저감함과 함께, 막 두께를 얇게 할 수 있는 반도체 소자 및 그 제조 방법과, 반도체 발광 소자를 제공한다. 사파이어로 이루어진 기판(1) 상에 버퍼층(2)을 통해 하부층(3)을 형성한 후, 복수의 개구부(4c)가 설치된 SiO2로 이루어진 제1 마스크층(4a)을 통해 GaN으로 이루어진 제1 선택 성장층(5a)을 선택적으로 성장시키고, 그 위에 동일하게 제2 마스크층(4b)을 통해 제2 선택 성장층(5b)을 성장시킨다. 이때, 제1 마스크층(4a)의 개구부(4c)의 상측에는 제2 마스크층(4b)의 마스크부(4d)를 형성한다. 그 후, III족 나이트라이드 화합물 반도체로 이루어진 반도체층을 적층한다. 하부층(3)에서의 관통 전위는 제1 마스크층(4a) 및 제2 마스크층(4b)에 의해 차단되어 반도체층에는 전해지지 않는다.

Description

반도체 소자 및 그 제조 방법과, 반도체 발광 소자{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME, AND SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 III족 나이트라이드(nitride) 화합물 반도체 등으로 이루어진 반도체 소자 및 그 제조 방법과, 반도체 발광 소자에 관한 것이다.
최근, AlGaInN 등의 III족 나이트라이드 화합물 반도체를 이용하여 가시 영역으로부터 자외 영역까지의 발광을 얻을 수 있는 반도체 레이저나 발광 다이오드(light emitting diode; LED) 등의 반도체 발광 디바이스의 개발이 활발하게 행해지고 있다. 그 중에서도 특히, 광 기록의 분야에서는 광 디스크 등의 기록 밀도를 향상시키기 위해서, 단파장 영역의 광이 얻어지는 반도체 레이저의 실용화가 요구되고 있다.
최근에는, AlGaInN계 반도체 레이저에서 사파이어로 이루어진 기판상에 갈륨 나이트라이드(GaN)로 이루어진 버퍼층을 개재하여 III족 나이트라이드 화합물 반도체로 이루어진 층을 유기 금속 기상 성장(Metal Organic Chemical Vapor Deposition; MOCVD)법에 의해 성장시킴으로써, 실온에서의 300시간의 연속 발진이 달성되고 있다(Jpn. J. Appl. Phys. 35 L74(1996) ; 동 잡지 36 L1059(1997)). 그러나, 사용에 의한 동작 전압의 경과 곡선을 보면, 통전(通電) 초기부터 완만한 상승을 보이며 서서히 열화가 진행하고 있는 것을 알 수 있다. 이 열화의 원인으로서는 기판상에 형성된 III족 나이트라이드 화합물 반도체로 이루어진 층이 1×108∼1×109개/㎠ 정도의 관통 전위(貫通 轉位)(전위 결함(defects)이 전파되어 결정(結晶)을 꿰뚫고 나가는 전위)를 갖는 것으로 고려된다. 따라서, 1만 시간 이상의 실용적 수명을 실현하기 위해서는, 이 관통 전위의 밀도를 저감하는 것이 필요하며, 여러 가지의 검토가 이루어져 왔다.
예를 들면, 그 한 방안으로서는 사파이어 기판상에 버퍼층을 개재하여 GaN층을 형성하고, 그 위에 1 ∼ 4㎛폭의 띠 형상의 이산화규소(SiO2)로 이루어진 마스크부를 7㎛의 피치로 형성한 마스크층을 적층함과 함께, 이 마스크층 상에 할라이드 기상 성장(halide vapor deposition)법에 의해 GaN층을 가로 방향으로 선택적으로 성장시키는 방법이 있다(Jpn. J Appl. Phys. 36 L899(1997)). 이 방법에 따르면, 마스크층 상에 형성된 GaN층에서의 관통 전위의 밀도를 1×107개/㎠ 정도로까지 저감시킬 수 있다.
그러나, 이 방법으로는 마스크층 상에 형성시키는 GaN층의 표면에 요철이 생기기 쉽고 평탄면이 되기 어렵다. 이것은, 이 GaN층의 성장이, 우선, 마스크층의 개구부(즉, 각 마스크부 사이)에서 진행하여 산(山)과 같은 형상의 돌기가 생기며, 그 다음에 마스크부 상(즉, 가로 방향)으로 진행하기 때문이다. 따라서, 표면을 평탄면으로 하기 위해서는, 이 GaN층의 두께를 적어도 10㎛ 이상으로 두껍게 할 필요가 있었다. 따라서, 성장에 장시간을 요함과 함께 사파이어로 이루어진 기판과의 격자 상수의 불일치에 의해 결함이나 휘어짐이 발생하는 등 여러 가지의 문제가 있었다.
또한, 이 방법에서는 마스크부의 상측에서는 가로 방향의 선택 성장에 의해 관통 전위가 전해지는 것을 억제할 수 있지만, 개구부에서는 마스크층의 아래의 GaN층으로부터의 관통 전위를 그대로 인계받게 된다. 따라서, 마스크부 상의 영역에서는 관통 전위의 밀도가 저감되지만, 개구부 상의 영역에서는 관통 전위의 밀도가 커져 전 면적에서 밀도를 저감시킬 수 없었다. 따라서, 종래의 방법으로는 마스크부의 위의 영역에 정확하게 발광 영역을 형성하지 않으면 안 되고, 제조에서의 자유도가 적어짐과 함께, 제조 공정이 번잡해져 제조가 곤란하다고 하는 문제가 있었다.
또한, 마스크층 상에 GaN층을 선택 성장시키는 기술은, 할라이드 기상 성장법 이외에도 MOCVD법에 의한 보고가 있다(J. Crtst. Growth 144 133(1994)). 그러나, 이것은 마스크층 상의 선택 성장에 초점을 둔 보고는 아니다. 또한, 최근에는 마스크층 상에 MOCVD법에 의해 선택 성장시킬 때의 이방성을 조사한 보고도 있다. 이에 따르면, 사파이어로 이루어진 기판상에 버퍼층을 개재하여 GaN층을 형성하고, 그 위에 <11-20> 방향으로 띠 형상의 마스크부를 복수 형성한 마스크층을 통해 GaN층을 형성하는 경우, 어떤 조건에서는 가로 방향의 성장이 조장되며 개구부에서의 산과 같은 형상의 돌기 성장이 억제되어 C면에 가까운 비교적 평탄한 성장 표면이 얻어지는 것이 보고되어 있다(Appl. Phys. Lett. 71 1204(1997)). 그러나, 이 보고는 전위 밀도 등에 대한 언급은 없고, 가로 방향으로의 양호한 결정 성장이 가능한 것을 나타낸 것에 지나지 않는다.
또한, 여기서 <11-20>이라는 것은, 원래 와 같이 숫자 위에 오버라인(overline)을 그어서 표시한 것이지만, 여기서는 편의상, 숫자의 앞에 "-"를 붙여서 나타낸다(이하, 동일한 표현을 이용한 경우는 동일하게 표시한다).
본 발명은 이러한 문제점에 감안하여 이루어진 것으로, 그 목적은 관통 전위의 밀도를 전면에서 저감할 수 있음과 함께, 막 두께를 얇게 할 수 있는 반도체 소자 및 그 제조 방법과, 반도체 발광 소자를 제공하는 것에 있다.
본 발명에 따른 반도체 소자는 개구부가 형성된 마스크층과, 이 마스크층을 통해 선택적으로 성장된 반도체로 이루어진 선택 성장층을 각각 2층 이상 교대로 구비한 것이다.
본 발명에 따른 반도체 소자의 제조 방법은 기판상에 개구부를 갖는 마스크층과, 이 마스크층을 통해 선택적으로 성장시킨 반도체로 이루어진 선택 성장층을 각각 2층 이상 교대로 적층하는 공정과, 마스크층과 선택 성장층을 각각 2층 이상 적층한 후, 그 위에 반도체층을 적층하는 공정을 포함한 것이다.
본 발명에 따른 반도체 발광 소자는 기판상에 각각 반도체로 이루어진 제1 도전형 클래드층, 활성층 및 제2 도전형 클래드층이 적어도 순차 적층된 것으로, 기판과 제1 도전형 클래드층 간에 개구부가 형성된 마스크층과, 이 마스크층을 통해 선택적으로 성장된 반도체로 이루어진 선택 성장층을 각각 2층 이상 교대로 구비한 것이다.
본 발명에 따른 반도체 소자에서는 마스크층과 선택 성장층을 각각 2층 이상 교대로 구비하고 있으므로, 적층 방향으로 관통 전위가 전해지는 것이 차단되어 관통 전위의 밀도가 저감된다.
본 발명에 따른 반도체 소자의 제조 방법에서는 기판상에 마스크층과 선택 성장층이 각각 2층 이상 교대로 적층되며, 이에 따라 적층 방향으로 관통 전위가 전해지는 것이 차단된다. 그 후, 그 위에 반도체층이 적층된다.
본 발명에 따른 반도체 발광 소자에서는 제1 도전형 클래드층과 제2 도전형 클래드층 간에 전압이 인가되면, 활성층에 전류가 주입되어 발광이 일어난다. 여기서는, 기판과 제1 도전형 클래드층 간에 마스크층과 선택 성장층을 각각 2층 이상 교대로 구비하고 있으므로, 적층 방향으로 관통 전위가 전해지는 것이 차단되어 제1 도전형 클래드층이나 활성층이나 제2 도전형 클래드층에서의 관통 전위의 밀도가 저감된다.
이하, 본 발명의 실시 형태에 대해 도면을 참조하여 상세하게 설명하기로 한다.
도 1은 본 발명의 제1 실시 형태에 따른 반도체 발광 소자의 구성을 나타낸 것이다. 도 2는 도 1에 도시한 반도체 발광 소자의 일부를 확대하여 나타내고 있다. 이 반도체 발광 소자는, 예를 들면, 사파이어로 이루어진 기판(1)의 C면 상에, 적층 방향에서의 두께(이하, 단순히 두께라 함) 30㎚의 GaN으로 이루어진 버퍼층(2)을 통하여 두께 2㎛의 GaN으로 이루어진 하부층(3)이 적층되어 있다. 여기에서, 버퍼층(2)은 저온에서 성장시킨 비정질에 가까운 결정층으로 이루어지며, 하부층(3)을 성장시킬 때의 핵(核)이 되는 것이다. 하부층(3)은 결정으로 이루어지며, 도 2에서 세선(細線)으로 나타낸 바와 같이 적층 방향으로 연장되는 관통 전위 M을 1×108 ∼ 1×109개/㎠ 정도 갖고 있다. 또한, 하부층(3)의 표면은 거의 평탄하게 되어 있다.
이 하부층(3) 상에는, 복수의 개구부(4c)가 각각 설치된 2층 이상의 마스크층(여기서는, 제1 마스크층(4a)과 제2 마스크층(4b))과, 이들 각 마스크층(4a, 4b)을 통해 각각 선택적으로 성장된 2층 이상의 선택 성장층(여기서는, 제1 선택 성장층(5a)과 제2 선택 성장층(5b))이 교대로 적층되어 있다. 이것은, 각 마스크층(4a, 4b) 상에서 각 선택 성장층(5a, 5b)을 각각 가로 방향(적층 방향과 수직인 방향)으로 선택적으로 성장시킴으로써, 하부층(3)으로부터 적층 방향으로 관통 전위 M이 전해지는 것을 차단하기 위함이다(도 2 참조). 이에 따라, 최상층의 선택 성장층(여기서는, 제2 선택 성장층(5b))에서의 관통 전위 M의 밀도는 하부층(3)에 비해 낮으며, 1×103개/㎠ 정도 이하로 되어 있다. 또한, 이하, 2층의 마스크층(제1 마스크층(4a) 및 제2 마스크층(4b))이 형성된 경우에 대해 구체적으로 설명하기로 한다.
제1 마스크층(4a) 및 제2 마스크층(4b)은 예를 들면 두께가 100 ∼ 200㎚이며, 이산화규소나 질화규소(S3N4)나 산화알루미늄(Al2O3) 등의 유전체에 의해 각각 구성되어 있다. 제1 마스크층(4a) 및 제2 마스크층(4b)은 또한 예를 들면 <11-20> 방향(도 1에서는 도면에 대해 수직인 방향)으로 연장된 복수의 띠 형상의 마스크부(4d)를 각각 갖고 있다(즉, 각 마스크부(4d) 간에 <11-20> 방향으로 연장된 복수의 띠 형상의 개구부(4c)를 각각 갖고 있다). 제1 마스크층(4a) 및 제2 마스크층(4b)에서의 마스크부(4d)의 폭(마스크폭) L1은 예를 들면 1.5 ∼ 4㎛이며, 피치폭 L2는 예를 들면 3 ∼ 6㎛이다. 또한, 마스크폭 L1 및 피치폭 L2는 도 2에서 화살표로 나타낸 그대로이다. 또한, 제1 마스크층(4a)과 제2 마스크층(4b)의 마스크폭 L1과 피치폭 L2는 각각 동일하게 되어 있다.
단지, 제1 마스크층(4a)과 제2 마스크층(4b)은 개구부(4c)의 형성 위치가 상이하며, 제1 마스크층(4a)의 개구부(4c)는 적층 방향으로부터 보아 제2 마스크층(4b)의 마스크부(4d)에 의해 완전히 덮어지게 되어 있다. 이것은 제1 마스크층(4a)의 개구부(4c)를 통해 하부층(3)으로부터 계속되는 관통 전위 M을 제2 마스크층(4b)의 마스크부(4d)에 의해 차단하기 위함이다(도 2 참조). 따라서, 제1 마스크층(4a) 및 제2 마스크층(4b)에서의 마스크폭 L1은 개구부(4c)의 폭(개구폭) L3보다도 넓은 편이 바람직하다. 이는 관통 전위 M을 유효하게 차단하기 위함이다. 또한, 개구폭 L3은 도 2에서 화살표로 나타낸 바와 같다.
제1 선택 성장층(5a) 및 제1 선택 성장층(5b)은 예를 들면 GaN으로 각각 구성되어 있으며, 이들을 합친 두께가 10㎚ 이하(예를 들면, 7 ∼ 8㎛ 정도)로 비교적 얇게 되어 있다. 이것은 개구부(4c)의 형성 위치가 다른 제1 마스크층(4a)과 제2 마스크층(4b)을 적층함으로써, 선택 성장에 의해 생기는 제1 선택 성장층(5a)의 오목부 부분을 제2 선택 성장층(5b)에 의해 우선적으로 성장시킬 수 있으므로, 두껍게 적층하지 않아도 표면을 평탄화할 수 있기 때문이다.
또한, 제1 선택 성장층(5)의 두께는 될 수 있는 한 얇은 편이 바람직하며, 가로 방향의 선택 성장에 의해 제1 마스크층(4a)의 마스크부(4d)가 완전히 덮어져 있으면 충분하다. 즉, 표면이 평탄하지 않고 개구부(4c)의 상측에 위치하는 영역이 돌기하여 마스크부(4d)의 상측에 위치하는 영역이 우묵하게 들어간 상태라도 좋다. 두께가 두꺼워지면, 성장에 시간을 요함과 함께 사파이어로 이루어진 기판(1)과의 격자 부정합에 의한 결함의 발생이나 휘어짐 등의 문제가 발생하기 때문이다. 또한, 제2 선택 성장층(5b)의 두께는 표면이 평탄해지는데 충분한 두께인 것이 바람직하다. 이것은 그 위에 양호한 반도체층을 성장시킬 수 있도록 하기 위함이다.
제2 선택 성장층(5b) 상에는 반도체층으로서 n측 컨택트층(6), 제1 도전형 클래드층으로서의 n형 클래드층(7), 제1 가이드층(8), 활성층(9), 열화 방지층(10), 제2 가이드층(11), 제2 도전형 클래드층으로서의 p형 클래드층(12) 및 p측 컨택트층(13)이 순차 적층되어 있다.
n측 컨택트층(6)은 예를 들면, 두께가 2㎛이며, n형 불순물로서 규소(Si)를 첨가한 n형 GaN으로 구성되어 있다. n형 클래드층(7)은 예를 들면, 두께가 0.5㎛이며, n형 불순물로서 규소를 첨가한 n형 AlGaN 혼정(混晶)으로 구성되어 있다. 제1 가이드층(8)은 예를 들면, 두께가 0.1㎛이며, n형 불순물로서 규소를 첨가한 n형 GaN으로 구성되어 있다. 활성층(9)은, 예를 들면, 웰(well)의 두께가 3㎚이고 배리어층의 두께가 4㎚의 다중 양자 웰 구조(multiple quantum well structure)를 갖는 GaInN 혼정으로 구성되어 있다.
열화 방지층(10)은 예를 들면 두께가 20㎚의 AlGaN으로 구성되어 있다. 제2 가이드층(11)은 예를 들면 두께가 0.1㎚이며, p형 불순물로서 마그네슘(Mg)을 첨가한 p형 GaN으로 구성되어 있다. p형 클래드층(12)은 예를 들면 두께가 0.5㎚이며 p형 불순물로서 마그네슘을 첨가한 p형 AlCaN 혼정으로 구성되어 있다. p측 컨택트층(13)은 예를 들면 두께가 0.5㎚이며 p형 불순물로서 마그네슘을 첨가한 p형 GaN 혼정으로 구성되어 있다.
p측 컨택트층(13) 상에는 이산화규소 등의 절연 재료로 이루어진 절연층(14)과 함께, 이 절연층(14)에 설치된 개구(14a)를 통해 p측 전극(15)이 형성되어 있다. p측 전극(15)은 p측 컨택트층(13) 측으로부터 니켈(Ni)과 금(Au)이 순차 적층된 구성으로 되어 있다. 또한, 이 p측 전극(15)은 전류 협착(狹窄)을 하기 위해서 좁은 띠 형상(도 1에서는 도면에 대해 수직 방향으로 연장된 띠 형상)으로 형성되어 있다. 또한, n측 컨택트층(6) 상에는 n측 컨택트층(6)의 측으로부터 티탄(Ti), 알루미늄(Al) 및 금(Au)이 순차 적층된 n측 전극(16)이 설치되어 있다.
이 반도체 발광 소자는 또한 도시는 하지 않았지만, p측 전극(15)의 길이 방향(즉, 공진기 길이 방향)과 수직인 한 쌍의 측면에 반사 거울층이 각각 설치되어 있다.
이러한 구성을 갖는 반도체 발광 소자는 다음과 같이 해서 제조할 수 있다. 도 3은 그 한 제조 방법에서의 공정의 일부를 나타낸 것이다.
이 제조 방법에서는, 우선 기판(1)을 준비하고 예를 들면 MOCVD법에 의해 C면 상에 GaN으로 이루어진 버퍼층(2)을 형성한다. 그때, 예를 들면, 기판(1)의 온도는 520℃로 해서 원료 가스에는 트리메틸 갈륨 가스[(CH3)3Ga]와 암모니아 가스(NH3)를 이용한다. 계속해서, 버퍼층(2) 상에 예를 들면 MOCVD법에 의해 동일하게 하여 GaN으로 이루어진 하부층(3)을 형성한다. 단지, 기판(1)의 온도는 1020℃로 한다. 또한, 이 하부층(3)에는 도 3a에서 세선으로 나타낸 바와 같이 고농도의 관통 전위 M이 존재하고 있다.
계속해서, 하부층(3) 상에 예를 들면 CVD(Chemical Vapor Deposition)법에 의해 기판(1)의 온도를 450℃로 하여 SiO2로 이루어진 제1 마스크층(4a)을 형성한다. 그 후, 그 위에 도시하지 않은 레지스트막을 도포하여 포토리소그래피에 의해 복수의 평행한 띠 형상의 마스크 패턴을 형성하고, 이것을 마스크로 하여 에칭을 행하고 제1 마스크층(4a)을 선택적으로 제거하여 <11-20> 방향으로 연장된 띠 형상의 복수의 마스크부(4d)와 복수의 개구부(4c)를 각각 형성한다.
제1 마스크층(4a)을 형성한 후, 아세톤(CH3COCH3)과 메탄올(CH3OH)에 의해 세정을 행하고, 다시 희석한 염산(HCl) 또는 희석한 불화수소산(HF)에 10초 정도 침지(immerse)한 후 순수한 물로 세정을 행한다.
그 후, 제1 마스크층(4a) 상에 예를 들면, 할라이드 기상 성장법에 의해 GaN으로 이루어진 제1 선택 성장층(5a)을 가로 방향으로 선택적으로 성장시킨다. 여기서, 할라이드 기상 성장법이란, 할로겐이 이송 또는 반응에 기여하는 기상 성장법을 말한다(또, 할라이드 기상 성장법은 하이드라이드 기상 성장법이라고도 한다). 그때, 예를 들면, 기판(1)의 온도는 1000℃로 해서 원료에는 암모니아와 금속 갈륨과 염산을 이용한다. 구체적으로는, 예를 들면, 2리터/분의 유량으로 암모니아 가스를 흘리면서 기판(1)을 1000℃까지 가열한 후 금속 갈륨 상에 염산가스를 흘려서 염화 갈륨(GaCl) 가스를 공급한다. GaCl 가스의 공급 조건은 성장 속도가 20㎛/시간 정도가 되도록 한다.
이에 따라, 예를 들면 9분간 성장을 행하면, 도 3a에 도시한 바와 같이, 제1 마스크층(4a)의 개구부(4c)의 상측에서 {1-101}면으로 둘러싸인 산과 같은 형상으로 돌기한 제1 선택 성장층(5a)이 형성된다. 여기서, 제1 선택 성장층(5a) 중 제1 마스크층(4a)의 개구부(4c)의 상측에 위치하는 영역에서는, 하부층(3)으로부터의 관통 전위 M이 C축 방향(즉, 적층 방향)에 따라 전해지므로, 하부층(3)과 동일하게 관통 전위 M이 발생한다. 한편, 제1 선택 성장층(5a) 중 마스크부(4d)의 상측에 위치하는 영역에서는 가로 방향으로 성장이 발생하므로, 하부층(3)으로부터의 관통 전위 M은 전해 지지 않아 관통 전위 M은 발생하지 않는다. 또한, 제1 선택 성장층(5a)의 성장 시간은 제1 선택 성장층(5a)이 가로 방향으로 선택적으로 성장하여 마스크부(4d) 상을 완전히 덮어 다시 조금 성장하는 정도의 시간으로 하는 것이 바람직하다.
제1 선택 성장층(5a)을 형성한 후, 도 3b에 도시한 바와 같이, 그 위에 제1 마스크층(4a)과 동일하게 하여 제2 마스크층(4b)을 형성함과 함께 복수의 마스크부(4d)와 복수의 개구부(4c)를 각각 형성한다. 단지, 제2 마스크층(4b)에서는 개구부(4c)를 제1 마스크층(4a)과 다른 위치에 형성하고 제1 마스크층(4a)의 개구부(4c)를 적층 방향으로부터 보아 제2 마스크층(4b)의 마스크부(4d)에서 완전히 덮도록 한다. 즉, 제1 마스크층(4a)의 개구부(4c) 상에 제2 마스크층(4b)의 마스크부(4d)가 위치하고, 제1 마스크층(4a)의 마스크부(4d) 상에 제2 마스크층(4b)의 개구부(4c)가 위치하도록 한다. 이에 따라, 제2 마스크층(4b)의 개구부(4c)가 제1 선택 성장층(5a)의 오목부에 대응하여 형성된다.
제2 마스크층(4b)을 형성한 후, 아세톤과 메탄올에 의해 세정을 행하고, 다시 희석한 염산 또는 희석한 불화수소산에 10초 정도 침지한 후, 순수한 물에 의해 세정을 행한다.
그 후, 제2 마스크층(4b) 상에, 제1 선택 성장층(5a)과 동일하게 하여, 제2 선택 성장층(5b)을 가로 방향으로 선택적으로 성장시킨다. 이에 따라, 예를 들면 16분간 성장을 행하면 도 3c에 도시한 바와 같이, 제2 마스크층(4b)의 개구부(4c)의 상측에서 제1 선택 성장층(5a)의 오목부를 매립하도록 우선적으로 성장이 발생하여 표면이 거의 평탄한 제2 선택 성장층(5b)이 형성된다. 즉, 제1 선택 성장층(5a) 및 제2 선택 성장층(5b)을 두껍게 성장시키지 않아도 표면이 평탄해진다.
여기서, 제2 선택 성장층(5b) 중 제2 마스크층(4b)의 마스크부(4d)의 상측에 위치하는 영역에서는 가로 방향으로 성장이 발생하므로, 제1 마스크층(4a)의 개구부(4c)를 통해 하부층(3)으로부터 전해진 제1 선택 성장층(5a)의 관통 전위 M은 차단되어 관통 전위 M은 발생하지 않는다. 또한, 제2 선택 성장층(5b) 중 제2 마스크층(4b)의 개구부(4b)의 상측에 위치하는 영역에서도, 그 아래의 제1 선택 성장층(5a)의 영역에 관통 전위 M이 존재하지 않으므로, 관통 전위 M은 발생하지 않는다. 즉, 제2 선택 성장층(5a)에서는 전면에서 관통 전위 M이 발생하지 않는다.
또한, 제2 선택 성장층(5b)의 성장 시간은 표면이 평탄해지도록 충분한 시간으로 하는 것이 바람직하다. 이를 테면, 여기서 나타난 조건에 의해 제1 선택 성장층(5a) 및 제1 선택 성장층(5b)을 각각 성장시키는 경우에는 2층 합쳐서 약 8㎛ 정도의 두께로 표면이 거의 평탄해진다.
이와 같이 해서, 제2 선택 성장층(5b)을 형성한 후, 그 위에 예를 들면 MOCVD법에 의해 각 반도체층, 즉, n측 컨택트층(6), n형 클래드층(7), 제1 가이드층(8), 활성층(9), 제2 활성층(10), p형 클래드층(12) 및 p측 컨택트층(13)을 각각 성장시킨다. 그때, 예를 들면, 기판(1)의 온도는 800 ∼ 1000℃로 하고 알루미늄의 원료 가스로서는 트리메틸 알루미늄 가스((CH3)3Al), 갈륨의 원료 가스로서는 트리메틸 갈륨 가스, 질소의 원료 가스로서는 암모니아 가스, 규소의 원료 가스로서는 모노 실란 가스(SiH4), 마그네슘의 원료 가스로서는 비스메틸시클로펜타디에닐마그네슘 가스(MeCp2Mg)나 비스시클로펜타디에닐마그네슘 가스(Cp2Mg)를 각각 이용한다. 또, 이들의 각 반도체층에는 제2 선택 성장층(5b)에 관통 전위 M이 존재하지 않으므로, 관통 전위 M은 발생하지 않는다.
각 반도체층을 각각 형성한 후, p측 컨택트층(13) 상에 예를 들면 CVD법에 의해, SiO2로 이루어진 절연층(14)을 형성한다. 다음에, 절연층(14) 상에 도시하지 않은 레지스트막을 도포하고, 포토리소그래피에 의해서 p측 전극(15)의 형성 위치에 대응한 마스크 패턴을 형성한다. 그 후, 이것을 마스크로서 에칭을 행하고 절연층(14)을 선택적으로 제거하여 p측 전극(15)의 형성 위치에 대응하는 개구(14a)를 형성한다.
계속해서, 전면(즉, 절연층(14)이 선택적으로 제거된 p측 컨택트층(13) 상 및 도시하지 않은 레지스트막 상)에, 예를 들면, 니켈 및 금을 순차 증착하고, 도시하지 않은 레지스트막을 이 레지스트막 상에 증착된 니켈 및 금과 함께 제거하여(리프트오프(lift off)) p측 전극(15)을 형성한다.
p측 전극(15)을 형성한 후, n측 전극(16)의 형성 위치에 대응하여 절연층(14), p측 컨택트층(13), p형 클래드층(12), 제2 가이드층(11), 열화 방지층(10), 활성층(9), 제1 가이드층(8) 및 n형 클래드층(7)을 순차 선택적으로 제거한다. 그 후, n측 컨택트층(6) 상에 티탄, 알루미늄 및 금을 선택적으로 순차 증착하여 n측 전극(16)을 형성한다.
n측 전극(16)을 형성한 후, 기판(1)을 p측 전극(15)의 길이 방향(공진기 길이 방향)과 수직으로 소정의 폭으로 벽개(劈開)하고 그 벽개면에 반사 거울층을 형성한다. 이에 따라, 도 1에 도시한 반도체 발광 소자가 형성된다.
또한, 이 반도체 발광 소자는 다음과 같이 해서 제조할 수 있다. 도 4는 그 외의 제조 방법에서의 공정의 일부를 나타낸 것에 있다.
이 제조 방법에서는 우선, 기판(1)을 준비하고 이전의 제조 방법과 동일하게 하여 버퍼층(2)과 하부층(3)을 형성한다. 계속해서, 하부층(3) 상에 이전의 제조 방법과 동일하게 하여 제1 마스크층(4a)을 형성한 후, 복수의 마스크부(4d)와 복수의 개구부(4c)를 각각 형성하여 세정한다.
계속해서, 제1 마스크층(4a) 상에 예를 들면 MOCVD법에 의해 GaN으로 이루어진 제1 선택 성장층(5a)을 가로 방향으로 선택적으로 성장시킨다. 그때, 예를 들면, 기판(1)의 온도는 1050℃로 하고, 원료 가스로는 암모니아 가스와 트리메틸 갈륨 가스를 이용한다. 구체적으로는, 예를 들면, 10리터/ 분의 많은 유량으로 암모니아 가스를 흘리면서 성장 속도가 4㎛/시간 정도가 되도록 트리메틸 갈륨 가스를 공급하여 상압(常壓) 하에서 반응시킨다.
이에 따라, 예를 들면 45분간 성장을 행하면, 도 4a에 도시한 바와 같이, 제1 마스크층(4a)의 개구부(4c)의 상측에 위치하는 영역이 약간 팽창된 거의 평탄한 제1 선택 성장층(5a)이 형성된다. 여기서, 제1 선택 성장층(5a) 중 제1 마스크층(4a)의 개구부(4c)의 상측에 위치하는 영역에서는, 이전의 제조 방법과 동일하게, 하부층(3)으로부터의 관통 전위 M이 전해져 관통 전위 M이 발생한다. 한편, 제1 선택 성장층(5a) 중 마스크부(4d)의 상측에 위치하는 영역에서는, 이전의 제조 방법과 동일하게, 가로 방향으로의 성장에 의해 하부층(3)으로부터의 관통 전위 M은 차단되어 관통 전위 M은 발생하지 않는다.
제1 선택 성장층(5a)을 형성한 후, 도 4b에 도시한 바와 같이, 그 위에 이전의 제조 방법과 동일하게 하여 제2 마스크층(4b)을 형성함과 함께, 복수의 마스크부(4d)와 복수의 개구부(4c)를 각각 형성하여 세정한다.
그 후, 제2 마스크층(4b) 상에 제1 선택 성장층(5a)과 동일하게 하여 제2 선택 성장층(5b)을 가로 방향으로 선택적으로 성장시킨다. 이에 따라, 예를 들면 1시간 성장을 행하면 도 4c에 도시한 바와 같이 표면이 거의 평탄한 제2 선택 성장층(5b)이 형성된다. 여기서, 제2 선택 성장층(5b) 중 제2 마스크층(4b)의 마스크부(4d)의 상측에 위치하는 영역에서는, 이전의 제조 방법과 동일하게, 제1 마스크층(4a)의 개구부(4c)를 통해 하부층(3)으로부터 전해진 제1 선택 성장층(5a)의 관통 전위 M은 차단되어 관통 전위 M은 발생하지 않는다. 또한, 제2 선택 성장층(5b) 중 개구부(4b)의 상측에 위치하는 영역에서도, 이전의 제조 방법과 동일하게 그 아래의 제1 선택 성장층(5)의 영역에 관통 전위 M이 존재하지 않으므로 관통 전위 M은 발생하지 않는다. 즉, 제2 선택 성장층(5b)에서는 전면에서 관통 전위 M이 발생하지 않는다. 이를 테면, 여기서 제시된 조건에 의해 제1 선택 성장층(5a) 및 제2 선택 성장층(5b)을 각각 성장시키는 경우에는 2층 합쳐서 약 7㎛ 정도의 두께로 표면이 거의 평탄해진다.
이와 같이 해서, 제2 선택 성장층(5b)을 형성한 후, 이전의 제조 방법과 동일하게 하여 각 반도체층, 즉, n측 컨택트층(6), n형 클래드층(7), 제1 가이드층(8), 활성층(9), 제2 활성층(10), p형 클래드층(12) 및 p측 컨택트층(13)을 각각 성장시킨다. 그 후, 이전의 제조 방법과 동일하게 하여 절연층(14), p측 전극(15) 및 n측 전극(16)을 형성하여, 소정의 폭으로 벽개(劈開)(cleave)하여 반사 거울층을 형성한다. 이에 따라, 도 1에 도시한 반도체 발광 소자가 형성된다.
이와 같이 해서 제조한 반도체 발광 소자는 다음과 같이 작용한다.
이 반도체 발광 소자에서는, n측 전극(16)과 p측 전극(15) 간에 소정의 전압이 인가되면, 활성층(9)에 전류가 주입되며 전자-정공 재결합에 의해 발광이 발생한다. 여기서는, 기판(1)과 반도체층(n측 컨택트층(6), n형 클래드층(7), 제1 가이드층(8), 활성층(9), 열화 방지층(10), 제2 가이드층(11), p형 클래드층(12) 및 p측 컨택트층(13)) 간에 제1 마스크층(4a) 및 제2 마스크층(4b)과 제1 선택 성장층(5a) 및 제2 선택 성장층(5b)을 교대로 구비하고 있으므로, 이들에 의해 적층 방향으로 관통 전위 M이 전해지는 것이 차단되며, 반도체층에서의 관통 전위 M의 밀도가 낮아지고 있다. 따라서, 전압의 인가에 의한 열화가 발생하기 어렵고, 사용에 의한 동작 전압의 상승이 억제되어 소자의 수명이 길어진다.
이와 같이 본 실시 형태에 따른 반도체 발광 소자에 따르면, 제1 마스크층(4a) 및 제2 마스크층(4b)과 제1 선택 성장층(5a) 및 제2 선택 성장층(5b)을 교대로 구비하도록 했으므로, 제1 선택 성장층(5a) 및 제2 선택 성장층(5b)의 두께를 얇게 할 수 있음과 함께, 전면에서 관통 전위 M의 밀도를 저감시킬 수 있다. 따라서, 사파이어로 이루어진 기판(1)과의 격자 부정합에 의한 결함이나 휘어짐의 발생을 방지할 수 있으며, 소자의 품질을 유지할 수 있음과 함께 사용에 의한 동작 전압의 상승을 억제할 수 있어 소자의 수명을 연장시킬 수 있다.
또한, 이 반도체 발광 소자에 따르면, 제1 마스크층(4a)의 개구부(4c)를 적층 방향에서 제2 마스크층(4b)의 마스크부(4d)에서 완전히 덮도록 했으므로, 하부층(3)으로부터 관통 전위 M이 전해지는 것을 유효하게 차단할 수 있다.
또한, 본 실시 형태에 따른 반도체 발광 소자의 제조 방법에 따르면, 제1 마스크층(4a) 및 제2 마스크층(4b)과 제1 선택 성장층(5a) 및 제2 선택 성장층(5b)을 교대로 적층한 후, 각 반도체층(n측 컨택트층(6), n형 클래드층(7), 제1 가이드층(8), 활성층(9), 제2 활성층(10), p형 클래드층(12) 및 p측 컨택트층(13))을 각각 적층하도록 했으므로, 제1 선택 성장층(5a) 및 제2 선택 성장층(5b)의 두께를 얇게 할 수 있음과 함께, 전면에서 관통 전위 M의 밀도를 저감할 수 있다. 따라서, 성장 시간을 단축할 수 있어 제조 효율을 향상시킬 수 있음과 함께, 발광 영역의 형성 위치가 한정되는 일 없이 제조에서의 자유도가 커져 용이하게 본 발명의 반도체 발광 소자를 제조할 수 있다.
또한, 제2 선택 성장층(5b)을 그 위에 적층하는 반도체층과 동일한 방법(본 실시 형태에서는 MOCVD법)에 의해 형성하면, 이들을 연속하여 성장시킬 수 있으며 불순물의 혼입을 방지할 수 있음과 함께, 제조 공정을 간소화할 수 있다.
＜제2 실시 형태＞
도 5는 본 발명의 제2 실시 형태에 따른 반도체 발광 소자를 나타낸 것이다. 이 제2 실시 형태는 기판(1)이 n형 불순물로서 예를 들면, 규소를 첨가한 n형 단결정 GaN으로 구성됨과 함께, n측 전극(16)이 기판(1)의 이면에 형성되며 또한 기판(1) 상에 직접 제1 마스크층(4a)이 형성되며 또한 제2 선택 성장층(5b)과 n형 클래드층(7) 간에 하부층(21)을 구비한 것을 제외하고, 제1 실시 형태와 동일한 구성을 갖고 있다. 따라서, 여기서는 동일한 구성 요소에는 동일한 부호를 붙여서 그 상세한 설명을 생략하기로 한다.
즉, 이 반도체 발광 소자는 기판(1)을 도전성의 재료로 구성하고, n측 전극(16)을 기판(1)의 이면에 형성하도록 한 것이다. 또한, 기판(1)을 그 위에 형성하는 반도체층과 동일한 III족 나이트라이드 화합물 반도체로 구성하고, 기판(1) 상에 직접 제1 마스크층(4a) 및 제1 선택 성장층(5a)을 적층할 수 있게 되어 있다. 또한, 선택 성장층(5)은 제1 실시 형태와는 달리 도전성이 필요하므로, n형 불순물로서 예를 들면, 규소를 첨가한 n형 GaN으로 구성되어 있다. 또한, 하부층(21)은 예를 들면, n형 불순물로서 규소를 첨가한 n형 GaN으로 구성되어 있다.
이러한 구성을 갖는 반도체 발광 소자는 제1 실시 형태와 동일하게 하여 제조할 수 있음과 함께, 제1 실시 형태와 동일하게 작용하여 제1 실시 형태와 동일한 효과를 갖는다.
이상, 각 실시 형태를 예로 들어 본 발명을 설명했지만, 본 발명은 상기 각 실시 형태에 한정되는 것은 아니고, 여러 가지의 변형이 가능하다. 예를 들면, 상기 각 실시 형태에서는 버퍼층(2), 하부층(3, 21), 선택 성장층(5), n형 컨택트층(6), n형 클래드층(7), 제1 가이드층(8), 활성층(9), 열화 방지층(10), 제2 가이드층(11), p형 클래드층(12) 및 p측 컨택트층(13)을 각각 구성하는 반도체에 대해 구체적인 예를 들어 설명했지만, 본 발명은 다른 적절한 반도체에 의해 각층을 각각 구성하는 경우에도 적용할 수 있다. 단지, 본 발명은 적절한 III족 나이트라이드 화합물 반도체(즉, 갈륨, 알루미늄, 붕소 및 인듐으로 이루어진 군에서 선택된 적어도 1종류의 III족 원소와, 질소를 포함하는 III족 나이트라이드 화합물 반도체)에 의해 각 층을 각각 구성하는 경우에 특히 유효하다.
또한, 상기 각 실시 형태에서는 2층의 마스크층(제1 마스크층(4a) 및 제2 마스크층(4b))을 구비한 경우에 대해 구체적으로 설명했지만, 3층 이상의 마스크층을 구비하는 경우에도 동일하게 구성할 수 있으며, 동일하게 하여 제조할 수 있다. 단지, 그 경우, 상기 각 실시 형태에서는 제1 마스크층(4a)의 개구부(4c)를 적층 방향으로부터 보아 제2 마스크층(4b)의 마스크부(4d)에 의해 완전하게 덮도록 했지만, 복수의 마스크층의 마스크부에 의해 완전하게 덮도록 해도 좋다. 즉, 적어도 1층의 마스크층은 다른 적어도 1층의 마스크층과 개구부의 형성 위치가 상이하고, 개구부가 적층 방향으로부터 보아 다른 적어도 1층의 마스크층의 마스크부에 의해 완전히 덮여지게 되면 좋다.
또한, 상기 각 실시 형태에서는 제1 마스크층(4a) 및 제2 마스크층(4b)에 띠 형상의 개구부(4c)와 마스크부(4d)를 각각 설치하도록 했지만, 개구부(4c) 및 마스크부(4d)의 형상은 어떤 것이라도 좋으며, 적어도 1층의 마스크층의 개구부가 적층 방향으로부터 보아 다른 적어도 1층의 마스크층의 마스크부에 의해 완전히 덮어지면 좋다.
또한, 상기 각 실시 형태에서는 제1 마스크층(4a) 및 제2 마스크층(4b)을 유전체로 구성하도록 했지만, 제1 선택 성장층(5a) 및 제1 선택 성장층(5b)이 적층 방향으로 성장하는 것을 저지할 수 있으면 그 외의 재료로 구성하도록 해도 좋다.
또한, 상기 제1 실시 형태에서는 제1 마스크층(4a) 및 제1 선택 성장층(5a)을 하부층(3) 상에 각각 형성하도록 했지만, 버퍼층(2) 상에 각각 형성하도록 해도 좋다.
덧붙여, 상기 각 실시 형태에서는 활성층(9)을 제1 가이드층(8)과 제2 가이드층(22)에 끼우고 또한 그것을 n형 클래드층(7)과 p형 클래드층(12)에 끼운 반도체 발광 소자에 대해 설명했지만, 본 발명은 활성층을 가이드층을 삽입하지 않고서 클래드층에서 끼운 것 등 여러 가지의 구조를 갖는 반도체 발광 소자에 대해 적용할 수 있다.
또한, 상기 각 실시 형태에서는 반도체 발광 소자로서 반도체 레이저를 구체적으로 예를 들어 설명했지만, 본 발명은 LED 등의 그 외의 반도체 발광 소자에 대해서도 적용할 수 있다. 또한, 상기 각 실시 형태에서는 반도체 발광 소자에 대해서만 설명했지만, 본 발명은 FET(Field Effect Transistor; 전계 효과 트랜지스터) 등 그 외의 반도체 소자에 대해서도 적용할 수 있다.
덧붙여, 상기 각 실시 형태에서는 제1 선택 성장층(5a) 및 제2 선택 성장층(5b)을 MOCVD법이나 할라이드 기상 성장법에 의해 성장시키는 경우에 대해 설명했지만, 분자선 에피택시(Molecular Beam Epitaxy ; MBE)법 등의 다른 기상 성장법에 의해 성장시키도록 해도 좋다. 또한, 상기 각 실시 형태에서는 버퍼층(2), 하부층(3, 21), n형 컨택트층(6), n형 클래드층(7), 제1 가이드층(8), 활성층(9), 열화 방지층(10), 제2 가이드층(11), p형 클래드층(12) 및 p측 컨택트층(13)을 MOCVD법에 의해 형성하는 경우에 대해 설명했지만, MBE법이나 할라이드법 등의 다른 기상 성장법에 의해 형성하도록 해도 좋다.
또한, 상기 각 실시 형태에서는 제1 선택 성장층(5a) 및 제2 선택 성장층(5b)을 성장시킬 때의 조건에 대해 구체적인 예를 들어 설명했지만, 그 외에 여러 가지의 조건에 의해 성장시키도록 해도 좋다. 예를 들면, 할라이드 기상 성장법에 의해 성장시키는 경우에도 상기 제1 실시 형태와는 다른 조건으로 함으로써, 상기 제2 실시 형태에서 도시한 바와 같이 표면이 비교적 평탄한 제2 선택 성장층(5b)을 성장시킬 수 있다. 또한, 이와 같이 비교적 평탄한 표면을 갖는 제2 선택 성장층(5b)을 성장시키면, 그 위에 마스크층(4a, 4b)을 용이하게 형성할 수 있으므로 바람직하다.
이상 설명한 바와 같이, 첨부된 청구항 1 내지 청구항 10 중 어느 한 항에 기재된 반도체 소자에 따르면, 마스크층과 선택 성장층을 각각 2층 이상 교대로 구비하도록 했으므로, 선택 성장층의 두께를 얇게 할 수 있음과 함께 전면에서 관통 전위의 밀도를 저감할 수 있다. 따라서, 예를 들면 사파이어로 이루어진 기판과의 격자 부정합에 의한 결함이나 휘어짐의 발생을 방지할 수 있으며, 소자의 품질을 유지할 수 있음과 함께 관통 전위의 감소에 의한 소자의 품질 향상도 꾀할 수 있다고 하는 효과를 발휘한다.
또한, 청구항 11 내지 청구항 21 중 어느 한 항에 기재된 반도체 소자의 제조 방법에 따르면, 마스크층과 선택 성장층을 각각 2층 이상 교대로 적층한 후, 반도체층을 적층하도록 했으므로, 선택 성장층의 두께를 얇게 할 수 있음과 함께 전면에서 관통 전위의 밀도를 저감할 수 있다. 따라서, 성장 시간을 단축할 수 있으며 제조 효율을 향상시킬 수 있음과 함께 제조에서의 자유도가 커져서 용이하게 본 발명의 반도체 소자를 제조하는 것이 가능하다는 효과를 발휘한다.
또한, 청구항 22 내지 청구항 31 중 어느 한 항에 기재된 반도체 발광 소자에 따르면, 본 발명의 반도체 소자와 동일한 구성을 구비하도록 했으므로, 본 발명의 반도체 소자와 동일하게 선택 성장층의 두께를 얇게 할 수 있음과 함께 전면에서 관통 전위의 밀도를 저감할 수 있다. 따라서, 예를 들면 사파이어로 이루어진 기판과의 격자 부정합에 의한 결함이나 휘어짐의 발생을 방지할 수 있으며 소자의 품질을 유지할 수 있음과 함께, 사용에 의한 동작 전압의 상승을 억제할 수 있어 소자의 수명을 연장시킬 수 있다고 하는 효과를 발휘한다.
도 1은 본 발명의 제1 실시 형태에 따른 반도체 발광 소자의 구성을 나타낸 단면도.
도 2는 도 1에 도시한 반도체 발광 소자의 일부를 확대하여 나타낸 단면도.
도 3a, 도 3b 및 도 3c는 도 1에 도시한 반도체 발광 소자의 제조 공정을 나타낸 단면도.
도 4a, 도 4b 및 도 4c는 도 1에 도시한 반도체 발광 소자의 다른 제조 공정을 나타낸 단면도.
도 5는 본 발명의 제2 실시 형태에 따른 반도체 발광 소자의 구성을 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1: 기판
2: 버퍼층
3, 21: 하부층
4a: 제1 마스크층
4b: 제2 마스크층
4c: 개구부
4d: 마스크부
5a: 제1 선택 성장층
5b: 제2 선택 성장층
6: n측 컨택트층
7: n형 클래드층(제1 도전형 클래드층)
8: 제1 가이드층
9: 활성층
10: 열화 방지층
11: 제2 가이드층
12: p형 클래드층(제2 도전형 클래드층)
13: p측 컨택트층
l4: 절연층
15: p측 전극
16: n측 전극
M: 관통 전위
L1: 마스크폭
L2: 피치폭
L3: 개구폭

Claims (31)

  1. 반도체 소자로서,
    개구부가 형성된 마스크층과, 상기 마스크층을 통해 선택적으로 성장된 반도체로 이루어진 선택 성장층을, 각각 2층 이상 교대로 포함하는 것을 특징으로 하는 반도체 소자.
  2. 제1항에 있어서, 상기 복수의 마스크층 중 적어도 1층은 다른 적어도 1층과 개구부의 형성 위치가 상이하며, 적층 방향으로부터 보아 개구부가 다른 적어도 1층의 마스크부에 의해 완전히 덮여져 있는 것을 특징으로 하는 반도체 소자.
  3. 제1항에 있어서, 상기 마스크층은 유전체로 이루어진 것을 특징으로 하는 반도체 소자.
  4. 제3항에 있어서, 상기 마스크층은 이산화규소(silicon dioxide), 질화규소(silicon nitride), 또는 산화알루미늄(aluminum oxide)으로 이루어진 것을 특징으로 하는 반도체 소자.
  5. 제1항에 있어서, 기판상에 상기 마스크층과 상기 선택 성장층을 통해 적층된 반도체층을 포함함과 함께, 상기 반도체층은 갈륨(Ga), 알루미늄(Al), 붕소(B) 및 인듐(In)으로 이루어진 군 중 적어도 1종류의 III족 원소와 질소(N)를 포함하는 III족 나이트라이드 화합물 반도체로 이루어진 것을 특징으로 하는 반도체 소자.
  6. 제5항에 있어서, 상기 선택 성장층은 갈륨과 질소를 포함하는 III족 나이트라이드 화합물 반도체로 이루어진 것을 특징으로 하는 반도체 소자.
  7. 제5항에 있어서, 상기 기판은 사파이어로 이루어진 것을 특징으로 하는 반도체 소자.
  8. 제7항에 있어서, 상기 마스크층은 상기 기판상에 버퍼층(buffer layer)을 개재하여 형성된 것을 특징으로 하는 반도체 소자.
  9. 제5항에 있어서, 상기 기판은 단결정의 갈륨 나이트라이드(gallium nitride)로 이루어진 것을 특징으로 하는 반도체 소자.
  10. 제9항에 있어서, 상기 마스크층은 상기 기판상에 직접 형성된 것을 특징으로 하는 반도체 소자.
  11. 반도체 소자의 제조 방법으로서,
    기판상에, 개구부를 갖는 마스크층과, 상기 마스크층을 통해 선택적으로 성장시킨 반도체로 이루어진 선택 성장층을, 각각 2층 이상 교대로 적층하는 공정과,
    마스크층과 선택 성장층을 각각 2층 이상 적층한 후, 그 위에 반도체층을 적층하는 공정
    을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  12. 제11항에 있어서, 마스크층의 형성에서는, 복수의 마스크층 중 적어도 1층에 대해, 개구부를 다른 적어도 1층과 상이한 위치에 형성하고, 상기 개구부를 적층 방향으로부터 보아 다른 적어도 1층의 마스크부에 의해 완전히 덮이도록 하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  13. 제11항에 있어서, 상기 마스크층을 유전체에 의해 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  14. 제13항에 있어서, 상기 마스크층을 이산화규소, 질화규소, 또는 산화알루미늄에 의해 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  15. 제11항에 있어서, 상기 반도체층을 갈륨(Ga), 알루미늄(Al), 붕소(B) 및 인듐(In)으로 이루어진 군 중 적어도 1 종류의 III족 원소와 질소(N)를 포함하는 III족 나이트라이드 화합물 반도체에 의해 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  16. 제15항에 있어서, 상기 선택 성장층을 갈륨과 질소를 포함하는 III족 나이트라이드 화합물 반도체에 의해 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  17. 제11항에 있어서, 상기 선택 성장층을 기상 성장법(vapor deposition method)에 의해 성장시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
  18. 제11항에 있어서, 상기 기판으로서는 사파이어를 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  19. 제18항에 있어서, 상기 기판상에 버퍼층을 개재하여 마스크층을 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  20. 제11항에 있어서, 상기 기판으로서는 단결정의 갈륨 나이트라이드를 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  21. 제20항에 있어서, 상기 기판상에 마스크층을 직접 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  22. 기판상에, 각각 반도체로 이루어진 제1 도전형 클래드층, 활성층 및 제2 도전형 클래드층이 적어도 순차 적층된 반도체 발광 소자로서,
    기판과 제1 도전형 클래드층 간에 개구부가 형성된 마스크층과, 상기 마스크층을 통해 선택적으로 성장된 반도체로 이루어진 선택 성장층을, 각각 2층 이상 교대로 포함하는 것을 특징으로 하는 반도체 발광 소자.
  23. 제22항에 있어서, 복수의 상기 마스크층 중 적어도 1층은 다른 적어도 1층과 개구부의 형성 위치가 상이하며 적층 방향으로부터 보아 개구부가 다른 적어도 1층의 마스크부에 의해 완전히 덮여져 있는 것을 특징으로 하는 반도체 발광 소자.
  24. 제22항에 있어서, 상기 마스크층은 유전체로 이루어진 것을 특징으로 하는 반도체 발광 소자.
  25. 제24항에 있어서, 상기 마스크층은 이산화규소, 질화규소, 또는 산화알루미늄으로 이루어진 것을 특징으로 하는 반도체 발광 소자.
  26. 제22항에 있어서, 상기 반도체층은 갈륨(Ga), 알루미늄(Al), 붕소(B) 및 인듐(In)으로 이루어진 군 중 적어도 1 종류의 III족 원소와 질소(N)를 포함하는 III족 나이트라이드 화합물 반도체로 이루어진 것을 특징으로 하는 반도체 발광 소자.
  27. 제26항에 있어서, 상기 선택 성장층은 갈륨과 질소를 포함하는 III족 나이트라이드 화합물 반도체로 이루어진 것을 특징으로 하는 반도체 발광 소자.
  28. 제22항에 있어서, 상기 기판은 사파이어로 이루어진 것을 특징으로 하는 반도체 발광 소자.
  29. 제28항에 있어서, 상기 마스크층은 상기 기판상에 버퍼층을 개재하여 형성된 것을 특징으로 하는 반도체 발광 소자.
  30. 제22항에 있어서, 상기 기판은 단결정의 갈륨 나이트라이드로 이루어진 것을 특징으로 하는 반도체 발광 소자.
  31. 제30항에 있어서, 상기 마스크층은 상기 기판상에 직접 형성된 것을 특징으로 하는 반도체 발광 소자.
KR1019980044502A 1997-10-24 1998-10-23 반도체 소자 및 그 제조 방법과, 반도체 발광 소자 KR100588439B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-293036 1997-10-24
JP29303697A JP3925753B2 (ja) 1997-10-24 1997-10-24 半導体素子およびその製造方法ならびに半導体発光素子

Publications (2)

Publication Number Publication Date
KR19990037331A KR19990037331A (ko) 1999-05-25
KR100588439B1 true KR100588439B1 (ko) 2006-08-30

Family

ID=17789670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980044502A KR100588439B1 (ko) 1997-10-24 1998-10-23 반도체 소자 및 그 제조 방법과, 반도체 발광 소자

Country Status (3)

Country Link
US (2) US6111277A (ko)
JP (1) JP3925753B2 (ko)
KR (1) KR100588439B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100936002B1 (ko) * 2007-12-11 2010-01-08 삼성전기주식회사 발광소자용 반도체 기판 및 그 제조 방법

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3283802B2 (ja) * 1997-09-29 2002-05-20 日本電気株式会社 選択成長法を用いた半導体層及びその成長方法、選択成長法を用いた窒化物系半導体層及びその成長方法、窒化物系半導体発光素子とその製造方法
JP4314887B2 (ja) * 1997-11-26 2009-08-19 日亜化学工業株式会社 窒化物半導体素子
JP3301601B2 (ja) * 1998-01-27 2002-07-15 日亜化学工業株式会社 窒化物半導体発光素子
KR100464296B1 (ko) * 1998-02-05 2005-03-08 삼성전자주식회사 단결정 박막 성장 방법
WO1999044224A1 (en) * 1998-02-27 1999-09-02 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP3470623B2 (ja) * 1998-11-26 2003-11-25 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置
KR100304664B1 (ko) * 1999-02-05 2001-09-26 윤종용 ＧａＮ막 제조 방법
JP3594826B2 (ja) 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
TW449937B (en) * 1999-02-26 2001-08-11 Matsushita Electronics Corp Semiconductor device and the manufacturing method thereof
JP3656456B2 (ja) * 1999-04-21 2005-06-08 日亜化学工業株式会社 窒化物半導体素子
JP4523097B2 (ja) * 1999-11-30 2010-08-11 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体レーザダイオード
JP4547746B2 (ja) * 1999-12-01 2010-09-22 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法
JP2001168028A (ja) 1999-12-03 2001-06-22 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法
JP2001176805A (ja) * 1999-12-16 2001-06-29 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法
JP3623713B2 (ja) * 2000-03-24 2005-02-23 日本電気株式会社 窒化物半導体発光素子
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US7304325B2 (en) * 2000-05-01 2007-12-04 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor light-emitting device
US6469320B2 (en) 2000-05-25 2002-10-22 Rohm, Co., Ltd. Semiconductor light emitting device
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP2002190635A (ja) * 2000-12-20 2002-07-05 Sharp Corp 半導体レーザ素子およびその製造方法
US6992394B2 (en) * 2000-12-28 2006-01-31 Infineon Technologies Ag Multi-level conductive lines with reduced pitch
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
WO2002065556A1 (fr) * 2001-02-15 2002-08-22 Sharp Kabushiki Kaisha Element de source lumineuse a semi-conducteur a base de nitrure et son procede de realisation
JP2002270516A (ja) * 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
JP3909811B2 (ja) * 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法
GB2376563A (en) * 2001-06-13 2002-12-18 Sharp Kk A method of growing a magnesium-doped nitride semiconductor material
KR100425680B1 (ko) * 2001-07-12 2004-04-03 엘지전자 주식회사 질화물 반도체 박막 형성방법
KR100437775B1 (ko) * 2001-10-11 2004-06-30 엘지전자 주식회사 질화물 반도체 기판 제조방법
WO2003038957A1 (en) * 2001-10-29 2003-05-08 Sharp Kabushiki Kaisha Nitride semiconductor device, its manufacturing method, and semiconductor optical apparatus
JP2003218034A (ja) * 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3912117B2 (ja) 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
JP2003282478A (ja) * 2002-01-17 2003-10-03 Sony Corp 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法
JP2003218395A (ja) * 2002-01-18 2003-07-31 Sony Corp 半導体発光素子、半導体レーザ素子及びこれを用いた発光装置
JP3899936B2 (ja) * 2002-01-18 2007-03-28 ソニー株式会社 半導体発光素子及びその製造方法
JP3815335B2 (ja) * 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
CN100353624C (zh) * 2002-03-08 2007-12-05 松下电器产业株式会社 半导体激光器和其制造方法
US6791120B2 (en) 2002-03-26 2004-09-14 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
JP4443097B2 (ja) * 2002-06-20 2010-03-31 ソニー株式会社 ＧａＮ系半導体素子の作製方法
US6699760B2 (en) * 2002-06-25 2004-03-02 Lucent Technologies, Inc. Method for growing layers of group III-nitride semiconductor having electrically passivated threading defects
KR100494557B1 (ko) * 2002-09-05 2005-06-13 한국전자통신연구원 고굴절률 덮개층을 가지는 고효율 발광소자
US6815241B2 (en) 2002-09-25 2004-11-09 Cao Group, Inc. GaN structures having low dislocation density and methods of manufacture
US7071494B2 (en) * 2002-12-11 2006-07-04 Lumileds Lighting U.S. Llc Light emitting device with enhanced optical scattering
US7372077B2 (en) * 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
JP2004311986A (ja) * 2003-03-25 2004-11-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3966207B2 (ja) * 2003-03-28 2007-08-29 豊田合成株式会社 半導体結晶の製造方法及び半導体発光素子
JP2005252541A (ja) * 2004-03-03 2005-09-15 Fuji Photo Film Co Ltd 印刷制御装置及びプリンタ
US7445673B2 (en) * 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
DE102005005635A1 (de) * 2004-08-31 2006-03-02 Osram Opto Semiconductors Gmbh Strahlungsemittierendes optoelektronisches Bauelement mit einer Quantentopfstruktur und Verfahren zu dessen Herstellung
US6979835B1 (en) * 2004-09-11 2005-12-27 Formosa Epitaxy Incorporation Gallium-nitride based light-emitting diode epitaxial structure
JP2006114548A (ja) * 2004-10-12 2006-04-27 ▲さん▼圓光電股▲ふん▼有限公司 窒化ガリウム系ダイオード装置のバッファ層構造
US7288423B2 (en) * 2005-01-07 2007-10-30 Stc.Unm In-situ mask removal in selective area epitaxy using metal organic chemical vapor deposition
KR100638869B1 (ko) * 2005-06-21 2006-10-27 삼성전기주식회사 질화물계 화합물층을 형성하는 방법 및 이를 이용한 ＧａＮ기판 및 수직구조 질화물계 반도체 발광소자를 제조하는방법
US7977703B2 (en) * 2005-11-22 2011-07-12 Rohm Co., Ltd. Nitride semiconductor device having a zinc-based substrate
JP5218047B2 (ja) * 2006-04-28 2013-06-26 住友電気工業株式会社 窒化ガリウム結晶を作製する方法および窒化ガリウムウエハ
US8236593B2 (en) * 2007-05-14 2012-08-07 Soitec Methods for improving the quality of epitaxially-grown semiconductor materials
KR101020961B1 (ko) * 2008-05-02 2011-03-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI425558B (zh) * 2008-08-11 2014-02-01 Taiwan Semiconductor Mfg 形成電路結構的方法
US8803189B2 (en) * 2008-08-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy using lateral overgrowth
KR20100030472A (ko) * 2008-09-10 2010-03-18 삼성전자주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치
US7928468B2 (en) * 2008-12-31 2011-04-19 Intel Corporation Buffer structure for semiconductor device and methods of fabrication
KR101064082B1 (ko) * 2009-01-21 2011-09-08 엘지이노텍 주식회사 발광 소자
TW201029073A (en) * 2009-01-21 2010-08-01 Univ Nat Chunghsing Epitaxial wafer with low surface defect density
US8375349B2 (en) 2009-09-02 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for constant power density scaling
US8759203B2 (en) 2009-11-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Growing III-V compound semiconductors from trenches filled with intermediate layers
US9093395B2 (en) * 2011-09-02 2015-07-28 Avogy, Inc. Method and system for local control of defect density in gallium nitride based electronics
CN102332508A (zh) * 2011-09-09 2012-01-25 王楚雯 半导体结构及其形成方法
US10153396B2 (en) 2011-10-10 2018-12-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9806228B2 (en) 2011-10-10 2017-10-31 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US10622515B2 (en) 2011-10-10 2020-04-14 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9105792B2 (en) 2011-10-10 2015-08-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9691939B2 (en) 2011-10-10 2017-06-27 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
KR101954145B1 (ko) * 2012-08-29 2019-03-05 엘지전자 주식회사 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물계 발광 소자
US9000414B2 (en) * 2012-11-16 2015-04-07 Korea Photonics Technology Institute Light emitting diode having heterogeneous protrusion structures
JP5296255B1 (ja) * 2012-11-21 2013-09-25 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
US20140158976A1 (en) * 2012-12-06 2014-06-12 Sansaptak DASGUPTA Iii-n semiconductor-on-silicon structures and techniques
US9178109B2 (en) 2013-02-17 2015-11-03 Tien Yang Wang Semiconductor light-emitting device and method of manufacturing the same
JP5957771B2 (ja) * 2013-10-11 2016-07-27 パナソニックＩｐマネジメント株式会社 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法
TWI577041B (zh) * 2014-10-02 2017-04-01 錼創科技股份有限公司 磊晶結構
US9362368B2 (en) * 2014-10-31 2016-06-07 Seiko Epson Corporation Substrate with silicon carbide film, method for producing substrate with silicon carbide film, and semiconductor device
CN105428481B (zh) * 2015-12-14 2018-03-16 厦门市三安光电科技有限公司 氮化物底层及其制作方法
KR102430501B1 (ko) * 2015-12-29 2022-08-09 삼성전자주식회사 반도체 단결정구조, 반도체 디바이스 및 그 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3962716A (en) * 1973-11-12 1976-06-08 Bell Telephone Laboratories, Incorporated Reduction of dislocations in multilayer structures of zinc-blend materials
GB8711373D0 (en) * 1987-05-14 1987-06-17 Secr Defence Electroluminescent silicon device
US5768182A (en) * 1991-05-21 1998-06-16 The Regents Of The University Of California Ferroelectric nonvolatile dynamic random access memory device
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US5861636A (en) * 1995-04-11 1999-01-19 Nec Corporation Surface emitting visible light emiting diode having ring-shaped electrode
US5798537A (en) * 1995-08-31 1998-08-25 Kabushiki Kaisha Toshiba Blue light-emitting device
JP3718548B2 (ja) * 1995-10-20 2005-11-24 ソニー株式会社 半導体発光装置の製造方法
US6017774A (en) * 1995-12-24 2000-01-25 Sharp Kabushiki Kaisha Method for producing group III-V compound semiconductor and fabricating light emitting device using such semiconductor
US5923950A (en) * 1996-06-14 1999-07-13 Matsushita Electric Industrial Co., Inc. Method of manufacturing a semiconductor light-emitting device
US5963573A (en) * 1997-08-25 1999-10-05 3M Innovative Properties Company Light absorbing layer for II-VI semiconductor light emitting devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100936002B1 (ko) * 2007-12-11 2010-01-08 삼성전기주식회사 발광소자용 반도체 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR19990037331A (ko) 1999-05-25
US6312967B1 (en) 2001-11-06
US6111277A (en) 2000-08-29
JPH11126948A (ja) 1999-05-11
JP3925753B2 (ja) 2007-06-06

Similar Documents

Publication Publication Date Title
KR100588439B1 (ko) 반도체 소자 및 그 제조 방법과, 반도체 발광 소자
KR100700677B1 (ko) 반도체 박막, 반도체 소자와 반도체 장치, 및 이들의 제조방법
US6606335B1 (en) Semiconductor laser, semiconductor device, and their manufacture methods
EP1184913B1 (en) Nitride semiconductor laser diode
US7974322B2 (en) Nitride semiconductor laser diode
US6829273B2 (en) Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same
US6670204B2 (en) Semiconductor light emitting device and method for manufacturing the same
EP1196971B1 (en) Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same
JP2002246698A (ja) 窒化物半導体発光素子とその製法
JP4015865B2 (ja) 半導体装置の製造方法
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
KR20010076261A (ko) 반도체 소자 및 그 제조 방법
JP2003023179A (ja) ｐ型ＩＩＩ族窒化物半導体およびその作製方法および半導体装置およびその作製方法
JP4211358B2 (ja) 窒化物半導体、窒化物半導体素子及びそれらの製造方法
JP2004165550A (ja) 窒化物半導体素子
JP2000174343A (ja) 窒化物半導体の製造方法及び発光素子
JP4623799B2 (ja) 半導体発光素子の製法および半導体レーザ
JP4363415B2 (ja) 結晶膜、結晶基板および半導体装置
JP4042775B2 (ja) 半導体薄膜および半導体素子の製造方法
JP2002076518A (ja) 半導体レーザおよび半導体素子並びにそれらの製造方法
JP2006019763A (ja) 半導体素子
JP2001274518A (ja) 半導体素子用基板およびその製造方法およびそれを用いた半導体素子
JP2004022590A (ja) 光半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090527

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee