KR100587088B1 - Method for forming capacitor of semiconductor device - Google Patents

Method for forming capacitor of semiconductor device Download PDF

Info

Publication number
KR100587088B1
KR100587088B1 KR1020040096235A KR20040096235A KR100587088B1 KR 100587088 B1 KR100587088 B1 KR 100587088B1 KR 1020040096235 A KR1020040096235 A KR 1020040096235A KR 20040096235 A KR20040096235 A KR 20040096235A KR 100587088 B1 KR100587088 B1 KR 100587088B1
Authority
KR
South Korea
Prior art keywords
film
heat treatment
layer
forming
contact hole
Prior art date
Application number
KR1020040096235A
Other languages
Korean (ko)
Other versions
KR20060057163A (en
Inventor
박종범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040096235A priority Critical patent/KR100587088B1/en
Publication of KR20060057163A publication Critical patent/KR20060057163A/en
Application granted granted Critical
Publication of KR100587088B1 publication Critical patent/KR100587088B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation

Abstract

본 발명은 급속 열처리로 인한 트랜지스터의 특성 열화를 방지하고 스토리지 전극들간의 브릿지 발생을 방지할 수 있는 반도체 소자의 캐패시터 형성방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 캐패시터 형성방법은, 트랜지스터 및 스토리지 노드 콘택을 포함한 소정의 하부패턴들이 구비된 반도체 기판 상에 식각정지막용 질화막과 캡산화막을 차례로 증착하는 단계; 상기 캡산화막과 식각정지막용 질화막을 차례로 식각하여 스토리지 노드 콘택을 노출시키는 콘택홀을 형성하는 단계; 상기 기판 전면 상에 티타늄막을 증착하는 단계; 상기 기판 결과물을 급속 열처리하여 스토리지 노드 콘택의 표면에 티타늄 실리사이드막을 형성하는 단계; 상기 급속 열처리시 미반응한 티타늄막을 제거하는 단계; 상기 콘택홀 표면 및 캡산화막 상에 퍼니스를 이용한 열공정을 통해 스페이서용 산화막을 증착함과 동시에 상기 급속 열처리시 트랜지스터에 가해진 스트레스를 제거하는 단계; 상기 스페이서용 산화막을 콘택홀의 측벽에만 남도록 식각하는 단계; 상기 스페이서용 산화막을 포함한 콘택홀 표면 상에 금속 재질의 스토리지 전극을 형성하는 단계; 및 상기 스토리지 전극 상에 유전막과 금속 재질의 플레이트 전극을 차례로 형성하는 단계;를 포함하는 것을 특징으로 한다.The present invention discloses a method of forming a capacitor of a semiconductor device capable of preventing deterioration of characteristics of a transistor due to rapid heat treatment and preventing occurrence of bridges between storage electrodes. According to an aspect of the present invention, there is provided a method of forming a capacitor of a semiconductor device, comprising sequentially depositing an etch stop film nitride film and a cap oxide film on a semiconductor substrate having predetermined lower patterns including a transistor and a storage node contact; Forming a contact hole exposing the storage node contact by sequentially etching the cap oxide layer and the nitride layer for the etch stop layer; Depositing a titanium film on the entire surface of the substrate; Rapidly heat treating the substrate resultant to form a titanium silicide layer on a surface of a storage node contact; Removing the unreacted titanium film during the rapid heat treatment; Depositing an oxide film for a spacer through a thermal process using a furnace on the surface of the contact hole and the cap oxide film and removing stress applied to the transistor during the rapid heat treatment; Etching the spacer oxide layer so that only the sidewall of the contact hole remains; Forming a storage electrode made of a metal on a contact hole surface including the spacer oxide layer; And sequentially forming a dielectric film and a metal plate electrode on the storage electrode.

Description

반도체 소자의 캐패시터 형성방법{Method for forming capacitor of semiconductor device}Method for forming capacitor of semiconductor device

도 1a 내지 도 1c는 종래 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도.1A to 1C are cross-sectional views of processes for explaining a method of forming a capacitor of a conventional semiconductor device.

도 2 및 도 3은 종래 SIS(Silicon Insulator Silicon) 구조 캐패시터 및 MIM (Metal Insulator Metal) 구조 캐패시터 형성시 진행되는 열공정에 의한 트랜지스터의 특성 변화를 설명하기 위한 그래프. 2 and 3 are graphs for explaining the characteristics change of the transistor due to the thermal process in the process of forming a conventional silicon insulator silicon (SIS) structure capacitor and metal insulator metal (MIM) structure capacitor.

도 4a 내지 도 4d는 본 발명에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도.4A to 4D are cross-sectional views of processes for describing a method of forming a capacitor of a semiconductor device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

30: 반도체 기판 40: 층간절연막30: semiconductor substrate 40: interlayer insulating film

41: 스토리지 노드 폴리실리콘 42: 스토리지 노드 콘택 스페이서41: storage node polysilicon 42: storage node contact spacer

43: 식각정지막용 질화막 44: 캡(Cap.)산화막43: nitride film for etch stop film 44: cap oxide film

46: 텅스텐 실리사이드막 47: 스페이서용 산화막46: tungsten silicide film 47: oxide film for spacer

48: 스토리지 전극 49: 유전막48: storage electrode 49: dielectric film

50: 플레이트 전극 51: 캐패시터50: plate electrode 51: capacitor

본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게는, 급속 열처리로 인한 트랜지스터의 특성 열화를 방지하고 스토리지 전극들간의 브릿지 발생을 방지할 수 있는 반도체 소자의 캐패시터 형성방법에 관한 것이다.The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, to a method of forming a capacitor of a semiconductor device capable of preventing deterioration of characteristics of a transistor due to rapid heat treatment and preventing occurrence of bridges between storage electrodes.

최근 반도체 공정 기술의 발달로 메모리 제품의 고집적화가 가속화됨에 따라 단위 셀 면적이 크게 감소하고 있고, 동작전압의 저전압화가 이루어지고 있다. 반면, 메모리 소자의 동작에 필요한 충전용량은 셀 면적의 감소에도 불구하고 소프트 에러(soft error)의 발생과 리프레쉬 시간(refresh time)의 단축을 방지하기 위해 25fF/셀 이상의 충분한 용량이 지속적으로 요구되고 있다. Recently, as the integration of memory products is accelerated due to the development of semiconductor process technology, the unit cell area is greatly reduced and the operating voltage is reduced. On the other hand, the charging capacity required for the operation of the memory device, despite the reduction in the cell area, a sufficient capacity of 25 fF / cell or more is continuously required to prevent the occurrence of soft errors and shortening of the refresh time. have.

여기서, 주지된 바와 같이, 충전용량은 전극 면적 및 유전막의 유전율에 비례하는 반면 유전막의 두께에 반비례하는 바, 충전용량을 높이기 위해서는 전극 면적을 크게 하고 유전율이 높은 유전막을 적용하거나, 유전막의 두께를 최소화시키는 것이 필요하다. 일례로, 소망하는 충전용량을 확보하기 위해서 기존에는 NO(Nitride-Oxide) 유전막에 MPS(Meta-stable silicon) 구조를 적용하는 방법을 주로 이용하였으며, 최근에는 유전막으로서 Al2O3를 적용하는 방법을 이용하고 있다. Here, as is well known, the charge capacity is proportional to the electrode area and dielectric constant of the dielectric film, but is inversely proportional to the thickness of the dielectric film. In order to increase the charge capacity, the electrode area is increased and a dielectric film having a high dielectric constant is applied, It is necessary to minimize it. For example, in order to secure a desired charge capacity, a conventional method of applying a meta-stable silicon (MPS) structure to a nitride-oxide (NO) dielectric film is mainly used, and recently, a method of applying Al 2 O 3 as a dielectric film. Is using.

그러나, 100nm 이하의 반도체 소자에서는 Al2O3를 사용하는 것만으로는 충분한 충전용량을 확보하는 것이 어려우므로, 보다 높은 유전율을 가진 유전물질을 개발하고 있으며, 전극물질도 폴리실리콘 대신에 금속물질을 적용하는 추세이다.However, in the case of semiconductor devices of 100 nm or less, it is difficult to secure sufficient charge capacity only by using Al 2 O 3, and thus, dielectric materials having higher permittivity are being developed, and electrode materials are used instead of polysilicon. It is a trend to apply.

이하에서는 도 1a 내지 도 1c를 참조하여 종래 반도체 소자의 캐패시터 형성방법을 간략하게 설명하도록 한다. Hereinafter, a method of forming a capacitor of a conventional semiconductor device will be briefly described with reference to FIGS. 1A to 1C.

도 1a를 참조하면, 트랜지스터(도시안됨) 및 질화막 스페이서(12)를 갖는 스토리지 노드 콘택(11)을 포함한 소정의 하부 패턴들이 구비된 반도체 기판(1) 상에 식각정지막용 질화막(13) 및 캡(Cap.)산화막(14)을 차례로 증착한 다음, 기판 결과물에 대해 캐패시터의 열화 방지를 위해 퍼니스를 이용한 열처리를 수행한다. Referring to FIG. 1A, a nitride film 13 and a cap for an etch stop film are formed on a semiconductor substrate 1 having predetermined lower patterns including a storage node contact 11 having a transistor (not shown) and a nitride film spacer 12. (Cap.) The oxide film 14 is sequentially deposited, and then a heat treatment using a furnace is performed on the substrate resultant to prevent deterioration of the capacitor.

도 1b를 참조하면, 질화막(13)을 식각정지막으로 이용해서 캡산화막(14)을 식각하고, 연이어, 상기 질화막(13)을 식각하여 스토리지 노드 콘택(12)을 노출시키는 콘택홀(15)을 형성한다. Referring to FIG. 1B, the cap oxide layer 14 is etched using the nitride layer 13 as an etch stop layer, and the contact hole 15 exposing the storage node contacts 12 by subsequently etching the nitride layer 13. To form.

다음으로, 상기 기판 전면 상에, 후속하여 증착될 스토리지 전극용 금속 물질과 폴리실리콘 재질의 스토리지 노드 콘택(11)간의 콘택저항을 낮추기 위하여 배리어 금속으로서 티타늄막을 증착한 후, 기판 결과물을 급속 열처리(Rapid Thermal Process: 이하, RTP)하여 노출된 스토리지 노드 콘택(11)의 표면에 티타늄 실리사이드막(16)을 형성한다. 그 다음, 미반응된 티타늄막은 제거한다. Next, after depositing a titanium film as a barrier metal on the entire surface of the substrate in order to lower the contact resistance between the metal material for the storage electrode to be subsequently deposited and the storage node contact 11 made of polysilicon, the substrate resultant is subjected to rapid heat treatment ( Rapid Thermal Process: Hereinafter, the titanium silicide layer 16 is formed on the exposed surface of the storage node contact 11 by RTP. Then, the unreacted titanium film is removed.

도 1c를 참조하면, 기판 결과물 상에 스토리지 전극용 금속막, 예컨데, TiN막을 증착한 다음, 공지의 공정에 따라 캡산화막(14) 상에 증착된 TiN막 부분을 제거하여 콘택홀 표면에 스토리지 전극(18)을 형성한다. Referring to FIG. 1C, a metal film for a storage electrode, for example, a TiN film is deposited on a substrate resultant, and then a portion of the TiN film deposited on the cap oxide film 14 is removed according to a known process. (18) is formed.

그 다음, 스토리지 전극(18) 상에 HfO2과 같은 고유전 물질의 유전막(19)과 금속 재질의 플레이트 전극(20)을 차례로 형성하여 MIM(Metal Insulator Metal) 구 조의 캐패시터(21) 형성을 완성한다. Next, a dielectric film 19 of a high dielectric material such as HfO 2 and a plate electrode 20 made of metal are sequentially formed on the storage electrode 18 to complete formation of the capacitor 21 of the metal insulator metal (MIM) structure. do.

그런데, 스토리지 전극 및 플레이트 전극 물질로서 금속을 적용하고, 유전막으로서 HfO2와 같은 고유전 물질을 적용함에 따라, 다음과 같이 기존의 SIS(Silicon Insulator Silicon) 구조 캐패시터 형성시에는 나타나지 않던 문제점이 발생되고 있다. However, as a metal is applied as a storage electrode and a plate electrode material and a high dielectric material such as HfO 2 is used as a dielectric film, a problem that does not appear when forming a conventional silicon insulator silicon (SIS) structure capacitor occurs as follows. have.

우선, 종래에는 캐패시터의 열화방지를 위해 퍼니스를 이용한 열처리를 수행한 다음, 티타늄 실리사이드막의 형성을 위해 급속 열처리를 수행하고 있는데, 상기 급속 열처리가 상당히 높은 온도에서 빠른 시간 내에 수행되는 것과 관련해서, 이전 공정에서 형성되어진 트랜지스터가 상당한 스트레스(stress)를 받게 된다. 따라서, 트랜지스터에 가해진 스트레스를 제거하기 위해서는 후속에서 고온의 열처리를 해주어야 하는데, 전술한 MIM 구조 캐패시터의 경우는 종래 Al2O3를 유전막으로 사용한 SIS 구조의 캐패시터를 형성한 후에 수행하였던 고온의 열처리 공정을 수행할 수 없다. 이 결과, 급속 열처리로 인해 트랜지스터에 가해진 스트레스는 제거되지 못하고 여전히 남게 되며, 이로 인하여 트랜지스터의 특성 열화가 초래된다. First, conventionally, a heat treatment using a furnace is performed to prevent deterioration of a capacitor, and then a rapid heat treatment is performed to form a titanium silicide film. In connection with the rapid heat treatment being performed at a very high temperature in a short time, Transistors formed in the process are subject to significant stress. Therefore, in order to remove the stress applied to the transistor, a high temperature heat treatment must be performed subsequently. In the case of the MIM structure capacitor described above, a high temperature heat treatment process is performed after forming a capacitor having a SIS structure using Al 2 O 3 as a dielectric film. Cannot be performed. As a result, the stress applied to the transistor due to the rapid heat treatment cannot be eliminated and still remains, resulting in deterioration of the characteristics of the transistor.

자세하게, 도 2 및 도 3은 SIS 구조 캐패시터 및 MIM 구조 캐패시터 형성시 가해진 열(thermal)에 의한 트랜지스터의 특성 변화를 설명하기 위한 그래프들로서, 이를 설명하면 다음과 같다. In detail, FIGS. 2 and 3 are graphs for explaining characteristics change of transistors due to thermal applied during formation of SIS structure capacitors and MIM structure capacitors.

여기서, 도 2는 트랜지스터의 콘택 저항을 도시한 그래프이고, 도 3은 트랜지스터의 포화영역의 동작전압(Vt,sat) 및 스토리지 전극의 항복전압(SNBV)을 도시 한 그래프이다. 아울러, 도 2 및 도 3에서 S1은 SIS 구조 캐패시터 형성시 가해진 열에 의한 트랜지스터의 특성 변화를 나타내며, 그리고, S2 내지 S5는 MIM 구조 캐패시터 형성시 가해진 열에 의한 트랜지스터의 특성 변화를 나타내는 것으로, S2는 급속 열처리를 수행한 다음 퍼니스를 이용한 열처리를 수행한 경우를, S3는 퍼니스를 이용한 열처리를 3회 수행한 다음 900℃에서 60초 동안 급속 열처리를 수행한 경우를, S4는 퍼니스를 이용한 열처리를 2회 수행한 다음 800℃에서 60초 동안 급속 열처리 수행한 경우를, S5는 퍼니스를 이용한 열처리를 2회 수행한 다음 750℃에서 60초 동안 급속 열처리를 수행한 경우를 각각 나타낸다.2 is a graph showing contact resistances of transistors, and FIG. 3 is a graph showing operating voltages Vt and sat of a saturation region of transistors and breakdown voltage SNBV of a storage electrode. In addition, in FIG. 2 and FIG. 3, S1 represents a characteristic change of the transistor due to heat applied when the SIS structure capacitor is formed, and S2 to S5 represent a characteristic change of the transistor due to heat applied when the MIM structure capacitor is formed, and S2 is a rapid change. After the heat treatment, the heat treatment using the furnace, S3 is performed three times the heat treatment using the furnace, and then rapid heat treatment at 900 ℃ 60 seconds, S4 is a heat treatment two times using the furnace After performing the rapid heat treatment for 60 seconds at 800 ℃, S5 represents the case of performing a rapid heat treatment for 2 seconds and then a rapid heat treatment for 60 seconds at 750 ℃.

도 2 및 도 3을 참조하면, S3 및 S4의 경우는 급속 열처리 후에 퍼니스를 이용한 열처리를 수행하지 못하여, 즉, 급속 열처리시 트랜지스터에 가해진 스트레스를 제거하기 못하여 트랜지스터의 콘택 저항이 S1에 비해 현저히 낮아진 것을 볼 수 있다. 또한, S3의 경우는 S1의 경우 보다 매우 낮은 항복전압을 가지며, S4의 경우는 S1의 경우와 비교해서 매우 낮은 동작전압을 갖는 것을 볼 수 있다. 2 and 3, in the case of S3 and S4, the heat treatment using the furnace is not performed after the rapid heat treatment, that is, the contact resistance of the transistor is significantly lower than that of S1 because the stress applied to the transistor is not removed during the rapid heat treatment. You can see that. In addition, the case of S3 has a much lower breakdown voltage than the case of S1, and the case of S4 has a very low operating voltage compared to the case of S1.

한편, S5는 퍼니스를 이용한 열처리를 2회 수행한 다음, 750℃로 온도를 낮춰 급속 열처리를 수행한 경우인데, S5의 경우는 S1의 경우에 근접한 실험결과를 얻었으나, 여전히 트랜지스터의 특성 향상이 이루어지지 않았음을 볼 수 있다. On the other hand, S5 is a case of performing a heat treatment using a furnace twice, and then a rapid heat treatment by lowering the temperature to 750 ℃, S5 obtained experimental results close to the case of S1, but the characteristics of the transistor is still improved It can be seen that it is not done.

결론적으로, 도 2 및 도 3으로부터 S2 내지 S5의 경우 모두가 S1의 경우에 비해 트랜지스터 특성이 열화된 것을 알 수 있으며, 특히, S3 및 S4의 경우가 현저히 열화됨을 알 수 있다. In conclusion, it can be seen from FIG. 2 and FIG. 3 that the transistor characteristics of both S2 to S5 are deteriorated compared to the case of S1, and in particular, that S3 and S4 are significantly degraded.

그러므로, 유전막 물질로 HfO2와 같은 고유전 물질을 적용한 MIM 구조 캐패시터의 형성시에는 트랜지스터의 특성 열화가 초래되지 않도록 해야 하며, 이를 위해서는 급속 열처리시 트랜지스터에 가해진 스트레스를 제거하는 것이 반드시 필요하다. Therefore, the formation of a MIM structure capacitor using a high dielectric material such as HfO 2 as a dielectric film material should not cause deterioration of transistor characteristics. For this purpose, it is necessary to remove stress applied to the transistor during rapid heat treatment.

다음으로, 반도체 소자의 고집적화 및 디자인 룰의 축소에 따라, 충분한 충전용량을 확보하기 위해 캐패시터의 높이, 즉, 스토리지 전극의 높이를 증가시키게 되는데, 이 경우에는 공정마진의 감소로 인해 불량이 유발된다. 즉, 캡산화막의 식각시 콘택홀을 작게 형성할 경우에는 스토리지 노드 콘택이 노출되지 않는 불량이 발생될 수 있고, 콘택홀을 크게 형성할 경우에는 충전용량은 증가되겠지만 인접 스토리지 전극들간 브릿지가 발생되어 정상적인 디램 동작으로 하지 못하는 문제가 발생된다. Next, as the semiconductor device is highly integrated and the design rule is reduced, the height of the capacitor, that is, the height of the storage electrode, is increased to secure sufficient charge capacity. In this case, a defect is caused by a decrease in the process margin. . That is, when the contact hole is small when the cap oxide layer is etched, a defect may occur in which the storage node contact is not exposed. When the contact hole is large, the charging capacity may be increased but a bridge between adjacent storage electrodes may be generated. There is a problem that cannot be done with normal DRAM operation.

따라서, 본 발명은 상기와 같은 문제점들을 해결하기 위하여 안출된 것으로서, 급속 열처리시 트랜지스터에 가해진 스트레스를 제거하여 트랜지스터의 특성 열화를 방지할 수 있는 반도체 소자의 캐패시터 형성방법을 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a method for forming a capacitor of a semiconductor device capable of preventing deterioration of transistor characteristics by removing stress applied to the transistor during rapid heat treatment.

또한, 본 발명은 인접 스토리지 전극들간의 브릿지 발생을 방지할 수 있는 반도체 소자의 캐패시터 형성방법을 제공함에 그 다른 목적이 있다.Another object of the present invention is to provide a method of forming a capacitor of a semiconductor device capable of preventing the occurrence of bridges between adjacent storage electrodes.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 트랜지스터 및 스토리지 노드 콘택을 포함한 소정의 하부패턴들이 구비된 반도체 기판 상에 식각정지막용 질화막과 캡(Cap.)산화막을 차례로 증착하는 단계; 상기 캡산화막과 식각정지막용 질화막을 차례로 식각하여 스토리지 노드 콘택을 노출시키는 콘택홀을 형성하는 단계; 상기 기판 전면 상에 티타늄막을 증착하는 단계; 상기 기판 결과물을 급속 열처리하여 스토리지 노드 콘택의 표면에 티타늄 실리사이드막을 형성하는 단계; 상기 급속 열처리시 미반응한 티타늄막을 제거하는 단계; 상기 콘택홀 표면 및 캡산화막 상에 퍼니스를 이용한 열공정을 통해 스페이서용 산화막을 증착함과 동시에 상기 급속 열처리시 트랜지스터에 가해진 스트레스를 제거하는 단계; 상기 스페이서용 산화막을 콘택홀의 측벽에만 남도록 식각하는 단계; 상기 스페이서용 산화막을 포함한 콘택홀 표면 상에 금속 재질의 스토리지 전극을 형성하는 단계; 및 상기 스토리지 전극 상에 유전막과 금속 재질의 플레이트 전극을 차례로 형성하는 단계;를 포함하는 반도체 소자의 캐패시터 형성방법을 제공한다. In order to achieve the above object, the present invention comprises the steps of depositing an etch stop film nitride film and a cap oxide film on a semiconductor substrate provided with a predetermined lower pattern including a transistor and a storage node contact; Forming a contact hole exposing the storage node contact by sequentially etching the cap oxide layer and the nitride layer for the etch stop layer; Depositing a titanium film on the entire surface of the substrate; Rapidly heat treating the substrate resultant to form a titanium silicide layer on a surface of a storage node contact; Removing the unreacted titanium film during the rapid heat treatment; Depositing an oxide film for a spacer through a thermal process using a furnace on the surface of the contact hole and the cap oxide film and removing stress applied to the transistor during the rapid heat treatment; Etching the spacer oxide layer so that only the sidewall of the contact hole remains; Forming a storage electrode made of a metal on a contact hole surface including the spacer oxide layer; And sequentially forming a dielectric layer and a plate electrode of a metal material on the storage electrode.

여기서, 상기 급속 열처리는 700 내지 900℃의 온도에서 10 내지 300초 동안 수행하는 것을 특징으로 한다. Here, the rapid heat treatment is characterized in that performed for 10 to 300 seconds at a temperature of 700 to 900 ℃.

상기 스페이서용 산화막은 바람직하게는 TEOS막이며, 퍼니스를 이용하여 650 내지 800℃ 온도 및 0.1 내지 5 Torr의 압력에서 50 내지 500Å의 두께로 증착되는 것을 특징으로 한다. The spacer oxide film is preferably a TEOS film, and is deposited at a thickness of 50 to 500 kPa at a temperature of 650 to 800 ° C. and a pressure of 0.1 to 5 Torr using a furnace.

상기 스토리지 전극 및 플레이트 전극은 TiN, TaN, HfN, Ru, RuO2, Pt, Ir 및 IrO2 중에서 어느 하나로 이루어진 것을 특징으로 한다. The storage electrode and the plate electrode is characterized in that made of any one of TiN, TaN, HfN, Ru, RuO 2 , Pt, Ir and IrO 2 .

상기 유전막은 Al2O3, HfO2, HfO2/Al2O3 및 BST 중에서 어느 하나로 이루어진 것을 특징으로 한다. The dielectric layer is characterized in that it is made of any one of Al 2 O 3 , HfO 2 , HfO 2 / Al 2 O 3 and BST.

(실시예)(Example)

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 급속 열처리를 수행하여 티타늄 실리사이드막 형성한 후에 퍼니스를 이용한 열공정을 통해 스토리지 전극 형성용 콘택홀의 측벽에 스페이서용 산화막 증착 공정을 도입함으로써, 트랜지스터의 특성 열화를 제거함과 아울러 인접 스토리지 전극들간 브릿지 발생을 방지한다. According to an embodiment of the present invention, an oxide film deposition process for spacers is introduced to a sidewall of a storage electrode forming contact hole through a thermal process using a furnace after rapid heat treatment to form a titanium silicide layer, thereby eliminating deterioration of transistor characteristics and between adjacent storage electrodes. Prevent bridges from occurring.

즉, 상기 트랜지스터의 특성 열화는 급속 열처리시 트랜지스터에 가해진 스트레스를 제거하지 못한 것에 기인하는 것인데, 본 발명은 급속 열처리 후에 퍼니스를 이용한 열공정을 진행함으로써 상기 급속 열처리시 트랜지스터에 가해진 스트레스를 제거할 수 있으며, 이에 따라, 본 발명은 트랜지스터의 특성 열화를 방지할 수 있는 것이다. 또한, 인접 스토리지 전극들간의 브릿지 발생은 콘택홀의 크기를 크게 함에 기인하는 것인데, 본 발명은 콘택홀의 측벽에 스페이서용 산화막을 형성해줌으로써 스토리지 전극들간의 간격을 증가시킬 수 있어, 결과적으로 인접 스토리지 전극들간의 브릿지 발생을 방지할 수 있는 것이다. That is, the deterioration of the characteristics of the transistor is due to the failure to remove the stress applied to the transistor during the rapid heat treatment. The present invention can remove the stress applied to the transistor during the rapid heat treatment by performing a thermal process using a furnace after the rapid heat treatment. Accordingly, the present invention can prevent the deterioration of characteristics of the transistor. In addition, the occurrence of bridges between adjacent storage electrodes is caused by increasing the size of the contact hole. The present invention can increase the spacing between the storage electrodes by forming an oxide film for spacers on the sidewall of the contact hole, and consequently between the adjacent storage electrodes. This can prevent the occurrence of bridges.

자세하게, 도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체 소자의 캐패 시터 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.In detail, FIGS. 4A to 4D are cross-sectional views illustrating processes for forming a capacitor of a semiconductor device according to an embodiment of the present invention.

도 4a를 참조하면, 트랜지스터(도시안됨) 및 질화막 스페이서(42)를 갖는 스토리지 노드 콘택(41)을 포함한 소정의 하부패턴이 구비된 반도체 기판(30) 상에 식각정지막용 질화막(43)과 캡산화막(44)을 차례로 증착한다. 여기서 상기 질화막(43)은 500 내지 1500Å의 두께로 증착하며, 상기 산화막(44)은 1500 내지 30000Å의 두께로 증착한다. Referring to FIG. 4A, an etch stop layer nitride layer 43 and a cap are formed on a semiconductor substrate 30 having a predetermined lower pattern including a storage node contact 41 having a transistor (not shown) and a nitride layer spacer 42. The oxide film 44 is sequentially deposited. Here, the nitride film 43 is deposited to a thickness of 500 to 1500 kPa, and the oxide film 44 is deposited to a thickness of 1500 to 30000 kPa.

한편, 종래에는 식각정지막용 질화막(43)과 캡산화막(44)의 증착 후 캐패시터의 특성열화를 방지하기 위해 퍼니스를 이용한 열처리를 수행하지만, 본 발명에서는 이와 달리 퍼니스를 이용한 열처리를 수행하지 않는다.Meanwhile, in the related art, heat treatment using a furnace is performed to prevent deterioration of characteristics of a capacitor after deposition of the etch stop layer nitride film 43 and the cap oxide film 44. However, in the present invention, the heat treatment using the furnace is not performed.

도 4b를 참조하면, 질화막(43)을 식각정지막으로 이용해서 캡산화막(44)을 식각하고, 연이어, 상기 질화막(43)을 식각하여 스토리지 노드 콘택(41)을 노출시키는 콘택홀(45)을 형성한다. 이때, 상기 콘택홀(45)은 크게 형성하여 스토리지 노드 콘택(41)이 노출되지 않는 불량이 발생되지 않도록 한다.Referring to FIG. 4B, the cap oxide layer 44 is etched using the nitride layer 43 as an etch stop layer, and the contact hole 45 exposing the storage node contacts 41 by etching the nitride layer 43 is subsequently. To form. In this case, the contact hole 45 may be formed large so that a failure in which the storage node contact 41 is not exposed may not occur.

다음으로, 상기 기판 전면 상에 후속하여 증착될 스토리지 전극용 금속물질과 폴리실리콘 재질의 스토리지 노드 콘택(41)간의 콘택저항을 낮추기 위하여 배리어 금속으로서 20 내지 80Å의 두께로 티타늄막을 증착한 후, 기판 결과물을 급속 열처리하여 노출된 스토리지 노드 콘택(41)의 표면에 티타늄 실리사이드막을 형성한다. 그런 다음, 미반응된 티타늄막은 제거한다. 여기서 상기 급속 열처리는 700 내지 900℃의 온도에서 10 내지 300초 정도 수행하는 것이 바람직하다. 상기 급속 열처리는 상당히 높은 온도에서 급속히 이루어지기 때문에, 이로 인하여 트랜지스 터에 스트레스가 가해진다.Next, in order to lower the contact resistance between the storage electrode contact 41 of polysilicon material and the storage electrode metal material to be subsequently deposited on the entire surface of the substrate, a titanium film is deposited to a thickness of 20 to 80 kPa as a barrier metal, and then the substrate The resultant heat treatment is performed to form a titanium silicide layer on the exposed surface of the storage node contact 41. Then, the unreacted titanium film is removed. Here, the rapid heat treatment is preferably performed for about 10 to 300 seconds at a temperature of 700 to 900 ℃. Since the rapid heat treatment takes place rapidly at a fairly high temperature, this puts stress on the transistor.

도 4c를 참조하면, 콘택홀(45)의 표면 및 캡산화막(44) 상에 균일한 두께로 스페이서용 산화막(47)을 증착한다. 여기서, 상기 스페이서용 산화막(47)은 바람직하게는 TEOS막이며, 특히, 상기 스페이서용 산화막(47)은 650 내지 800℃, 0.1 내지 5 Torr의 조건에서 퍼니스를 이용하여 50 내지 500Å의 두께로 증착하는 것을 특징으로 한다. 상기 퍼니스를 이용한 열공정이 진행되는 것으로 인하여, 상기 급속 열처리시 트랜지스터에 가해진 스트레스가 제거된다. 이에 따라, 본 발명은 트랜지스터의 접합 누설 전류를 감소시키며 또한, 트랜지스터의 콘택 저항값을 낮춰, 센스 앰플라이어(sense amplier)의 동작마진을 증가시켜서 반도체 소자의 리프레쉬 특성을 향상시킬 수 있게 된다.Referring to FIG. 4C, a spacer oxide layer 47 is deposited on the surface of the contact hole 45 and the cap oxide layer 44 with a uniform thickness. Here, the spacer oxide film 47 is preferably a TEOS film, and in particular, the spacer oxide film 47 is deposited at a thickness of 50 to 500 kPa using a furnace at a condition of 650 to 800 ° C. and 0.1 to 5 Torr. Characterized in that. Due to the progress of the thermal process using the furnace, the stress applied to the transistor during the rapid heat treatment is removed. Accordingly, the present invention can reduce the junction leakage current of the transistor and lower the contact resistance of the transistor, thereby increasing the operating margin of the sense amplier, thereby improving the refresh characteristics of the semiconductor device.

도 4d를 참조하면, 상기 스페이서용 산화막을 콘택홀의 측벽에만 남도록 식각한다. 이때, 콘택홀(45)의 측벽에 스페이서용 산화막(47)이 존재함으로써, 인접 스토리지 전극간의 절연마진을 확보할 수 있게 되며, 따라서 본 발명은 종래 문제시되는 인접 스토리지 전극들간의 브릿지 발생을 방지할 수 있게 된다.Referring to FIG. 4D, the spacer oxide layer is etched to remain only at the sidewall of the contact hole. In this case, since the spacer oxide layer 47 is present on the sidewall of the contact hole 45, an insulation margin between adjacent storage electrodes can be ensured. Accordingly, the present invention can prevent occurrence of bridges between adjacent storage electrodes, which is a problem in the related art. It becomes possible.

도 4e를 참조하면, 상기 스페이서를 포함한 콘택홀 표면 상에 스토리지 전극(48)을 형성한다. Referring to FIG. 4E, the storage electrode 48 is formed on the contact hole surface including the spacer.

그다음, 스토리지 전극(48) 상에 HfO2와 같은 고유전 물질의 유전막(49)과 금속 재질의 플레이트 전극(20)을 차례로 형성하여 MIM 구조의 캐패시터(51) 형성을 완성한다. 여기서, 상기 스토리지 전극 및 플레이트전극 물질은 TiN, TaN, HfN, Ru, RuO2, Pt, Ir, IrO2 인 것이 바람직하며, 상기 유전막은 Al2O3 , HfO2, HfO2/Al2O3, BST인 것이 바람직하다.Next, a dielectric layer 49 of a high dielectric material such as HfO 2 and a plate electrode 20 of metal are sequentially formed on the storage electrode 48 to complete formation of the capacitor 51 of the MIM structure. The storage electrode and the plate electrode material may be TiN, TaN, HfN, Ru, RuO 2 , Pt, Ir, IrO 2 , and the dielectric layer may be Al 2 O 3 , HfO 2 , HfO 2 / Al 2 O 3. , BST is preferred.

이상에서와 같이, 본 발명은 퍼니스를 이용한 스페이서용 산화막 증착공정을 도입함으로써, 급속 열처리에 의해 트랜지스터에 가해진 스트레스를 제거하여 반도체 소자의 리프레시 특성을 향상시킬 수 있다. As described above, the present invention can improve the refreshing characteristics of the semiconductor device by removing the stress applied to the transistor by rapid heat treatment by introducing the oxide film deposition process for the spacer using the furnace.

또한, 콘택홀의 측벽에 스페이서용 산화막을 형성함으로써, 인접 캐패시터간 산화막이 얇게 형성되는 것을 보완하여 인접 스토리지 전극간의 브릿지의 발생을 방지할 수 있으며, 따라서 반도체 소자의 캐패시터 자체의 신뢰성을 확보할 수 있음은 물론 반도체 소자의 신뢰성 및 제조수율을 향상시킬 수 있다.In addition, by forming an oxide film for spacers on the sidewall of the contact hole, a thin oxide film between adjacent capacitors can be supplemented to prevent the occurrence of bridges between adjacent storage electrodes, thereby ensuring the reliability of the capacitor itself of the semiconductor device. Of course, it is possible to improve the reliability and manufacturing yield of the semiconductor device.

본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것이 아니고, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다.While the invention has been shown and described with reference to certain preferred embodiments, the invention is not so limited, and the invention is not limited to the scope and spirit of the invention as defined by the following claims. It will be readily apparent to one of ordinary skill in the art that various modifications and variations can be made.

Claims (6)

트랜지스터 및 스토리지 노드 콘택을 포함한 소정의 하부패턴들이 구비된 반도체 기판 상에 식각정지막용 질화막과 캡(Cap.)산화막을 차례로 증착하는 단계; Depositing a nitride film for an etch stop film and a cap oxide film on a semiconductor substrate having predetermined lower patterns including a transistor and a storage node contact; 상기 캡산화막과 식각정지막용 질화막을 차례로 식각하여 스토리지 노드 콘택을 노출시키는 콘택홀을 형성하는 단계; Forming a contact hole exposing the storage node contact by sequentially etching the cap oxide layer and the nitride layer for the etch stop layer; 상기 기판 전면 상에 티타늄막을 증착하는 단계; Depositing a titanium film on the entire surface of the substrate; 상기 기판 결과물을 급속 열처리하여 스토리지 노드 콘택의 표면에 티타늄 실리사이드막을 형성하는 단계; Rapidly heat treating the substrate resultant to form a titanium silicide layer on a surface of a storage node contact; 상기 급속 열처리시 미반응한 티타늄막을 제거하는 단계; Removing the unreacted titanium film during the rapid heat treatment; 상기 콘택홀 표면 및 캡산화막 상에 퍼니스를 이용한 열공정을 통해 스페이서용 산화막을 증착함과 동시에 상기 급속 열처리시 트랜지스터에 가해진 스트레스를 제거하는 단계; Depositing an oxide film for a spacer through a thermal process using a furnace on the surface of the contact hole and the cap oxide film and removing stress applied to the transistor during the rapid heat treatment; 상기 스페이서용 산화막을 콘택홀의 측벽에만 남도록 식각하는 단계; Etching the spacer oxide layer so that only the sidewall of the contact hole remains; 상기 스페이서용 산화막을 포함한 콘택홀 표면 상에 금속 재질의 스토리지 전극을 형성하는 단계; 및 Forming a storage electrode made of a metal on a contact hole surface including the spacer oxide layer; And 상기 스토리지 전극 상에 유전막과 금속 재질의 플레이트 전극을 차례로 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And sequentially forming a dielectric film and a metal plate electrode on the storage electrode. 제 1 항에 있어서, 상기 급속 열처리는 700 내지 900℃의 온도에서 10 내지 300초 동안 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the rapid heat treatment is performed at a temperature of 700 to 900 ° C. for 10 to 300 seconds. 제 1 항에 있어서, 상기 스페이서용 산화막은 TEOS막인 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법. 2. The method of claim 1, wherein the spacer oxide film is a TEOS film. 제 1 항에 있어서, 상기 스페이서용 산화막은 퍼니스를 이용하여 650 내지 800℃ 온도 및 0.1 내지 5 Torr의 압력에서 50 내지 500Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the spacer oxide film is deposited at a thickness of 50 to 500 kPa at a temperature of 650 to 800 ° C. and a pressure of 0.1 to 5 Torr using a furnace. 제 1 항에 있어서, 상기 스토리지 전극 및 플레이트 전극은 TiN, TaN, HfN, Ru, RuO2, Pt, Ir 및 IrO2로 구성된 그룹으로부터 선택되는 어느 하나로 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the storage electrode and the plate electrode are formed of any one selected from the group consisting of TiN, TaN, HfN, Ru, RuO 2 , Pt, Ir, and IrO 2 . 제 1 항에 있어서, 상기 유전막은 Al2O3, HfO2, HfO2/Al2 O3 및 BST로 구성된 그룹으로부터 선택되는 어느 하나로 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the dielectric layer is one selected from the group consisting of Al 2 O 3 , HfO 2 , HfO 2 / Al 2 O 3, and BST.
KR1020040096235A 2004-11-23 2004-11-23 Method for forming capacitor of semiconductor device KR100587088B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040096235A KR100587088B1 (en) 2004-11-23 2004-11-23 Method for forming capacitor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040096235A KR100587088B1 (en) 2004-11-23 2004-11-23 Method for forming capacitor of semiconductor device

Publications (2)

Publication Number Publication Date
KR20060057163A KR20060057163A (en) 2006-05-26
KR100587088B1 true KR100587088B1 (en) 2006-06-08

Family

ID=37152633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040096235A KR100587088B1 (en) 2004-11-23 2004-11-23 Method for forming capacitor of semiconductor device

Country Status (1)

Country Link
KR (1) KR100587088B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886719B1 (en) 2007-10-25 2009-03-04 주식회사 하이닉스반도체 Semiconductor device and method manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847839B1 (en) * 2006-10-11 2008-07-23 동부일렉트로닉스 주식회사 Capacitor of Semiconductor Device and Manufacturing Method Thereof
KR100866701B1 (en) 2007-03-23 2008-11-04 주식회사 하이닉스반도체 Method for manufacturing semiconductor device
KR100939776B1 (en) 2007-11-09 2010-01-29 주식회사 하이닉스반도체 Method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886719B1 (en) 2007-10-25 2009-03-04 주식회사 하이닉스반도체 Semiconductor device and method manufacturing the same

Also Published As

Publication number Publication date
KR20060057163A (en) 2006-05-26

Similar Documents

Publication Publication Date Title
US6097051A (en) Semiconductor device and method of fabricating
US6376325B1 (en) Method for fabricating a ferroelectric device
KR100189982B1 (en) High dielectric capacitor fabrication method of semiconductor device
US6432767B2 (en) Method of fabricating semiconductor device
JPH1154718A (en) Integrated circuit device having buffer film constituted of metal oxide film which is stabilized by low temperature treatment, and its manufacture
KR20020013154A (en) Semiconductor memory device having capacitor encapsulated by multi-layer which includes double layeres being made of same material and method of manufacturing thereof
KR100390849B1 (en) Method for fabricating capacitor having hafnium oxide
US6762110B1 (en) Method of manufacturing semiconductor device having capacitor
JP3643091B2 (en) Semiconductor memory device and manufacturing method thereof
JP3646013B2 (en) Method for manufacturing DRAM capacitor
KR100587088B1 (en) Method for forming capacitor of semiconductor device
KR100319874B1 (en) Capacitor of semiconductor device and manufacturing method thereof
JP3623427B2 (en) Manufacturing method of semiconductor device having ferroelectric capacitor
KR100474589B1 (en) Capacitor Manufacturing Method
KR100557965B1 (en) Method for forming capacitor of semiconductor device
JP4002882B2 (en) Capacitor element, semiconductor memory device and manufacturing method thereof
KR100209377B1 (en) Method for forming capacitor of semiconductor device
KR100369868B1 (en) A forming method for storage node of semiconductor device
JP2008091616A (en) Process for fabricating semiconductor device
KR100476380B1 (en) Method for fabricating cylindrical capacitor in semiconductor device
KR20010001595A (en) Method for forming capacitor
KR100284077B1 (en) Semiconductor device with ferroelectric film and manufacturing method thereof
KR100614577B1 (en) Method for forming capacitor
KR101111918B1 (en) Method for forming storage node of semiconductor device
KR100701688B1 (en) Method for fabricating capacitor in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee