KR100583155B1 - 하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법 - Google Patents

하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법 Download PDF

Info

Publication number
KR100583155B1
KR100583155B1 KR1020030098534A KR20030098534A KR100583155B1 KR 100583155 B1 KR100583155 B1 KR 100583155B1 KR 1020030098534 A KR1020030098534 A KR 1020030098534A KR 20030098534 A KR20030098534 A KR 20030098534A KR 100583155 B1 KR100583155 B1 KR 100583155B1
Authority
KR
South Korea
Prior art keywords
lanthanum
source
capacitor
purge
heat treatment
Prior art date
Application number
KR1020030098534A
Other languages
English (en)
Other versions
KR20050067548A (ko
Inventor
이기정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030098534A priority Critical patent/KR100583155B1/ko
Priority to US10/883,322 priority patent/US7320943B2/en
Publication of KR20050067548A publication Critical patent/KR20050067548A/ko
Application granted granted Critical
Publication of KR100583155B1 publication Critical patent/KR100583155B1/ko
Priority to US11/999,439 priority patent/US7499259B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/085—Vapour deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 HfO2에 비해 등가산화막두께가 낮으면서도 누설 전류 발생 수준을 감소시킬 수 있는 유전막을 구비한 캐패시터 및 그 제조방법을 제공하기 위한 것으로, 본 발명의 캐패시터는 하부전극, 상기 하부전극 상의 Hf1-xLaxO, 및 상기 Hf 1-xLaxO 상의 상부전극을 포함하고, 상기 Hf1-xLaxO에서 란탄늄(La)의 조성(x)이 0.03∼0.1 범위가 되도록 란탄늄의 함유량을 조절하여 유전상수값을 30∼50 범위로 조절하므로써 등가산화막두께(Equivalent oxide thickness, Tox)를 낮출 수 있고,막내에 란탄늄이 함유되어 있으므로 HfO2에 비해 누설전류발생수준이 낮다.
캐패시터, HfLaO, 란탄늄, 유전상수, 원자층증착법, 등가산화막두께, 누설전류

Description

하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한 캐패시터 및 그 제조 방법{CAPACITOR WITH DIELECTRIC COMPOSED HAFNIUM, LATHANIUM, OXYGEN AND METHOD FOR MANUFACTURING THE SAME}
도 1은 종래기술에 따른 HfO2에 대해 후속 열공정을 진행한 경우의 누설전류특성을 나타낸 도면,
도 2는 본 발명의 실시예에 따른 캐패시터의 구조를 도시한 도면,
도 3은 Hf1-xLaxO 제조를 위한 원자층증착공정의 제1예를 나타낸 도면,
도 4는 Hf1-xLaxO 제조를 위한 원자층증착공정의 제2예를 나타낸 도면,
도 5는 Hf1-xLaxO 제조를 위한 저압화학기상증착공정의 예를 나타낸 도면,
도 6a 내지 도 6d는 Hf1-xLaxO를 유전막으로 채택한 캐패시터의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 하부전극
22 : Hf1-xLaxO
23 : 상부전극
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터 및 그 제조 방법에 관한 것이다.
최근 미세화된 반도체 공정기술의 발달로 메모리제품의 고집적화가 가속화됨에 따라 단위 셀면적이 크게 감소하고 있으며, 동작전압의 저전압화가 이루어지고 있다. 그러나, 메모리소자의 동작에 필요한 캐패시턴스는 셀면적 감소에도 불구하고, 소프트에러(soft error)의 발생과 리프레시 시간(refresh time)의 단축을 방지하기 위해서 25fF/cell 이상의 충분히 큰 캐패시턴스가 지속적으로 요구되고 있다.
일반적으로 Si3N4를 유전막으로 사용하고 있는 DRAM의 NO(Nitride/Oxide) 캐패시터의 경우는 표면적이 큰 반구형 구조의 전극 표면을 갖는 3차원 형태의 스토리지노드를 사용하고 있음에도 불구하고, 충분히 큰 캐패시턴스를 확보하기 위해 스토리지노드의 높이를 계속적으로 증가시켜야 한다.
또한, NO 캐패시터가 256M 이상의 차세대 DRAM 제품에 필요한 캐패시턴스를확보하는데 그 한계를 보이고 있기 때문에 최근에는 Si3N4 대신에 유전상수가 큰 Ta2O5, Al2O3(ε=9), HfO2(ε=20) 등의 유전막이 적용된 캐패시터의 개발이 진행되고 있다.
그러나, Ta2O5는 실리콘산화막(SiO2)이나 실리콘질화막(Si3 N4)에 비하여 밴드갭(band gap)이 작아서 누설전류가 높은 특성을 가지므로, Ta2O5을 캐패시터의 유전체로 사용하기 위해서는 누설전류 문제를 해소하여야 한다
그리고, Al2O3는 Ta2O5보다 누설전류 측면에서는 유리하지만, 유전상수가 그다지 크지 않기 때문에 캐패시터의 캐패시턴스 확보에 제한이 있다.
마지막으로, HfO2는 100nm 이하의 금속배선 공정이 적용되는 256M DRAM급 이상의 초고집적 메모리 제품군에서 대용량의 캐패시턴스를 얻기 위한 측면에서는 유전상수 값이 Al2O3보다 크기 때문에 유리한 장점이 있다.
그러나, HfO2는 막 자체가 갖고 있는 구조적 취약성으로 인해 후속 열공정시에 누설전류가 증가하는 문제가 있다.
도 1은 HfO2에 대해 후속 열공정을 진행한 경우의 누설전류특성을 나타낸 도면이다.
도 1에 도시된 바와 같이, 500℃ 이상의 고온 열공정이 진행될 때, HfO2가 결정화되기 시작하면서 막 자체의 구조적 취약성으로 인해 누설전류가 증가하며, 더욱이 700℃ 이상의 고온 열공정이 진행되면 누설전류가 급격히 증가하여 메모리 정보를 모두 잃어 버린다. 뿐만 아니라 HfO2 자체의 항복전계(Breakdown Voltage) 강도가 낮아서 반복적인 전기적충격에 취약하기 때문에 캐패시터의 내구성이 떨어지는 문제점도 동시에 갖고 있다.
또한, HfO2에 대해 산소분위기에서 고온 열공정을 진행하면 HfO2이 내산화성의 한계 두께를 가지지 못하고 하부전극과 HfO2 계면에 실리콘산화막(SiO2)이 급격히 성장된다. 이렇게 되면, 캐패시터의 유전막의 등가산화막두께(Tox)는 급격히 증가하기 때문에 HfO2은 일정 두께 이상으로 유지해야 한다. 따라서, HfO2을 박막화(Thin film) 시키기 어렵게 되는 문제점이 있다.
일반적으로 등가산화막두께(Equivalent oxide thickness, Tox)는, 실리콘산화막이 아닌 다른 유전막으로 형성된 유전체를 실리콘산화막으로 형성된 유전체막의 두께로 환산한 값으로서, 그 값이 낮을수록 캐패시턴스가 증가된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, HfO2에 비해 등가산화막두께가 낮으면서도 누설 전류 발생 수준을 감소시킬 수 있는 유전막을 구비한 캐패시터 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 캐패시터는 하부전극, 상기 하부전극 상의 Hf1-xLaxO(란탄늄(La)의 조성(x)은 0.03∼0.1) 및 상기 Hf1-xLaxO 상의 상부전극을 포함하는 것을 특징으로 한다.
그리고, 본 발명의 캐패시터의 제조 방법은 하부전극을 형성하는 단계, 상기 하부전극 상에 비정질 Hf1-xLaxO(란탄늄(La)의 조성(x)은 0.03∼0.1)를 증착하는 단계, 상기 Hf1-xLaxO의 결정화 및 막내 불순물을 제거하기 위한 열처리 단계, 및 상기 결정화된 Hf1-xLaxO 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 비정질 Hf1-xLaxO는 원자층증착법, 펄스드 화학기상증착법 또는 저압화학기상증착법으로 증착하는 것을 특징으로 한다.
또한, 본 발명의 캐패시터의 제조 방법은 불순물이 도핑된 폴리실리콘으로 하부전극을 형성하는 단계, 상기 하부전극 표면을 질화시키는 단계, 상기 표면이 질화된 하부전극 상에 비정질 Hf1-xLaxO(란탄늄(La)의 조성(x)은 0.03∼0.1)를 증착하는 단계, 상기 비정질 Hf1-xLaxO의 결정화 및 막내 불순물을 제거하기 위한 열처리 단계, 상기 결정화된 Hf1-xLaxO의 표면을 질화시키는 단계, 및 상기 표면이 질화된 Hf1-xLaxO 상에 불순물이 도핑된 폴리실리콘으로 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 결정화 및 막내 불순물을 제거하기 위한 열처리는 500℃∼900℃, 질소 분위기의 상압 또는 감압 상태의 전기로 또는 급속열처리장치를 이용하는 것을 특징으로 하고, 상기 질화시키는 단계는 200℃∼500℃의 온도와 0.1torr∼10torr의 압력의 NH3(25sccm∼250sccm) 분위기 상태에 놓여있는 챔버내에서 1분∼5분동안 플라즈마(RF 파워 100W∼500W) 열처리하거나, 상압(750torr∼760torr) 또는 감압(1torr∼100torr) 급속열처리 챔버내에서 600℃∼800℃의 NH3(25sccm∼250sccm) 분위기에서 열처리하거나, 상기 급속열처리와 동일 분위기의 전기로에서 열처리하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 캐패시터의 구조를 도시한 도면이다.
도 2에 도시된 바와 같이, 본 발명의 캐패시터는 하부전극(21), 하부전극(21) 상의 Hf1-xLaxO(22, 0.03≤x≤0.1), Hf1-xLax O(22) 상의 상부전극(23)으로 구성된다.
먼저, 하부전극(21)과 상부전극(23)은 인(P) 또는 비소(As)가 도핑된 폴리실리콘막, TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 또는 Pt을 포함하는 금속계 도전막으로 형성한다. 예컨대, 하부전극(21)과 상부전극(23)이 모두 폴리실리콘막으로 구성되어 SIS(Silicon Insulator Silicon) 캐패시터를 형성하거나, 하부전극(21)은 폴리실리콘막이고 상부전극(23)은 금속막으로 구성되어 MIS(Metal Insulator Silicon) 캐패시터를 형성하거나 또는 하부전극(21)과 상부전극(23)이 모두 금속막으로 구성되어 MIM(Metal Insulator Metal) 캐패시터 구조를 형성할 수 있다. 아울러, 하부전극(21)은 적층(stack) 구조, 콘케이브(concave) 구조 또는 실린더(cylinder) 구조일 수 있다.
다음으로, 하부전극(21)과 상부전극(23) 사이에 위치하여 캐패시터의 유전체로 작용하는 Hf1-xLaxO(22)는 하프늄산화막(HfO2) 속에 란탄늄(Lanthanum; La)이 함유된 것이다. 여기서, x의 범위가 0.03∼0.1인 것을 보더라도 Hf1-xLaxO(22)에서 란탄늄이 차지하는 조성이 작은데, 이는 란탄늄이 소량 함유되어도 HfO2보다 좋은 특성을 얻을 수 있기 때문이다.
예를 들어, HfO2는 유전상수값이 20 정도인데, HfO2 속에 란탄늄이 함유된 Hf1-xLaxO(22)의 유전상수값은 30∼50 범위이다. 여기서, 란탄늄의 함유량(x)이 0.03 정도로 작은 경우에는 유전상수값이 30에 가까울 것이고, 란탄늄의 함유량이 0.1 정도로 큰 경우에는 유전상수값이 50에 가까울 것이다.
이와 같이, Hf1-xLaxO(22)속의 란탄늄의 함유량을 조절하여 유전상수값을 조절하므로써 등가산화막두께(Equivalent oxide thickness, Tox)를 낮출 수 있고, 이로써 Hf1-xLaxO(22)를 박막화시켜 집적도를 향상시킨다.
또한, Hf1-xLaxO(22)속의 란탄늄의 함유량을 조절하므로써 유전상수값외에도 누설전류 발생 수준과 항복전압특성도 결정할 수 있다. 즉, Hf1-xLaxO(22)의 유전상수값을 제어할 수 있기 때문에 HfO2가 갖고 있던 유전성의 한계와 누설전류발생 문제를 보다 효과적으로 극복할 수 있다.
상기한 바와 같은 Hf1-xLaxO(22)은 원자층증착법(Atomic Layer Deposition), 펄스드 화학기상증착법(Pulsed Chemical Vapor Deposition) 또는 저압화학기상증착법(Low Pressure CVD)으로 제조할 수 있다.
도 3은 Hf1-xLaxO 제조를 위한 원자층증착법(ALD)의 제1예를 나타낸 도면이다.
도 3에 도시된 바와 같이, 하프늄소스 공급, 퍼지, 산화원공급 및 퍼지의 순서로 구성된 HfO2 증착 사이클을 K회 반복진행하고, 란탄늄소스 공급, 퍼지, 산화원공급 및 퍼지로 구성된 LaO 증착사이클을 L회 반복진행하여, HfO2와 LaO가 혼합된 Hf1-xLaxO를 증착한다. 여기서, Hf1-xLaxO 내에 함유되는 란탄늄의 조성(x)을 0.03∼0.1로 작게 조절하기 위해서는 HfO2 증착 사이클의 횟수(K)를 적어도 9회로 하고, LaO 증착사이클의 횟수(L)를 1회로 한다. 즉, 증착사이클 비율 K:L을 9:1로 제어한다.
도 3의 HfO2 증착 사이클에서 하프늄소스는 C16H36HfO4, 금속유기화합물(TDEAHf 또는 TEMAHf)를 전구체(Precursor)로 사용하고, 산화원은 O3(농도: 200±20g/m3), O2(또는 O2 플라즈마) 또는 H 2O 증기(Vapor)를 사용하며, 퍼지를 위한 퍼지가스를 질소 또는 아르곤을 이용한다.
그리고, LaO 증착 사이클에서 란탄늄소스는 La(CH3)3, La(C2H5 )3 또는 란탄늄이 함유된 금속유기화합물을 전구체로 사용하고, 산화원은 O3(농도: 200±20g/m3), O2(또는 O2 플라즈마) 또는 H2O 증기(Vapor)를 사용하며, 퍼지를 위한 퍼지가스를 질소 또는 아르곤을 이용한다.
HfO2 증착 사이클을 살펴보면, 먼저 하프늄소스를 50sccm∼500sccm 유량으로 흘려 하프늄소스를 흡착시킨 후에, 미반응 하프늄소스를 퍼지시킨다. 다음에, 흡착된 하프늄소스과 반응하는 산화원을 0.1slm∼1slm의 유량으로 공급하여 원자층 단위의 HfO2를 증착시키고, 미반응 산화원 및 휘발성 반응부산물을 퍼지시키기 위해 퍼지가스를 공급한다.
LaO 증착 사이클을 살펴보면, 먼저 란탄늄 소스를 50sccm∼500sccm 유량으로 흘려 란탄늄소스를 흡착시킨 후에, 미반응 란탄늄소스를 퍼지시킨다. 다음에, 흡착된 란탄늄소스와 반응하는 산화원을 0.1slm∼1slm의 유량으로 공급하여 원자층 단위의 LaO를 증착시키고, 미반응 산화원 및 휘발성 반응부산물을 퍼지시키기 위해 퍼지가스를 공급한다.
도 2의 Hf1-xLaxO(22)는 원자층증착법과 같이 펄스를 교대로 공급하는 사이클 을 이용하는 펄스드 화학기상증착법(Pulsed-CVD)으로도 증착가능하다. 즉, 소스가스와 산화원을 각각 펄스 형태로 공급하여 소스가스와 산화원의 반응을 유도하여 HfO2와 LaO가 혼합된 Hf1-xLaxO를 증착시킨다.
이와 같은 펄스드 화학기상증착법시에도 하프늄소스는 C16H36HfO4, 금속유기화합물(TDEAHf 또는 TEMAHf)를 전구체(Precursor)로 사용하고, 란탄늄소스는 La(CH3)3, La(C2H5)3 또는 란탄늄이 함유된 금속유기화합물을 전구체로 사용하며, 산화원은 O3(농도: 200±20g/m3), O2(또는 O2 플라즈마) 또는 H2O 증기(Vapor)를 사용하며, 퍼지를 위한 퍼지가스를 질소 또는 아르곤을 이용한다.
도 4는 Hf1-xLaxO 제조를 위한 원자층증착법(ALD)의 제2예를 나타낸 도면이다.
도 4에 도시된 바와 같이, 하프늄소스 공급, 퍼지, 란탄늄소스 공급, 퍼지, 산화원 공급 및 퍼지의 순서로 구성된 증착사이클을 m회 반복진행하여 Hf1-xLaxO를 증착한다. 여기서, Hf1-xLaxO 내에 함유되는 란탄늄의 조성(x)을 0.03∼0.1로 작게 조절하기 위해서는 하프늄소스와 란탄늄소스의 공급 횟수 비율을 9:1로 제어한다. 즉, 매 증착사이클마다 란탄늄소스를 공급하는 것이 아니라, 적어도 하프늄소스공급 9회당 란탄늄소스를 1회 공급한다.
도 4와 같은 증착사이클에서 하프늄소스는 C16H36HfO4, 금속유기화합물(TDEAHf 또는 TEMAHf)을 전구체(Precursor)로 사용하고, 산화원은 O3(농도: 200±20g/m3), O2(또는 O2 플라즈마) 또는 H2O 증기(Vapor)를 사용하며, 란탄늄소스는 La(CH3)3, La(C2H5)3 또는 란탄늄이 함유된 금속유기화합물을 전구체로 사용한다. 그리고, 퍼지를 위한 퍼지가스는 질소 또는 아르곤을 사용한다.
도 3 및 도 4에 도시된 증착사이클을 이용하여 30Å∼100Å 두께의 비정질상으로 Hf1-xLaxO를 증착한 후, 결정화 유도 및 막내 불순물 제거를 위해 열처리를 진행한다. 이때, 열처리는 500℃∼900℃, 질소 분위기의 상압 또는 감압 상태의 전기로(furnace) 또는 급속열처리장치(RTP)를 이용한다. 특히, 도 3에 도시된 증착사이클을 이용하는 경우, HfO2와 LaO가 혼합된 Hf1-xLaxO를 증착하게 되므로 위와 같은 열처리를 거치므로써 Hf-La-O 혼합상을 갖는 결정질상의 Hf1-xLaxO가 형성된다.
도 5는 Hf1-xLaxO 제조를 위한 저압화학기상증착공정의 예를 나타낸 도면이다.
도 5에 도시된 바와 같이, 하프늄소스, 란탄늄소스 및 산화원을 250℃∼500℃의 온도를 유지하는 LPCVD 챔버내로 공급하여 비정질상의 Hf1-xLaxO를 증착한 후, 비정질 Hf1-xLaxO의 유전특성 향상을 위한 결정화 및 막내 존재하는 탄소 불순물을 제거하기 위해 열처리를 실시한다.
여기서, 하프늄소스와 란탄늄소스는 금속유기화합물로 된 전구체를 이용하여 공급하는데, 이때, 전구체들은 MFC(Mass Flow Controller)와 같은 유량조절기를 통해 하프늄소스와 란탄늄소스의 비율을 9:1로 유지하면서 150℃∼300℃의 온도로 유지되고 있는 증발기 또는 증발관으로 각각 정량 공급하여 기화(Vaporize)시킨 후에 LPCVD 챔버 내부로 공급된다.
그리고, 결정화 및 탄소불순물을 제거하기 위한 열처리는, 500℃∼900℃, 질소 분위기의 상압 또는 감압 상태의 전기로(furnace) 또는 급속열처리장치(RTP)를 이용한다.
도 3 내지 도 5에 도시된 방법으로 형성한 Hf1-xLaxO를 캐패시터의 유전막으로 채택하면, 10Å∼20Å 정도로 등가산화막두께를 얻을 수 있기 때문에 HfO2를 채택한 캐패시터보다 상대적으로 큰 캐패시턴스를 얻을 수 있다.
또한, Hf1-xLaxO를 채택한 캐패시터는 HfO2를 채택한 캐패시터보다 낮은 누설전류수준과 보다 강한 항복전계특성을 얻을 수 있다.
또한, Hf1-xLaxO는 HfO2보다 열안정성이 우수하기 때문에 캐패시터 형성후의 후속 집적과정에서 불가피하게 수반되는 고온 열처리 진행시에도 전기적특성의 열화가 발생하지 않는다.
도 6a 내지 도 6d는 Hf1-xLaxO를 유전막으로 채택한 캐패시터의 제조 방법을 도시한 공정 단면도로서, 콘케이브 형태의 캐패시터 제조 방법을 도시하고 있다.
도 6a에 도시된 바와 같이, 반도체기판(21) 상부에 층간절연막(22)을 형성한 후, 층간절연막(22)을 식각하여 형성한 콘택홀에 스토리지노드콘택플러그(23)를 매립시킨다.
다음으로, 층간절연막(22) 상에 하부전극의 높이를 결정짓는 캐패시터산화막(capacitor oxide, 24)을 형성한 후, 캐패시터산화막을 식각하여 하부전극이 형성될 영역을 정의하는 스토리지노드홀(24a)을 형성한다.
다음으로, 스토리지노드홀(24a)의 내부에 스토리지노드콘택플러그(23)와 연결되는 하부전극(25)이 형성되도록 하는 하부전극 분리(bottom electrode isolation) 공정을 진행한다. 이때, 하부전극 분리 공정은, 스토리지노드홀(24a)을 포함한 캐패시터산화막(24) 상에 하부전극용 도전막을 증착한 후, 캐패시터산화막(24) 상부에 형성된 하부전극용 도전막을 화학적기계적연마(CMP)나 에치백(Etchback) 등의 방법으로 제거하여 스토리지노드홀(24a)의 내부에만 실린더 형태의 하부전극(25)을 형성하는 것이다. 여기서, 하부전극용 도전막을 제거할 때 연마재나 식각된 입자 등의 불순물이 실린더 내부에 부착되는 등의 우려가 있으므로, 단차피복성이 좋은 예컨대, 포토레지스트로 실린더 내부를 모두 채운 후에, 캐패시터산화막(24)의 표면이 노출될 때까지 연마 또는 에치백을 수행하고, 실린더 내부의 포토레지스트를 애싱(ashing)하여 제거하는 것이 좋다.
상기한 하부전극(25)을 형성하기 위한 하부전극용 도전막은 인(P) 또는 비소(As)와 같은 불순물을 도핑시킨 폴리실리콘, TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 또는 Pt을 포함하는 금속계 도전막으로 형성한다.
이하, 하부전극(25)은 폴리실리콘으로 형성한 것으로 가정하여 설명하기로 한다.
다음으로, 하부전극(25) 표면의 자연산화막(native oxide)을 제거함과 동시에 수소종말처리(hydrogen terminate)하기 위해 전세정 공정을 진행한다. 이때, 전세정(pre-cleaning) 공정은 HF 혼합액(H2O/HF=10∼100배 희석된 HF 또는 NH4F/HF=증류수 혼합(DI mixture)하여 5∼500배 희석)을 이용한다.
위와 같은 HF 혼합액을 이용한 전세정 과정 전/후에 하부전극(25) 표면상의 무기물 또는 유기물 등의 이물질을 제거하기 위해 NH4OH 혼합액(NH4OH:H2 O2:H2O) 또는 H2SO4 혼합액(H2SO4:H2O2 또는 H 2SO4:H2O)을 사용하여 하부전극(25) 표면을 한번 더 세정할 수도 있다.
도 6b에 도시된 바와 같이, 하부전극(25) 표면에 질화막(26)을 형성한다. 이때, 질화막(26)은 불순물이 도핑된 폴리실리콘으로 된 하부전극(25)에 접하는 Hf1-xLaxO쪽으로 하부전극(25)의 실리콘 또는 도핑된 불순물들이 침투하는 것을 방지하기 위한 확산방지막이다.
이와 같이 확산방지막 역할을 하는 질화막(26)은 하부전극(25) 표면을 질화시켜 형성한다. 예컨대, 하부전극(25) 표면을 질화시키는 방법은, 200℃∼500℃의 온도와 0.1torr∼10torr의 압력의 NH3(25sccm∼250sccm) 분위기 상태에 놓여있는 챔버내에서 1분∼5분동안 플라즈마(RF 파워 100W∼500W) 열처리한다. 질화시키는 다 른 방법으로는, 상압(750torr∼760torr) 또는 감압(1torr∼100torr) 급속열처리 챔버내에서 600℃∼800℃의 NH3(25sccm∼250sccm) 분위기에서 열처리하거나 동일 분위기의 전기로에서 어닐링한다.
상기한 질화 공정시에 주로 실리콘산화막질인 캐패시터산화막(24) 표면도 동시에 질화된다.
도 6c에 도시된 바와 같이, 질화막(26)을 포함한 전면에 도 3 내지 도 5 중에서 선택된 하나의 증착법을 이용하여 Hf1-xLaxO(27)을 증착한다.
다음으로, Hf1-xLaxO(27)의 결정화 및 막내 불순물 제거를 위한 열처리를 진행한다. 이때, 열처리는 500℃∼900℃, 질소 분위기의 상압 또는 감압 상태의 전기로(furnace) 또는 급속열처리장치(RTP)를 이용한다.
도 6d에 도시된 바와 같이, Hf1-xLaxO(27) 상에 상부전극(29)을 형성한다. 이때, 상부전극(29)은 하부전극(25)와 동일하게 인(P) 또는 비소(As)와 같은 불순물을 도핑시킨 폴리실리콘, TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 또는 Pt을 포함하는 금속계 도전막으로 형성한다. 여기서, 상부전극(29)이 금속계 도전막인 경우에는 습도, 온도 또는 전기적 충격으로부터 구조적 안정성을 향상시키기 위해 보호막 또는 완충층으로 실리콘질화막 또는 도핑된 폴리실리콘을 상부전극(29) 위에 200Å∼1000Å 두께로 형성해줄 수 있다.
만약, 상부전극(29)이 불순물을 도핑시킨 폴리실리콘으로 형성한 경우에는 상부전극내 실리콘 또는 불순물이 Hf1-xLaxO(27)쪽으로 확산하는 것을 방지하기 위한 확산방지막(28)이 필요하다.
이러한 확산방지막(28)은 하부전극(25) 표면에 형성된 질화막(26)과 유사하게 질소를 함유하게 되는데, Hf1-xLaxO(27) 표면을 질화시킨 것이다.
Hf1-xLaxO(27) 표면을 질화시키는 방법은, 200℃∼500℃의 온도와 0.1torr∼10torr의 압력의 NH3(25sccm∼250sccm) 분위기 상태에 놓여있는 챔버내에서 1분∼5분동안 플라즈마(RF 파워 100W∼500W) 열처리한다. 질화시키는 다른 방법으로는, 상압(750torr∼760torr) 또는 감압(1torr∼100torr) 급속열처리 챔버내에서 600℃∼800℃의 NH3(25sccm∼250sccm) 분위기에서 열처리하거나 동일 분위기의 전기로에서 열처리한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 HfO2에 비해 등가산화막두께가 낮으면서도 누설 전류 발생 수준을 감소시킨 Hf1-xLaxO를 캐패시터의 유전막으로 채택하므로써 큰 캐패시턴스를 얻을 수 있는 효과가 있다.
또한, HfO2에 비해 열안정성이 우수한 Hf1-xLaxO를 캐패시터의 유전막으로 채택하므로써 100nm급 이하의 금속배선공정이 적용되는 반도체메모리제품군의 캐패시터의 내구성과 신뢰성을 동시에 향상시킬 수 있는 효과가 있다.

Claims (24)

  1. 삭제
  2. 하부전극;
    상기 하부전극 상의 Hf1-xLaxO(란탄늄(La)의 조성(x)은 0.03∼0.1) ; 및
    상기 Hf1-xLaxO 상의 상부전극
    을 포함하는 캐패시터.
  3. 제2항에 있어서,
    상기 란탄늄의 조성 범위에 따라 상기 Hf1-xLaxO의 유전상수값은 30∼50 범위를 갖는 것을 특징으로 하는 캐패시터.
  4. 하부전극을 형성하는 단계;
    상기 하부전극 상에 비정질 Hf1-xLaxO(란탄늄(La)의 조성(x)이 0.03∼0.1)를 증착하는 단계;
    상기 Hf1-xLaxO의 결정화 및 막내 불순물을 제거하기 위한 열처리 단계; 및
    상기 결정화된 Hf1-xLaxO 상에 상부전극을 형성하는 단계
    를 포함하는 캐패시터의 제조 방법.
  5. 제4항에 있어서,
    상기 비정질 Hf1-xLaxO은,
    원자층증착법, 펄스드 화학기상증착법 또는 저압화학기상증착법으로 증착하는 것을 특징으로 하는 캐패시터의 제조 방법.
  6. 제5항에 있어서,
    상기 원자층증착법으로 상기 비정질 Hf1-xLaxO 증착시,
    하프늄소스 공급, 퍼지, 산화원공급 및 퍼지의 순서로 구성된 HfO2 증착 사이클을 K회 반복 진행하는 단계; 및
    란탄늄소스 공급, 퍼지, 산화원공급 및 퍼지로 구성된 LaO 증착사이클을 L회 반복 진행하는 단계를 포함하고,
    란탄늄(La)의 조성(x)이 0.03∼0.1 범위가 되도록 상기 K와 L의 비율을 제어하는 것을 특징으로 하는 캐패시터의 제조 방법.
  7. 제5항에 있어서,
    상기 원자층증착법으로 상기 비정질 Hf1-xLaxO 증착시,
    하프늄소스 공급, 퍼지, 란탄늄소스 공급, 퍼지, 산화원공급 및 퍼지의 순서로 구성된 증착 사이클을 반복 진행하되, 란탄늄(La)의 조성(x)이 0.03∼0.1 범위가 되도록 상기 란탄늄소스 공급의 횟수를 제어하는 것을 특징으로 하는 캐패시터의 제조 방법.
  8. 제6항 또는 제7항에 있어서,
    상기 하프늄소스는 C16H36HfO4, TDEAHf 또는 TEMAHf를 사용하고, 상기 란탄늄소스는 La(CH3)3 또는 La(C2H5)3을 사용하며, 상기 산화원은 O3(농도: 200±20g/m3), O2, O2 또는 H2O 증기를 사용하며, 상기 퍼지를 위한 퍼지가스는 질소 또는 아르곤을 사용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  9. 제5항에 있어서,
    상기 저압화학기상증착법으로 상기 비정질 Hf1-xLaxO 증착시,
    하프늄소스, 란탄늄소스 및 산화원을 250℃∼500℃의 온도를 유지하는 저압화학기상증착 챔버내로 공급하여 증착하는 것을 특징으로 하는 캐패시터의 제조 방법.
  10. 제9항에 있어서,
    상기 하프늄소스 및 란탄늄소스는,
    각각 금속유기화합물로 된 전구체를 기화시켜 상기 저압화학기상증착 챔버 내부로 공급하되, 란탄늄의 조성이 0.03∼0.1 범위가 되도록 상기 하프늄소스와 상기 란탄늄소스의 비율을 제어하는 것을 특징으로 하는 캐패시터의 제조 방법.
  11. 제9항에 있어서,
    상기 하프늄소스는 C16H36HfO4, TDEAHf 또는 TEMAHf를 사용하고, 상기 란탄늄소스는 La(CH3)3 또는 La(C2H5)3을 사용하며, 상기 산화원은 O3(농도: 200±20g/m3), O2, O2 또는 H2O 증기를 사용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  12. 제4항에 있어서,
    상기 결정화 및 막내 불순물을 제거하기 위한 열처리는,
    500℃∼900℃, 질소 분위기의 상압 또는 감압 상태의 전기로 또는 급속열처리장치를 이용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  13. 제4항에 있어서,
    상기 하부전극과 상기 상부전극은,
    도핑된 폴리실리콘막, TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 또는 Pt을 포함하는 금속계 도전막으로 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
  14. 삭제
  15. 불순물이 도핑된 폴리실리콘으로 하부전극을 형성하는 단계;
    상기 하부전극 표면을 질화시키는 단계;
    상기 표면이 질화된 하부전극 상에 비정질 Hf1-xLaxO(란탄늄(La)의 조성(x)이 0.03∼0.1)를 증착하는 단계;
    상기 비정질 Hf1-xLaxO의 결정화 및 막내 불순물을 제거하기 위한 열처리 단계;
    상기 결정화된 Hf1-xLaxO의 표면을 질화시키는 단계; 및
    상기 표면이 질화된 Hf1-xLaxO 상에 불순물이 도핑된 폴리실리콘으로 상부전극을 형성하는 단계
    를 포함하는 캐패시터의 제조 방법.
  16. 제15항에 있어서,
    상기 비정질 Hf1-xLaxO은,
    원자층증착법, 펄스드 화학기상증착법 또는 저압화학기상증착법으로 증착하는 것을 특징으로 하는 캐패시터의 제조 방법.
  17. 제16항에 있어서,
    상기 원자층증착법으로 상기 비정질 Hf1-xLaxO 증착시,
    하프늄소스 공급, 퍼지, 산화원공급 및 퍼지의 순서로 구성된 HfO2 증착 사이클을 K회 반복 진행하는 단계; 및
    란탄늄소스 공급, 퍼지, 산화원공급 및 퍼지로 구성된 LaO 증착사이클을 L회 반복 진행하는 단계를 포함하고,
    란탄늄(La)의 조성(x)이 0.03∼0.1 범위가 되도록 상기 K와 L의 비율을 제어하는 것을 특징으로 하는 캐패시터의 제조 방법.
  18. 제16항에 있어서,
    상기 원자층증착법으로 상기 비정질 Hf1-xLaxO 증착시,
    하프늄소스 공급, 퍼지, 란탄늄소스 공급, 퍼지, 산화원공급 및 퍼지의 순서로 구성된 증착 사이클을 반복 진행하되, 란탄늄(La)의 조성(x)이 0.03∼0.1 범위가 되도록 상기 란탄늄소스 공급의 횟수를 제어하는 것을 특징으로 하는 캐패시터의 제조 방법.
  19. 제17항 또는 제18항에 있어서,
    상기 하프늄소스는 C16H36HfO4, TDEAHf 또는 TEMAHf를 사용하고, 상기 란탄늄소스는 La(CH3)3 또는 La(C2H5)3을 사용하며, 상기 산화원은 O3(농도: 200±20g/m3), O2, O2 또는 H2O 증기를 사용하며, 상기 퍼지를 위한 퍼지가스는 질소 또는 아르곤을 사용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  20. 제16항에 있어서,
    상기 저압화학기상증착법으로 상기 비정질 Hf1-xLaxO 증착시,
    하프늄소스, 란탄늄소스 및 산화원을 250℃∼500℃의 온도를 유지하는 저압화학기상증착 챔버내로 공급하여 증착하는 것을 특징으로 하는 캐패시터의 제조 방법.
  21. 제20항에 있어서,
    상기 하프늄소스 및 란탄늄소스는,
    각각 금속유기화합물로 된 전구체를 기화시켜 상기 저압화학기상증착 챔버 내부로 공급하되, 란탄늄의 조성이 0.03∼0.1 범위가 되도록 상기 하프늄소스와 상기 란탄늄소스의 비율을 제어하는 것을 특징으로 하는 캐패시터의 제조 방법.
  22. 제20항에 있어서,
    상기 하프늄소스는 C16H36HfO4, TDEAHf 또는 TEMAHf를 사용하고, 상기 란탄늄소스는 La(CH3)3 또는 La(C2H5)3을 사용하며, 상기 산화원은 O3(농도: 200±20g/m3), O2, O2 또는 H2O 증기를 사용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  23. 제15항에 있어서,
    상기 결정화 및 막내 불순물을 제거하기 위한 열처리는,
    500℃∼900℃, 질소 분위기의 상압 또는 감압 상태의 전기로 또는 급속열처리장치를 이용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  24. 제15항에 있어서,
    상기 질화시키는 단계는,
    200℃∼500℃의 온도와 0.1torr∼10torr의 압력의 NH3(25sccm∼250sccm) 분위기 상태에 놓여있는 챔버내에서 1분∼5분동안 플라즈마(RF 파워 100W∼500W) 열처리하거나, 상압(750torr∼760torr) 또는 감압(1torr∼100torr) 급속열처리 챔버내에서 600℃∼800℃의 NH3(25sccm∼250sccm) 분위기에서 열처리하거나, 상기 급속열처리와 동일 분위기의 전기로에서 열처리하는 것을 특징으로 하는 캐패시터의 제조 방법.
KR1020030098534A 2003-12-29 2003-12-29 하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법 KR100583155B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030098534A KR100583155B1 (ko) 2003-12-29 2003-12-29 하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법
US10/883,322 US7320943B2 (en) 2003-12-29 2004-06-30 Capacitor with hafnium, lanthanum and oxygen mixed dielectric and method for fabricating the same
US11/999,439 US7499259B2 (en) 2003-12-29 2007-12-04 Capacitor with hafnium, lanthanum and oxygen mixed dielectric and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098534A KR100583155B1 (ko) 2003-12-29 2003-12-29 하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050067548A KR20050067548A (ko) 2005-07-05
KR100583155B1 true KR100583155B1 (ko) 2006-05-23

Family

ID=34698639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098534A KR100583155B1 (ko) 2003-12-29 2003-12-29 하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법

Country Status (2)

Country Link
US (2) US7320943B2 (ko)
KR (1) KR100583155B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590592B1 (ko) * 2004-08-20 2006-06-19 삼성전자주식회사 누설 전류를 감소시킨 유전체층을 포함하는 캐패시터 및그 제조 방법
KR100645064B1 (ko) * 2005-05-23 2006-11-10 삼성전자주식회사 금속 산화물 저항 기억소자 및 그 제조방법
KR100678640B1 (ko) * 2005-11-12 2007-02-05 삼성전자주식회사 Ｍｉｍ 커패시터를 구비하는 반도체 집적 회로 장치 및이의 제조 방법
US20130285201A1 (en) * 2012-04-27 2013-10-31 Freescale Semiconductor, Inc. Mim capacitor formation method and structure
FR2994019B1 (fr) * 2012-07-25 2016-05-06 Commissariat Energie Atomique Procede pour la realisation d'une capacite
WO2019142581A1 (ja) * 2018-01-22 2019-07-25 国立研究開発法人物質・材料研究機構 Ｍｉｓ型半導体装置およびその製造方法、並びにその製造に用いるスパッタリングターゲット
CN114988470B (zh) * 2022-05-26 2024-04-05 湘潭大学 一种氧化铪基铁电薄膜、电容结构、晶体管及制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225149A (ja) * 1988-03-04 1989-09-08 Toshiba Corp キャパシタ及びその製造方法
KR970054073A (ko) 1995-12-27 1997-07-31 김광호 반도체 장치의 커패시터 제조 방법
US6528328B1 (en) * 2001-12-21 2003-03-04 Texas Instruments Incorporated Methods of preventing reduction of irox during PZT formation by metalorganic chemical vapor deposition or other processing
US6753618B2 (en) * 2002-03-11 2004-06-22 Micron Technology, Inc. MIM capacitor with metal nitride electrode materials and method of formation
US7164165B2 (en) * 2002-05-16 2007-01-16 Micron Technology, Inc. MIS capacitor
US6960538B2 (en) * 2002-08-21 2005-11-01 Micron Technology, Inc. Composite dielectric forming methods and composite dielectrics
US7049192B2 (en) * 2003-06-24 2006-05-23 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectrics
KR100607178B1 (ko) * 2004-01-14 2006-08-01 삼성전자주식회사 불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는캐패시터 및 그 제조 방법

Also Published As

Publication number Publication date
US20050139965A1 (en) 2005-06-30
US7320943B2 (en) 2008-01-22
US7499259B2 (en) 2009-03-03
KR20050067548A (ko) 2005-07-05
US20080089004A1 (en) 2008-04-17

Similar Documents

Publication Publication Date Title
KR100403611B1 (ko) 금속-절연체-금속 구조의 커패시터 및 그 제조방법
US7112503B1 (en) Enhanced surface area capacitor fabrication methods
US7102875B2 (en) Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof
KR100670747B1 (ko) 반도체소자의 캐패시터 제조 방법
KR100338110B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20060091908A (ko) 박막 형성 방법
KR20030043380A (ko) 반도체 소자의 캐패시터 제조방법
US20010005612A1 (en) Method for forming a capacitor using tantalum nitride as a capacitor dielectric
KR100703833B1 (ko) 이중 유전막을 구비한 캐패시터의 제조 방법
US7499259B2 (en) Capacitor with hafnium, lanthanum and oxygen mixed dielectric and method for fabricating the same
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
GB2358284A (en) Capacitor with tantalum oxide Ta2O5 dielectric layer and silicon nitride layer formed on lower electrode surface
US6525364B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR100522427B1 (ko) 반도체 소자의 캐패시터 제조방법
US6541330B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6448128B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR100328454B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
US20070264770A1 (en) Capacitor forming method
KR20050056408A (ko) 반도체 소자의 캐패시터 제조방법
KR100604664B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
KR101046757B1 (ko) 반도체소자의 캐패시터 및 그 제조 방법
KR100744666B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100656282B1 (ko) 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140423

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee