KR100579546B1 - Align Key for Liquid Crystal Display Device - Google Patents

Align Key for Liquid Crystal Display Device Download PDF

Info

Publication number
KR100579546B1
KR100579546B1 KR1020010087770A KR20010087770A KR100579546B1 KR 100579546 B1 KR100579546 B1 KR 100579546B1 KR 1020010087770 A KR1020010087770 A KR 1020010087770A KR 20010087770 A KR20010087770 A KR 20010087770A KR 100579546 B1 KR100579546 B1 KR 100579546B1
Authority
KR
South Korea
Prior art keywords
key
bonding
liquid crystal
metal pattern
pattern
Prior art date
Application number
KR1020010087770A
Other languages
Korean (ko)
Other versions
KR20030057694A (en
Inventor
석수원
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010087770A priority Critical patent/KR100579546B1/en
Publication of KR20030057694A publication Critical patent/KR20030057694A/en
Application granted granted Critical
Publication of KR100579546B1 publication Critical patent/KR100579546B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Abstract

본 발명에서는, 액정패널을 이루는 제 1, 2 기판의 합착을 위한 합착 키에 있어서, 상기 합착키는 서로 맞닿거나, 중첩, 이격되는 패턴으로 이루어져, 상기 합착키의 오버 또는 과다식각에 의한 오차를 미리 설계된 합착키 패턴과의 오차를 통해 계산되는 액정패널용 합착키를 제공하는 것을 특징으로 한다. In the present invention, in the bonding key for bonding the first and second substrates constituting the liquid crystal panel, the bonding keys are formed in a pattern that abuts, overlaps, or spaced apart from each other, thereby preventing an error due to over or excessive etching of the bonding keys. It is characterized by providing a bonding key for a liquid crystal panel calculated through an error with a pre-designed bonding key pattern.

Description

액정표시장치용 얼라인 키{Align Key for Liquid Crystal Display Device} Align Key for Liquid Crystal Display Device             

도 1은 일반적인 액정표시장치의 단면도. 1 is a cross-sectional view of a general liquid crystal display device.

도 2는 종래의 액정패널용 합착 키에 대한 평면도. 2 is a plan view of a conventional bonding key for a liquid crystal panel.

도 3a, 3b는 상기 도 2의 "I" 영역에 대한 확대 도면. 3A and 3B are enlarged views of the area “I” of FIG. 2.

도 4a, 4b는 본 발명에 따른 액정패널용 합착키 패턴 구조를 나타낸 도면. 4A and 4B are diagrams illustrating a bonding key pattern structure for a liquid crystal panel according to the present invention;

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

110a : 제 1 상부합착키 110b : 제 1 하부합착키 110a: first upper engagement key 110b: first lower engagement key

110 : 제 1 합착키 130a : 제 2 상부합착키110: first engagement key 130a: second upper engagement key

130b : 제 2 하부합착키 130 : 제 2 합착키 130b: second lower key 130: second lower key

본 발명은 액정표시장치에 관한 것으로, 특히 액정표시장치용 얼라인 키에 관한 것이다. The present invention relates to a liquid crystal display device, and more particularly, to an alignment key for a liquid crystal display device.

최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다. Recently, liquid crystal displays have been spotlighted as next generation advanced display devices having low power consumption, good portability, technology-intensive, and high added value.

이러한 액정표시장치중에서도, 각 화소(pixel)별로 전압의 온/오프를 조절할 수 있는 스위칭 소자가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.Among such liquid crystal display devices, an active matrix liquid crystal display device having a switching element capable of controlling voltage on / off for each pixel is attracting the most attention due to its excellent resolution and video performance.

일반적으로, 액정표시장치는 스위칭 소자 및 화소 전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해, 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이 두 기판 사이에 액정을 개재하는 액정셀 공정을 거쳐 완성된다. In general, a liquid crystal display device forms an array substrate and a color filter substrate through an array substrate manufacturing process for forming a switching element and a pixel electrode and a color filter substrate manufacturing process for forming a color filter and a common electrode, respectively. It completes through the liquid crystal cell process through a liquid crystal between them.

상기 액정셀 공정은 어레이 공정이나 컬러필터 공정에 비해 상대적으로 반복되는 공정이 거의 없는 것이 특징이라고 할 수 있다. 전체 공정은 액정 분자의 배향을 위한 배향막 형성공정과 셀 갭(cell gap) 형성공정, 합착 공정, 셀 절단(cutting) 공정, 액정주입 공정으로 크게 나눌 수 있고, 이러한 액정셀 공정에 의해 액정표시장치를 이루는 기본 부품인 액정패널이 제작된다. The liquid crystal cell process may be characterized in that the process is relatively little compared to the array process or the color filter process. The overall process can be roughly divided into an alignment layer forming process for forming liquid crystal molecules, a cell gap forming process, a bonding process, a cell cutting process, and a liquid crystal injection process. A liquid crystal panel is manufactured, which is a basic component.

이하, 도 1은 일반적인 액정표시장치에 대한 개략적인 단면도이다. 1 is a schematic cross-sectional view of a general liquid crystal display device.

도시한 바와 같이, 상부 및 하부 기판(10, 30)이 서로 일정간격 이격되어 있고, 이 상부 및 하부 기판(10, 30) 사이에는 액정층(50)이 개재되어 있다. As shown, the upper and lower substrates 10 and 30 are spaced apart from each other by a predetermined distance, and the liquid crystal layer 50 is interposed between the upper and lower substrates 10 and 30.

상기 하부 기판(30)의 투명 기판(1) 상부에는 게이트 전극(32)이 형성되어 있고, 이 게이트 전극(32) 상부에는 게이트 절연막(34)이 형성되어 있고, 이 게이트 절연막(34) 상부의 상기 게이트 전극(32)을 덮는 위치에는 액티브층(36a), 오믹 콘택층(36b)이 차례대로 적층된 반도체층(36)이 형성되어 있고, 이 반도체층(36)의 상부에는 서로 일정간격 이격된 소스 및 드레인 전극(38, 40)이 형성되어 있고, 이 소스 및 드레인 전극(38, 40) 간의 이격구간에는 상기 액티브층(36a)의 일부를 노출시킨 채널(ch ; channel)이 형성되어 있고, 상기 게이트 전극(32), 반도체층(36), 소스 및 드레인 전극(38, 40), 채널(ch)은 박막트랜지스터(T)를 이룬다. A gate electrode 32 is formed on the transparent substrate 1 of the lower substrate 30, and a gate insulating layer 34 is formed on the gate electrode 32. The semiconductor layer 36 in which the active layer 36a and the ohmic contact layer 36b are sequentially stacked is formed at a position covering the gate electrode 32, and the semiconductor layer 36 is spaced apart from each other by a predetermined interval. The source and drain electrodes 38 and 40 are formed, and a channel (ch; channel) exposing a part of the active layer 36a is formed in the separation section between the source and drain electrodes 38 and 40. The gate electrode 32, the semiconductor layer 36, the source and drain electrodes 38 and 40, and the channel ch form a thin film transistor T.

도면으로 제시하지 않았지만, 상기 게이트 전극(32)과 연결되어 제 1 방향으로 게이트 배선이 형성되고, 이 제 1 방향과 교차되는 제 2 방향으로 상기 소스 전극(38)과 연결되는 데이터 배선이 형성되고, 이 게이트 및 데이터 배선이 교차되는 영역은 화소 영역(P)으로 정의된다. Although not shown in the drawings, a gate line is formed in a first direction by being connected to the gate electrode 32, and a data line is formed in a second direction crossing the first direction and is connected to the source electrode 38. The area where the gate and the data line cross each other is defined as the pixel area P. FIG.

또한, 상기 박막트랜지스터(T) 상부에는 드레인 콘택홀(44)을 가지는 보호층(42)이 형성되어 있고, 상기 화소 영역(P)에는 드레인 콘택홀(44)을 통해 상기 드레인 전극(40)과 연결되는 화소 전극(48)이 형성되어 있다. In addition, a passivation layer 42 having a drain contact hole 44 is formed on the thin film transistor T, and the drain electrode 40 is formed in the pixel region P through the drain contact hole 44. The pixel electrode 48 to be connected is formed.

그리고, 상기 상부 기판(10)의 투명기판(1) 하부에는 상기 화소 전극(48)과 대응되는 위치에 특정 파장대의 빛만을 걸러주는 컬러필터(14)가 형성되어 있고, 이 컬러필터(14)의 컬러별 경계부에는 빛샘현상 및 상기 박막트랜지스터(T)로의 광유입을 차단하는 블랙매트릭스(12)가 형성되어 있다. A color filter 14 is formed below the transparent substrate 1 of the upper substrate 10 to filter only light of a specific wavelength band at a position corresponding to the pixel electrode 48. The color filter 14 The black matrix 12 is formed at the boundary of each color to block light leakage and inflow of light into the thin film transistor T.

그리고, 이 컬러필터(14) 및 블랙매트릭스(12)의 하부에는 상기 액정층(50)에 전압을 인가하는 또 다른 전극인 공통 전극(16)이 형성되어 있다. Under the color filter 14 and the black matrix 12, a common electrode 16, which is another electrode for applying a voltage to the liquid crystal layer 50, is formed.

한편, 상기 상부 및 하부 기판(10, 30) 사이에 개재된 액정층(50)의 누설을 방지하기 위해, 이 상부 및 하부 기판(10, 30)의 가장자리는 씰 패턴(52)에 의해 봉지되어 있다. Meanwhile, in order to prevent leakage of the liquid crystal layer 50 interposed between the upper and lower substrates 10 and 30, edges of the upper and lower substrates 10 and 30 are sealed by the seal pattern 52. have.

이 씰 패턴(52)은 상기 상부 및 하부 기판(10, 30)의 합착 공정 전에, 두 기판간의 일정한 셀갭을 유지하여, 추후 공정에서 액정 주입을 용이하게 할 뿐 아니라, 주입된 액정이 외부로 누설되는 것을 방지하는 역할을 한다. The seal pattern 52 maintains a constant cell gap between the two substrates prior to the bonding process of the upper and lower substrates 10 and 30, thereby facilitating liquid crystal injection in a later process, and also injecting the liquid crystal into the outside. It prevents it from becoming.

도면으로 제시하지 않았지만, 상기 상부 및 하부 기판(10, 30)의 액정층(50)과 각각 접하는 부분에는 액정의 배열을 용이하게 유도하기 위해 상부 및 하부 배향막을 더욱 포함한다. Although not shown in the drawings, portions of the upper and lower substrates 10 and 30 respectively contacting the liquid crystal layer 50 further include upper and lower alignment layers to easily induce alignment of liquid crystals.

상술한 액정표시장치의 합착 정도는 각 기판의 설계시 주어지는 마진(Margin)에 의해 결정되는데 보통 수 마이크로미터(㎛)정도의 정밀도가 요구된다. 상기 두 기판의 합착은 주어지는 마진을 벗어나면 빛이 새어 나오게 되어 구동시 원하는 특성을 갖지 못한다. The degree of adhesion of the above-described liquid crystal display device is determined by a margin given when designing each substrate, and a precision of several micrometers (μm) is usually required. When the two substrates are bonded together, light is leaked out of a given margin, and thus the two substrates do not have the desired characteristics when driven.

상기 두 기판의 합착을 위해서는 기준점으로 상기 두 기판에 각각 합착키(alignment key)를 형성한다. In order to bond the two substrates, alignment keys are formed on the two substrates as reference points.

도 2는 종래의 액정패널용 합착 키에 대한 평면도로서, 액정패널을 이루는 어레이 기판과, 컬러필터 기판의 각각의 모서리부에 위치하는 제 1, 2 합착 키를 서로 얼라인시킨 패턴 구조에 대해서 도시하였다. FIG. 2 is a plan view of a conventional bonding key for a liquid crystal panel, and illustrates a pattern structure in which an array substrate constituting a liquid crystal panel and first and second bonding keys positioned at each corner of the color filter substrate are aligned with each other. It was.

도시한 바와 같이, 하단부에 "6", "4", "2" 숫자가 서로 일정간격 이격되어 형성되어 있다. 이 숫자들은 미스 얼라인값을 읽어내기 위한 것으로 단위는 ㎛이다. As shown in the figure, the numbers "6", "4", and "2" are formed at regular intervals apart from each other. These numbers are for reading the misalignment value and the unit is μm.

상기 "4"와 대응되는 위치에는 "╂"형으로 제 1 주합착키(60)가 위치하고, 제 1 주합착키(60)에 의해 분리되는 네개의 영역(ⓐ, ⓑ, ⓒ, ⓓ)에는, 각 영역별로 제 1 주합착키(60)의 영역별 패턴과 대응되는 패턴을 가짐에 따라, 전체적으로 "╂"형을 이루는 네 개의 패턴으로 이루어진 제 2 주합착키(62)가 위치하고 있다. In the position corresponding to "4", the first main bonding key 60 is located in a "╂" shape, and the four regions ⓐ, ⓑ, ⓒ, ⓓ are separated by the first main bonding key 60. As each region has a pattern corresponding to the region-specific pattern of the first primary bonding key 60, the second primary bonding key 62 is formed of four patterns forming a “╂” shape as a whole.

그리고, "6" 및 "4"와 대응되는 ⓐ, ⓒ 및 ⓑ, ⓓ 영역에는 제 1a 보조합착키(64a)와, 제 1a 보조합착키(64a)의 네 모서리 부분에 제 2a 보조합착키(66a)가 영역별로 위치하고 있다. And, in the areas ⓐ, ⓒ, ⓑ, ⓓ corresponding to "6" and "4", the 1a auxiliary bonding key 64a and the 2a auxiliary bonding key ( 66a) is located by area.

상기 제 1 주합착키(60), 제 1a, 1b 보조합착키(64a, 64b)는 제 1 합착키(68)를 이루고, 제 2 주합착키(62), 제 2a, 2b 보조합착키(66a, 66b)는 제 2 합착키(70)를 이룬다. The first main bonding key 60, 1a, 1b auxiliary bonding keys 64a, 64b constitute a first bonding key 68, and a second main bonding key 62, 2a, 2b auxiliary bonding key ( 66a and 66b form a second engagement key 70.

이러한 배치구조를 가지는 제 1, 2 합착키(60, 62)는 대응하는 숫자와 맞닿게 되면, 그 숫자만큼 두 기판이 시프트(shift)되었음을 알 수 있다. When the first and second engagement keys 60 and 62 having such an arrangement contact with the corresponding numbers, it can be seen that the two substrates are shifted by the numbers.

한편, 상기 합착 키는 각각의 기판에서 사진식각 공정을 통해 패터닝된다. On the other hand, the bonding key is patterned through a photolithography process on each substrate.

이에 따라, 상기 합착키로는 얼라인 정도는 확인할 수 있지만, 합착 키의 형성과정에서 오버/언더(over/under) 식각 정도에 따라 정확한 값을 판독하기는 불가능한 문제점이 있다. Accordingly, the degree of alignment can be confirmed by the fitting key, but it is impossible to accurately read the value according to the degree of over / under etching in the process of forming the bonding key.

즉, 제 1, 2 합착키 패턴을 형성함에 있어서, 사진식각 공정에서의 마스크 패턴을 기판 상에 형성하는 과정에서 마스크에 의해 재현된 패턴의 최소 선폭으로 정의되는 CD(Critical Dimension)가 정해진 값을 가져야 원하는 합착키 패턴을 가질 수 있다. That is, in forming the first and second bonding key patterns, the CD (Critical Dimension) defined as the minimum line width of the pattern reproduced by the mask in the process of forming the mask pattern in the photolithography process on the substrate has a predetermined value. It must have a desired keying pattern.

도 3a, 3b는 상기 도 2의 "I" 영역에 대한 확대 도면으로서, 도 3a는 정상 CD값을 가지는 경우, 도 3b는 비정상 CD값을 가지는 경우의 제 1, 2 합착키의 미스 얼라인 정도를 나타낸 것으로, 정상 CD값을 가지는 제 2 주합착키 사이에 정상 또는 비정상 CD값을 가지는 제 1 주합착키를 일 예로 들어 설명한다.   3A and 3B are enlarged views of the region “I” of FIG. 2, and FIG. 3A is a normal CD value, and FIG. 3B is a misalignment degree of the first and second bonding keys when the CD value is abnormal. The following description will be given with an example of a first master key having a normal or abnormal CD value between the second master keys having a normal CD value.

도 3a에서는, 양쪽의 제 2 주합착키(62) 사이 구간에 제 1 주합착키(60)가 배치됨에 있어서, 제 1 주합착키(60)가 도면 상에서 우측에 위치하는 제 2 주합착키(62)와 맞닿게 되어 있어, 전술한 도 2에서와 같이 4 ㎛ 이동됐음을 알 수 있다. 되어 있고, 이때, 제 1 주합착키(60)가 정상 CD값을 가진다면, 실질적으로 제 1 주합착키(60)와 제 2 주합착키(62)간의 미스 얼라인값은 4㎛로 볼 수 있다. In FIG. 3A, when the first main welding key 60 is disposed in a section between both second main welding keys 62, the second main welding key 60 is located on the right side in the drawing. It is in contact with 62, and it can be seen that 4 µm has been moved as in FIG. At this time, if the first keying key 60 has a normal CD value, the misalignment value between the first keying key 60 and the second keying key 62 is substantially 4 占 퐉. Can be.

그러나, 도 3b에서와 같이, 제 1 주합착키(60)의 CD를 고려하지 않는 다면, 상기 도 3a에서와 같이 4 ㎛로 읽을 수 있으나, 실제로는 제 1 주합착키(60)가 "III"면적만큼 오버 식각되어 있기 때문에 7 ㎛ 이상 미스 얼라인 되어 있을 수 있다. However, as shown in FIG. 3B, if the CD of the first keying key 60 is not considered, it can be read as 4 [mu] m as shown in FIG. 3A, but in practice, the first keying key 60 is " III " "Because it is over-etched by the area, it may be misaligned by 7 micrometers or more.

이러한 문제점을 해결하기 위하여, 본 발명에서는 액정패널을 이루는 두 기판 간의 미스 얼라인시 정확한 오차값을 판독하여 합착 공정에 적용하므로써, 빛샘 불량이 저감된 액정표시장치를 제공하는 것을 목적으로 한다.

In order to solve this problem, an object of the present invention is to provide a liquid crystal display device in which light leakage defects are reduced by reading an accurate error value at the time of misalignment between two substrates forming a liquid crystal panel and applying the same to a bonding process.

상기 목적을 달성하기 위하여, 본 발명에서는 제 1 폭과 제 1 간격을 가지는 제 1 금속 패턴 및 제 2 폭과 제 2 간격을 가지는 제 2 금속 패턴으로 이루어지며, 상기 제 1 금속 패턴과 제 2 금속 패턴은 각각 일정 크기만큼 증가하면서 중첩되는 제 1 합착키를 가지는 제 1 기판과; 제 3 폭과 제 3 간격을 가지는 제 3 금속 패턴 및 제 4 폭과 제 4 간격을 가지는 제 4 금속 패턴으로 이루어지며, 상기 제 3 금속 패턴과 제 4 금속 패턴은 각각 일정 크기만큼 증가하면서 중첩되는 제 2 합착키를 가지는 제 2 기판을 포함하며, 상기 제 1, 2 기판의 합착을 통해 합착 오차를 판단하는 액정표시장치를 제공한다. In order to achieve the above object, the present invention comprises a first metal pattern having a first width and a first gap, and a second metal pattern having a second width and a second gap, wherein the first metal pattern and the second metal are formed. The pattern may include: a first substrate having first bonding keys overlapping each other by increasing by a predetermined size; And a third metal pattern having a third width and a third gap, and a fourth metal pattern having a fourth width and the fourth gap, wherein the third metal pattern and the fourth metal pattern are overlapped with each other by a predetermined size. Provided is a liquid crystal display including a second substrate having a second bonding key, and determining a bonding error by bonding the first and second substrates.

상기 제 1 금속 패턴과 제 2 금속 패턴이 중첩되는 정도로 합착키의 오버(over) 또는 언더(under) 식각 정도를 알 수 있는 것을 특징으로 한다. The degree of over or under etching of the bonding key may be known to the extent that the first metal pattern and the second metal pattern overlap.

이하, 도면을 참조하여 상세히 설명한다. Hereinafter, with reference to the drawings will be described in detail.

도 4a, 4b는 본 발명에 따른 액정패널용 합착키 패턴 구조를 나타낸 도면으로서, 도 4a는 좌/우 이동확인 합착키이고, 도 4b는 상/하 이동확인 합착키에 관한 것이다. 4A and 4B illustrate a structure of a bonding key pattern for a liquid crystal panel according to the present invention. FIG. 4A is a left / right movement confirmation bonding key, and FIG. 4B relates to an up / down movement confirmation bonding key.

본 발명에 따른 액정패널용 합착키는 컬러필터 기판 상에 형성된 블랙매트릭스 영역 중 기판의 네 모서리부분의 블랙매트릭스에 합착키 형성 영역만큼 개구부를 가지도록 형성하고, 상기 블랙매트릭스 개구부내에 어레이 기판용 제 1 합착키와 컬러필터 기판용 제 2 합착키가 서로 얼라인된 구조를 이루고 있다. A bonding key for a liquid crystal panel according to the present invention is formed so as to have an opening corresponding to a bonding key forming region in the black matrix of four corners of the substrate among the black matrix regions formed on the color filter substrate, and the array substrate agent is formed in the black matrix opening. The first bonding key and the second bonding key for the color filter substrate are aligned with each other.

설명의 편의상, 제 1 합착키(110)는 빗금 패턴으로 표시하였고, 제 2 합착키(130)는 점 패턴으로 표시하였다. For convenience of description, the first fastening key 110 is indicated by a hatched pattern, and the second fastening key 130 is indicated by a dot pattern.

본 발명에서는, 제 1, 2 합착키(110)를 서로 맞닿거나, 중첩 또는 일정간격 이격되게 설계한 다음, 각각의 합착키 또는 제 1, 2 합착키(110)간에 미스 얼라인을 계산할 때, CD값을 미스 얼라인 계산치에 포함시키는 것을 특징으로 한다. In the present invention, when the first and second engagement key 110 is designed to abut each other, or overlap or spaced apart from each other, and then calculate the misalignment between the respective engagement key or the first and second engagement key 110, The CD value is included in the misalignment calculation value.

상기 도면에서, ① 내지 ⑥은 설명을 위해 임의적으로 붙인 번호로써, ①을 둘러싸는 제 1 합착키(110)는 정상 CD값을 갖도록 패터닝된 부분으로, ① 영역의 제 1 합착키(110)가 중첩되는 부분없이 맞닿아 있으면, CD를 고려하지 않고 미스 얼라인 정도만 읽으면 된다. In the figure, ① to ⑥ are randomly assigned numbers for explanation, and the first engagement key 110 surrounding ① is a portion patterned to have a normal CD value. If you are in contact with no overlapping part, you only need to read the misalignment without considering the CD.

②를 둘러싸는 제 1 합착키(110)는 합착키 패턴이 오버 에칭 정도를 알기 위해서 의도적으로 제 1 상부 합착키(110a)와 제 1 하부 합착키(110b)를 중첩되게 형성한 것으로, 도면 상에서 제일 우측 ②를 확인하여 맞닿아 있으며 1㎛ 오버 에칭되었음을 알 수 있고, 좌측 ②영역에서는 각각 2, 3 ㎛ 오버에칭되어야 맞닿게 되는 것을 확인 할 수 있다. The first bonding key 110 surrounding (2) is formed by intentionally overlapping the first upper bonding key 110a and the first lower bonding key 110b in order to know the degree of over etching. It can be seen that the rightmost ② is in contact with each other and is overetched by 1 μm. In the left ② area, it is necessary to overetch each of 2 and 3 μm.

즉, 본 발명에 따른 합착 키 패턴에 의하면, 오버 에칭 1㎛에 의해 미스 얼라인이 2㎛가 확인될 경우, 실제로는 2.5 ㎛ 미스 얼라인됨을 확인할 수 있다. That is, according to the cemented key pattern according to the present invention, it can be confirmed that when the misalignment is 2 μm due to the over etching of 1 μm, it is actually 2.5 μm misalignment.

그리고, 언더 식각에 비정상 CD값을 갖는 경우를 살펴보면, 도면 상에서 제일 우측 ③에 위치하는 제 1 상부합착키(110a)와 제 1 하부합착키(110b)가 서로 맞닿아 있으면 1㎛ 언더 식각되어 있음을 확인할 수 있고, 좌측으로 ③영역에서 2, 3 ㎛씩 언더 식각된 것을 알 수 있다. In addition, referring to the case where the under etching has an abnormal CD value, when the first upper bonding key 110a and the first lower bonding key 110b positioned at the rightmost ③ in the drawing are in contact with each other, 1 μm under etching is performed. It can be confirmed, and it can be seen that the left under etching by 2, 3 ㎛ in the ③ area to the left.

즉, 언더 식각이 1㎛된 상태에서 미스 얼라인이 2 ㎛로 확인될 경우 실제로 는 1.5 ㎛ 미스얼라인됨을 확인할 수 있다. That is, when the under-etching is 1 μm and the misalignment is 2 μm, it may be confirmed that the misalignment is 1.5 μm.

다음, 컬러필터 합착키인 제 2 합착키(130)를 이용한 CD값 계산법을 살펴본다. Next, a method of calculating a CD value using the second cementation key 130, which is a color filter coalescing key, will be described.

CD값이 정상인 패턴을 설계한 후, ④부분을 확인하여 제 2 상부합착키(130a)와 제 2 하부합착키(130b)가 서로 맞닿아 있으면 CD를 고려하지 않고 미스 얼라인 정도만 읽으면 된다. After designing a pattern with a normal CD value, if the second upper bonding key 130a and the second lower bonding key 130b abut on each other by checking the part ④, only a misalignment degree may be read without considering the CD.

그리고, 제일 우측 ⑤를 확인하여 제 2 상부합착키(130a)와 제 2 하부합착키(130b)가 서로 맞닿아 있으면 2 ㎛ 오버 식각되어 있음을 알 수 있고, 좌측으로 3 ㎛을 확인할 수 있다. And, by checking the rightmost ⑤, if the second upper bonding key 130a and the second lower bonding key 130b abut each other, it can be seen that the etching is over 2 μm, and 3 μm can be seen on the left side.

이때, 이러한 제 2 합착키(130)가 1㎛ 오버에칭된 상태에서, 패턴간에 미스 얼라인이 2㎛로 확인될 경우 실제로는 2. 5 ㎛ 미스 얼라인된 것을 확인할 수 있다. At this time, in the state in which the second bonding key 130 is over-etched 1 μm, when the misalignment is confirmed as 2 μm between patterns, it may be confirmed that the misalignment is actually 2.5 μm.

다음, CD 언더 식각된 경우, 제일 우측 ⑥을 확인하여 제 2 상부합착키(130a)와 제 2 하부합착키(130b)가 서로 맞닿아 있으면 1㎛ 언더 식각되었음을 알 수 있고, 좌측으로 2, 3 ㎛을 읽을 수 있다. Next, in the case of CD under etching, if the second upper bonding key 130a and the second lower bonding key 130b are in contact with each other by checking the rightmost side ⑥, it can be seen that the etching is 1 μm under etching, and 2, 3 to the left. Μm can be read.

이때, 언더 식각 1 ㎛에 의해 미스 얼라인이 2 ㎛로 확인할 경우, 실제로는 1.5 ㎛ 미스 얼라인됨을 확인할 수 있다. In this case, when the misalignment is 2 μm due to the under etching of 1 μm, it may be confirmed that the misalignment is actually 1.5 μm.

도 4b에서는, 먼저 CD를 고려하지 않고 어레이 기판용 합착키인 제 1 합착키(150)와 컬러필터 기판용 합착키인 제 2 합착키(160)를 확인하여 시프트 정도를 읽는다. In FIG. 4B, first, the first bonding key 150, which is the bonding key for the array substrate, and the second bonding key 160, which is the bonding key for the color filter substrate, are read without considering the CD, and the degree of shift is read.

제일 아래 ⑦에서 제 1, 2 합착키(150, 160)이 서로 맞닿으면 1㎛ 미스 얼라인 됨을 알 수 있으며, 최대 11㎛까지 읽을 수 있다. In the bottom ⑦, when the first and second engagement keys 150 and 160 contact each other, they can be misaligned by 1 μm and can read up to 11 μm.

이와 같이, 본 발명에 따른 액정패널용 합착키는 좌, 우 시프트 수치 뿐만 아니라, 상, 하 시프트까지 동시에 계산할 수 있으므로 보다 정밀한 미스 얼라인 정도를 판독할 수 있다. As described above, the LCD key is able to read not only the left and right shift values but also the up and down shifts at the same time, so that a more accurate misalignment degree can be read.

그러나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 취지에 어긋나지 않는 한도내에서 다양하게 변경하여 실시할 수 있다. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the spirit of the present invention.

이와 같이, 본 발명에 따른 액정패널용 합착키에 의하면 착키의 CD값을 고려하여 미스 얼라인 값을 미세하게 계산할 수 있으므로, 실질적인 미스 얼라인값을 정확하게 확인하여 두 기판의 합착도를 높일 수 있어, 신뢰성 높은 합착 공정을 제공할 수 있고, 생산수율이 향상된 액정표시장치를 제공할 수 있다.
As described above, according to the liquid crystal panel fitting key according to the present invention, the misalignment value can be finely calculated in consideration of the CD value of the complex key, so that the actual misalignment value can be accurately confirmed to increase the adhesion of the two substrates. It is possible to provide a highly reliable bonding process and to provide a liquid crystal display device having an improved production yield.

Claims (2)

제 1 폭과 제 1 간격을 가지는 제 1 금속 패턴 및 제 2 폭과 제 2 간격을 가지는 제 2 금속 패턴으로 이루어지며, 상기 제 1 금속 패턴과 제 2 금속 패턴은 각각 일정 크기만큼 증가하면서 중첩되는 제 1 합착키를 가지는 제 1 기판과; And a first metal pattern having a first width and a first gap, and a second metal pattern having a second width and a second gap, wherein the first metal pattern and the second metal pattern overlap each other by increasing by a predetermined size. A first substrate having a first bonding key; 제 3 폭과 제 3 간격을 가지는 제 3 금속 패턴 및 제 4 폭과 제 4 간격을 가지는 제 4 금속 패턴으로 이루어지며, 상기 제 3 금속 패턴과 제 4 금속 패턴은 각각 일정 크기만큼 증가하면서 중첩되는 제 2 합착키를 가지는 제 2 기판을 포함하며, 상기 제 1, 2 기판의 합착을 통해 합착 오차를 판단하는 액정표시장치. And a third metal pattern having a third width and a third gap, and a fourth metal pattern having a fourth width and the fourth gap, wherein the third metal pattern and the fourth metal pattern are overlapped with each other by a predetermined size. And a second substrate having a second bonding key, wherein the bonding error is determined by bonding the first and second substrates. 제 1 항에 있어서, The method of claim 1, 상기 제 1 금속 패턴과 제 2 금속 패턴이 중첩되는 정도로 합착키의 오버(over) 또는 언더(under) 식각 정도를 알 수 있는 액정표시장치. And a degree of over or under etching of the bonding key such that the first metal pattern and the second metal pattern overlap.
KR1020010087770A 2001-12-29 2001-12-29 Align Key for Liquid Crystal Display Device KR100579546B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010087770A KR100579546B1 (en) 2001-12-29 2001-12-29 Align Key for Liquid Crystal Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010087770A KR100579546B1 (en) 2001-12-29 2001-12-29 Align Key for Liquid Crystal Display Device

Publications (2)

Publication Number Publication Date
KR20030057694A KR20030057694A (en) 2003-07-07
KR100579546B1 true KR100579546B1 (en) 2006-05-12

Family

ID=32215457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010087770A KR100579546B1 (en) 2001-12-29 2001-12-29 Align Key for Liquid Crystal Display Device

Country Status (1)

Country Link
KR (1) KR100579546B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11366538B2 (en) 2019-12-18 2022-06-21 Samsung Display Co., Ltd. Display device including an align key

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260045A (en) * 1987-04-17 1988-10-27 Hitachi Ltd Vernier pattern
JPH05346562A (en) * 1992-06-12 1993-12-27 Citizen Watch Co Ltd Production of liquid crystal display panel
JPH07249558A (en) * 1994-03-09 1995-09-26 Nikon Corp Alignment method
JPH09230800A (en) * 1996-02-27 1997-09-05 Sharp Corp Display panel and substrate member
KR20000041017A (en) * 1998-12-21 2000-07-15 구본준 Attachment key for liquid crystal display device
KR20000075061A (en) * 1999-05-28 2000-12-15 김영환 Alignment mark for a semiconductor device and alignment method of using the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260045A (en) * 1987-04-17 1988-10-27 Hitachi Ltd Vernier pattern
JPH05346562A (en) * 1992-06-12 1993-12-27 Citizen Watch Co Ltd Production of liquid crystal display panel
JPH07249558A (en) * 1994-03-09 1995-09-26 Nikon Corp Alignment method
JPH09230800A (en) * 1996-02-27 1997-09-05 Sharp Corp Display panel and substrate member
KR20000041017A (en) * 1998-12-21 2000-07-15 구본준 Attachment key for liquid crystal display device
KR20000075061A (en) * 1999-05-28 2000-12-15 김영환 Alignment mark for a semiconductor device and alignment method of using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11366538B2 (en) 2019-12-18 2022-06-21 Samsung Display Co., Ltd. Display device including an align key
US11687183B2 (en) 2019-12-18 2023-06-27 Samsung Display Co., Ltd. Display device including an align key

Also Published As

Publication number Publication date
KR20030057694A (en) 2003-07-07

Similar Documents

Publication Publication Date Title
US6800872B2 (en) Active matrix thin film transistor
CN100381894C (en) COT liquid crystal display device for preventing black matrix in region outside of pixel region and method for fabricating the same
JP4775836B2 (en) Display device and manufacturing method thereof
US6678018B2 (en) Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same
KR100632097B1 (en) Liquid crystal display and fabricating the same
KR101232988B1 (en) Liquid crystal display device and method for manufacturing same
JP2004310027A (en) Liquid crystal display device and its manufacturing method
CN102096255B (en) Array substrate for liquid crystal display device and method of fabricating the same
JP2008066443A (en) Semiconductor device, and liquid crystal display device having the same
US6661025B2 (en) Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus
US7982837B2 (en) Liquid crystal display device and its manufacturing method
US6853408B2 (en) CF on TFT liquid crystal display having reduced dot defects
KR100579546B1 (en) Align Key for Liquid Crystal Display Device
JP4090594B2 (en) Reflective liquid crystal display device and manufacturing method thereof
KR100386458B1 (en) array panel of liquid crystal display and manufacturing method thereof
KR100737626B1 (en) Method for manufacturing lcd device
KR100648422B1 (en) array panel of liquid crystal display and manufacturing method thereof
KR101180273B1 (en) The method of fabricating the array substrate for liquid crystal display device
KR100381864B1 (en) Reflective liquid crystal display device and its manufacturing method
JP2001331124A (en) Matrix array substrate
KR100508022B1 (en) Thin film transistor substrate for reflective type liquid crystal display panels and manufacturing method thereof
KR100679519B1 (en) Liquid crystal display
KR20030058213A (en) Alignment Film for Liquid Crystal Display Device and Method of Manufacturing the same
US6876405B1 (en) Method for manufacturing a liquid crystal display with a novel structure of thin film transistor substrate
KR20070082325A (en) Thin film transistor panel and method for manufacturing the same and liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050523

Effective date: 20060426

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee