KR100577079B1 - The integrated module and fabricating method using aligning, stacking and cutting different kind substrate - Google Patents

The integrated module and fabricating method using aligning, stacking and cutting different kind substrate Download PDF

Info

Publication number
KR100577079B1
KR100577079B1 KR1020030097052A KR20030097052A KR100577079B1 KR 100577079 B1 KR100577079 B1 KR 100577079B1 KR 1020030097052 A KR1020030097052 A KR 1020030097052A KR 20030097052 A KR20030097052 A KR 20030097052A KR 100577079 B1 KR100577079 B1 KR 100577079B1
Authority
KR
South Korea
Prior art keywords
module
integrated circuit
layer
passive element
passive
Prior art date
Application number
KR1020030097052A
Other languages
Korean (ko)
Other versions
KR20050065892A (en
Inventor
민봉기
송영주
심규환
강진영
조경익
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020030097052A priority Critical patent/KR100577079B1/en
Publication of KR20050065892A publication Critical patent/KR20050065892A/en
Application granted granted Critical
Publication of KR100577079B1 publication Critical patent/KR100577079B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 패키지 기술에 관한 발명이다. 특히 이종체 정렬, 적층 및 절단에 의한 집적 모듈 및 제작 방법에 관한 발명이다. The present invention relates to a package technology. In particular, the present invention relates to an integrated module and a manufacturing method by heterogeneous alignment, lamination and cutting.

본 발명은 실리콘 기판과 같은 집적회로 원판(집적회로층)과 세라믹 기판과 같은 수동소자 적층판(수동소자층)을 정렬하여 쌓은 후 절단하는 방법으로 집적화 모듈을 얻는 방법으로, 집적형 프론트-앤드 송수신기 제작 등에 이용될 수 있다. 수동소자층에서는 안테나, 분배기, 결합기, 듀플렉서 등과 같은 수동소자를 집적화함으로써 전파의 송수신, 원하는 신호를 필터링, 높은 Q값의 인덕터 제공하는 등의 기능을 수행한다. 집적회로층은 신호의 증폭, 변조 등의 신호 처리를 하는 기능을 제공한다. 본 발명은 수동소자층과 능동소자층을 같이 집적하여 초소형의 구조가 가능하게 하고, 정렬하여 쌓은 후에 절단함으로써 개개 블록마다 별도의 RF 패키지 처리 또는 신호의 연결선 개수를 줄일 수 있어 블록 단가를 크게 낮출 수 있음을 특징으로 한다. The present invention is a method of obtaining an integrated module by arranging, stacking, and cutting an integrated circuit disc (integrated circuit layer) such as a silicon substrate and a passive device laminate (passive device layer) such as a ceramic substrate, wherein the integrated front-end transceiver It can be used for production. In the passive element layer, passive elements such as antennas, dividers, combiners, duplexers, and the like are integrated to perform transmission and reception of radio waves, filtering desired signals, and providing high Q inductors. The integrated circuit layer provides a function of signal processing such as amplification and modulation of a signal. According to the present invention, the passive element layer and the active element layer are integrated together to enable an ultra-compact structure, and by cutting and arranging them after stacking, the separate RF package processing for each block or the number of signal connection lines can be reduced, thereby greatly reducing the block cost. Can be characterized.

집적회로층, 수동소자층, 패키지, 정렬, 적층, 절단, 집적 모듈. Integrated circuit layer, passive element layer, package, alignment, stacking, cutting, integrated module.

Description

이종체 정렬, 적층 및 절단에 의한 집적 모듈 및 제작 방법 {The integrated module and fabricating method using aligning, stacking and cutting different kind substrate}Integrated module and fabricating method using aligning, stacking and cutting different kind substrate}

도 1은 실리콘 단일 기판 위에 구현된 집적형 수동 소자와 이를 이용한 집적회로 칩 및 종래기술에 의한 패키징 실시예를 타나내는 도면이다.1 is a view showing an integrated passive device implemented on a silicon single substrate, an integrated circuit chip using the same, and a packaging embodiment according to the prior art.

도 2는 본 발명의 일실시예에 의한 이종체 정렬, 적층 및 절단에 의한 집적 모듈의 제작방법을 설명하기 위한 도면이다.2 is a view for explaining a manufacturing method of an integrated module by heterogeneous alignment, lamination and cutting according to an embodiment of the present invention.

도 3은 도 2의 수동소자 모듈과 집적회로 모듈, 및 제작된 모듈을 상세하게 표시한 도면이다. FIG. 3 is a view showing details of the passive element module, the integrated circuit module, and the manufactured module of FIG. 2.

도 4는 본 발명의 일실시예에 의한 이종체 정렬, 적층 및 절단에 의한 집적 모듈에서, 패드를 발생시킬 수 있는 위치를 설명하기 위한 도면이다. 4 is a view for explaining a position that can generate a pad in the integrated module by heterogeneous alignment, lamination and cutting according to an embodiment of the present invention.

도 5는 완성된 본 발명의 일실시예에 의한 이종체 정렬, 적층 및 절단에 의한 집적 모듈을 표시한 도면이다.5 is a view showing an integrated module by heterogeneous alignment, lamination and cutting according to an embodiment of the present invention completed.

본 발명은 패키지 기술에 관한 발명이다. 특히 이종체 정렬, 적층(stacking) 및 절단에 의한 집적 모듈 및 제작 방법에 관한 발명이다. 즉, 본 발명은 실리콘 기판과 같은 집적회로 원판(이하 집적회로층)과 세라믹 기판과 같은 수동소자 적층판(이하 수동소자층)을 정렬하여 쌓은 후 절단하는 방법으로 집적화 모듈을 얻는 방법 및 이에 의하여 제작된 집적 모듈에 관한 발명이다.The present invention relates to a package technology. In particular, the present invention relates to an integrated module and a manufacturing method by heterogeneous alignment, stacking and cutting. In other words, the present invention provides a method for obtaining an integrated module by aligning and stacking an integrated circuit disc (hereinafter referred to as an integrated circuit layer) such as a silicon substrate and a passive device laminate (hereinafter referred to as a passive element layer) such as a ceramic substrate, and cutting the same. The invention relates to an integrated module.

유비쿼터스 사회와 같은 미래의 사회에서 초소형 저비용의 패키지 기술은 필수적인 요소이다. 수 많은 센서들의 상호 네트워크로 보다 정보를 효율적으로 주고 받을 수 있으며, 관리하도록 하는 개념인 유비쿼터스는 각각의 통신 모듈이 충분히 저렴하면서도, 동시에 초소형으로 구현이 가능하도록 요구하고 있다. In future societies such as ubiquitous societies, ultra-compact and low cost package technology is essential. Ubiquitous, which is a concept that can transmit and receive information more efficiently through a network of many sensors, and manages each communication module, requires each communication module to be inexpensive enough and at the same time to be miniaturized.

많은 패키지 기술은 이러한 문제점을 해결하기 위해 다양한 방법을 이용하고 있으나, 궁긍적으로 비용의 증가를 발생시켜 필수적인 저비용의 문제점을 해결해야 하는 상황이다. 이러한 문제점을 안고 있는 기존의 기술 중 대표적인 것으로 본딩 와이어(bonding wire), 리본(ribbon) 등의 연결선을 이용하는 방법과, MEMS(micro electro mechanical systems) 구조를 이용하여 필요한 수동소자의 특성을 만드는 것 및 MCM(Multi-chip module) 등이 있다. Many package technologies use a variety of methods to solve this problem, but ultimately it is necessary to increase the cost to solve the necessary low cost problem. Representative of the existing technologies having such a problem is the method of using the bonding wire (bonding wire), ribbon (ribbon) and the like, and to make the required passive device characteristics by using the micro electro mechanical systems (MEMS) structure and Multi-chip module (MCM).

기존의 기술은 높은 비용을 들여서 우수한 Q(quality factor, 양호도)값을 가진 수동소자를 집적회로 프로세스에 넣거나, 금속선에 의하여 신호의 연결을 시도하거나, 값비싼 신호선 처리 기술을 이용하여 이러한 패키징 문제를 해결하고 있다. 그러나 비용의 증가는 앞서 언급한 유비쿼터스의 저비용의 필요성에도 부합되 지 않고, 비용을 증가가 최소한으로 가능한 금속선의 연결에 의한 패키징의 경우 큰 사이즈로 구현이 된다는 문제점이 있다. 무엇보다도 충분히 좋은 수동소자를 집적회로 프로세스를 이용하여 얻는데는 비용을 고려하면 좋지 않을 수도 있다.Existing techniques involve costing these packaging problems at high cost by inserting passive components with good Q (quality factor) values into the integrated circuit process, attempting to connect signals by metal wires, or by using expensive signal line processing techniques. Is solving. However, the increase in cost does not meet the necessity of the low cost of the ubiquitous mentioned above, and there is a problem that a large size is realized in the case of packaging by the connection of metal wires, which can minimize the cost. First of all, the cost of obtaining a sufficiently good passive device using an integrated circuit process may not be good.

최근 실리콘과 같은 집적회로 기술은 블루투스의 경우 단일 칩 솔루션(one-chip solution)으로 칩의 크기가 100 mm2의 수준에 이르고 있다. 이는 실리콘 기술의 발전에 의하여 가능한 일이겠지만, 비교적 넓은 면적의 윗 부분에 수동소자를 집적한 결과이다. 그 대표적인 것이 BCB와 같은 유전막을 이용하여 수동소자를 집적회로 공정을 이용한 결과들이다. 그러나 이러한 노력에도 수동소자의 특성은 개별 소자에 비하여 우수하지 않고, 기생 성분들로 특성이 열화가 된다. 특히 높은 Q값을 얻기 위해 높은 유전막을 사용할 경우 금속선의 연결인 비아(via)를 우수하게 만들기가 어려워지며, 두꺼운 금속선을 만들 경우 금속선의 평탄도 및 형성 기술 때문에 쉽게 수동소자를 구현할 수 없다.Recently, integrated circuit technologies such as silicon are a one-chip solution for Bluetooth, with chip sizes reaching 100 mm 2 . This may be possible due to the development of silicon technology, but it is the result of the integration of passive devices in the upper part of a relatively large area. Typical examples are the results of using an integrated circuit process for a passive device using a dielectric film such as BCB. However, even with these efforts, the characteristics of the passive element are not superior to the individual elements, and the characteristics deteriorate due to parasitic components. In particular, when a high dielectric film is used to obtain a high Q value, it is difficult to make a via, which is a connection of metal wires, and when a thick metal wire is made, passive devices cannot be easily implemented due to the flatness and formation technology of the metal wires.

반면 저온 동시 소성 세라믹(Low Temperature Co-fired Ceramic, 이하 LTCC라 함) 기술의 경우에서는 비교적 낮은 온도에서 제작된 필름을 가열해서 수동소자의 Q값을 비교적 쉽게 높일 수 있다. 그러나 이 경우 별도로 실리콘 칩과 연결선이 필요하고, 이러한 방법으로 연결될 경우 전체 모듈의 크기가 증가하는 단점이 있다. 일반적으로 LTCC에 사용되는 필름은 수평방향의 수축이 있지만, 최근 몇몇 회사에서는 수직방면의 수축만하는 필름을 제공하기도 한다. On the other hand, in the case of low temperature co-fired ceramic (LTCC) technology, the Q value of a passive element can be relatively easily increased by heating a film produced at a relatively low temperature. However, in this case, a separate silicon chip and a connection line are required, and when connected in this manner, the size of the entire module increases. Generally, the film used in LTCC has a horizontal shrinkage, but some companies have recently provided a film that shrinks vertically only.

도 1은 실리콘 단일 기판 위에 구현된 집적형 수동 소자(120)와 이를 이용한 집적회로 칩(112) 및 종래기술에 의한 패키징 실시예이다. 즉 수동 소자(120)가 집적회로층(112)에 구현된 경우의, 종래기술에 의한 패키징 실시예이다.1 illustrates an integrated passive device 120 implemented on a silicon single substrate, an integrated circuit chip 112 using the same, and a packaging embodiment according to the related art. In other words, when the passive element 120 is implemented in the integrated circuit layer 112, the packaging embodiment according to the prior art.

도 1에서, 수동소자(120)는 낮은 Q값으로 인하여 높은 Q값을 가진 필터의 제작이 어렵고, 안테나와 같은 수동소자는 집적회로 공정 특성에 의하여 유전막의 두께가 제한됨으로 인하여 제작에 어려움이 있다. 또한 비교적 큰 수동소자(120)의 경우는 실리콘의 면적을 많이 소비하는 단점이 있어, 특성상에도 우수하지 못하면서도 동시에 값비싼 실리콘 기판의 면적을 소비하는 결과로 이어져, 생산 비용 측면에서도 효율적이지도 못하다. In FIG. 1, the passive element 120 is difficult to manufacture a filter having a high Q value due to a low Q value, and a passive element such as an antenna is difficult to manufacture due to the limited thickness of the dielectric film due to integrated circuit process characteristics. . In addition, the relatively large passive device 120 has a disadvantage of consuming a large amount of silicon area, which is not excellent in characteristics and at the same time as a result of consuming an expensive silicon substrate area, it is not efficient in terms of production cost. .

더불어 실리콘 집적회로 칩에서 발생하는 신호를 패드(122)를 통해 외부로 빼어 내기 위해 다양한 방법에 의한 연결선(110)과 기판의 금속배선(116)이 필요하다. 이러한 연결선은 전기적인 기생성분을 발생시켜 외부 수동 소자(118)의 특성에 제한을 가져오게 되어 결국 전체 모듈 특성을 악화시키게 된다. 뿐만 아니라, 이러한 연결선은 전체 모듈의 크기도 작게 하는데도 한계를 만들게 된다. 또한 송수신기의 모듈에서도 구조상 사용되어야 하는 결합기나 분배기 등과의 패키징도 필요하기도 하며, 더불어 안테나를 집적해야 할 전체 구현 면적 또는 부피가 크게 증가하는 단점이 있다.In addition, in order to extract the signal generated from the silicon integrated circuit chip to the outside through the pad 122, the connection line 110 and the metal wiring 116 of the substrate are required by various methods. This connection leads to electrical parasitics, which limits the characteristics of the external passive element 118, which in turn worsens the overall module characteristics. In addition, these connections create limits, even when the overall module size is smaller. In addition, the module of the transceiver also needs to be packaged with a combiner or a divider that must be used in the structure, and also has the disadvantage that the total implementation area or volume to integrate the antenna increases significantly.

따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적 은 최소의 구현 비용으로 실리콘 기판 위에도 안테나 등과 같은 수동소자를 우수한 특성으로 구현하고, 결과적으로 집적도가 높은 패키지 방법을 제공하면서 성능을 유지 또는 개선할 수 있는 집적 모듈 및 그 제조 방법을 제공하는데 있다.Accordingly, the present invention is to solve the above problems, an object of the present invention is to implement a passive device such as an antenna with excellent characteristics on the silicon substrate with a minimum implementation cost, and as a result provide a high integration package method performance It is to provide an integrated module and a method of manufacturing the same that can maintain or improve the efficiency.

또한 본 발명의 목적은 수동소자층의 우수한 수동소자를 집적회로에서 연결선에 연결함에 있어서, 기생 성분의 영향을 줄일 수 있고, 초소형으로 집적화가 가능하도록 하는 집적 모듈 및 그 제조 방법을 제공하는데 있다.
It is also an object of the present invention to provide an integrated module and a method of manufacturing the same, which can reduce the influence of parasitic components and make it possible to integrate in an ultra-small size in connecting the excellent passive element of the passive element layer to the connection line in the integrated circuit.

상술한 목적을 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면은 수동소자를 포함하는 수동소자층 및 반도체 집적회로를 포함하는 집적회로층을 형성하는 단계, 상기 수동소자층 및 상기 집적회로층을 정렬하여 적층하는 단계, 및 상기 적층된 수동소자층 및 집적회로층을 절단하는 단계를 포함하는 집적 모듈 제작 방법을 제공한다. 바람직하게, 상기 수동소자층 및 집적회로층의 접촉면에 적층에 의하여 서로 접속되는 패드가 각각 있다.As a technical means for achieving the above object, a first aspect of the present invention is to form an integrated circuit layer including a passive element layer and a semiconductor integrated circuit including a passive element, the passive element layer and the integrated circuit layer It provides an integrated module manufacturing method comprising the step of stacking and stacking, and cutting the stacked passive element layer and integrated circuit layer. Preferably, there are pads connected to each other by lamination on the contact surfaces of the passive element layer and the integrated circuit layer.

본 발명의 제 2 측면은 반도체 집적회로를 포함하는 집적회로 모듈, 및 수동소자를 포함하고, 상기 집적회로 모듈 위에 위치하는 수동소자 모듈을 포함하는 집적 모듈로써, 상기 집적회로 모듈 및 상기 수동소자 모듈 사이의 전기적 연결이 상기 집적회로 모듈 및 상기 수동소자 모듈의 접촉면을 통하여 이루어지고, 상기 수동소자 모듈은 상기 수동소자 모듈의 윗면에 위치한 패드 및 상기 수동소자 모듈의 측면에 위치한 패드 중 적어도 하나를 추가적으로 포함하는 것을 특징으로 하는 집 적 모듈을 제공한다. A second aspect of the present invention is an integrated module including an integrated circuit module including a semiconductor integrated circuit, and a passive element, and a passive element module located on the integrated circuit module, wherein the integrated circuit module and the passive element module Electrical connection therebetween is made through the contact surface of the integrated circuit module and the passive element module, wherein the passive element module further comprises at least one of a pad located on the upper surface of the passive element module and a pad located on the side of the passive element module. It provides an integrated module comprising a.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인하여 한정되는 식으로 해석되어 져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되는 것이다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in various forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art.

도 2는 본 발명의 일실시예에 의한 이종체 정렬, 적층 및 절단에 의한 집적 모듈의 제작 방법을 설명하기 위한 도면이다. 도 2에서, 먼저 손쉽게 높은 Q값의 수동소자를 만들 수 있는 수동소자층(250)과 높은 집적도로 신호의 다양한 처리를 위해서 필요한 집적회로가 있는 집적회로층(260)을 제작한다. 각각의 수동소자층(250)과 집적회로층(260)은 각각 수동소자 모듈(252)과 집적회로 모듈(262)이 포함되어 있다. 이러한 수동소자층(250)과 집적회로층(260)을 정렬 후 적층하여 절단(270)하여 집적 모듈를 형성한다. 그러면 각각의 모듈(372)은 수동소자 모듈(252)과 집적회로 모듈(262)이 연결된 상태로 패키징이 되게 된다.2 is a view for explaining a manufacturing method of an integrated module by heterogeneous alignment, lamination and cutting according to an embodiment of the present invention. In FIG. 2, first, the passive element layer 250, which can easily make high Q value passive elements, and the integrated circuit layer 260 having integrated circuits necessary for various processing of signals with high integration are manufactured. Each passive device layer 250 and integrated circuit layer 260 includes a passive device module 252 and an integrated circuit module 262, respectively. The passive device layer 250 and the integrated circuit layer 260 are aligned, stacked, and cut 270 to form an integrated module. Then, each module 372 is packaged with the passive element module 252 and the integrated circuit module 262 connected.

제안된 발명은 도 2와 같이 별도로 제작된 원판들(수동소자층,집적회로층)의 별도 제작 후 적층, 및 절단을 통하여 만드는 과정을 보여주었지만, 수동소자층의 소성과정의 온도가 집적회로의 특성에 영향을 주지 않고, 수동소자 필름이 수평방향의 수축이 없어 필름 상태로 정렬이 가능한 경우에는 별도로 수동소자층을 소성 공정에 의하여 만들지 않고, 바로 칩 위에 정렬하여 얻은 후에 소성 공정을 통해 집적회로층의 위에서 정렬된 상태에서 수동소자층을 형성하는 것을 포함한다.Although the proposed invention shows a process of making separate layers (passive element layer, integrated circuit layer) separately manufactured as shown in FIG. 2 by lamination and cutting, the temperature of the firing process of the passive element layer is integrated circuit. If the passive element film can be aligned in the film state without the shrinkage in the horizontal direction, the passive element layer is not formed by the firing process, but is obtained by aligning directly on the chip and then accumulating through the firing process. Forming a passive element layer in an aligned state above the circuit layer.

또한 제안된 발명은 적층 과정에서 접착성을 높이기 위해 비전도성 접착제를 도포하거나, 부분적으로 접착제를 이용하여 좀 더 안정적으로 적층을 할 수 있는 방법을 포함한다. 이 때에 서로 연결되어야 하는 수동소자층(250)과 집적회로층(260)의 패드 등에서는 전도성 접착제가 있거나, 패드면의 위치가 서로 더 가까움으로 인하여 비전도성 접착제가 적층후 압착과정에서 없어지도록 하여 패드의 연결은 문제가 없도록 할 수 있다.In addition, the proposed invention includes a method of applying a non-conductive adhesive to increase the adhesiveness in the lamination process, or laminating in a more stable manner using a part of the adhesive. At this time, in the pad of the passive element layer 250 and the integrated circuit layer 260 to be connected to each other, there is a conductive adhesive, or the non-conductive adhesive is removed in the compression process after lamination due to the position of the pad surface closer to each other. The pads can be connected without problems.

도 3은 도 2의 수동소자 모듈(252)과 집적회로 모듈(262), 및 제작된 모듈(272)을 상세하게 표시한 도면이다. 도 3에서, 수동소자는 세라믹 층등의 다른 물질을 이용하는 수동소자층(322)이 담당하고, 실리콘 반도체 공정 등에 의하여 집적회로 실장되는 부분은 집적회로층(324)이 담당한다. 이 경우 집적회로층(324)과 수동소자층(322)은 다양한 방법에 의하여 구현될 수 있다. 이와 관련된 적절한 예로 집적회로층(324)는 GaAs 기판으로 하고, 수동소자층(322)은 LTCC 기판으로 할 수 있다. 각각의 수동소자층(322)과 집적회로층(324)을 자세히 설명하면, 수동소자층(322)에는 안테나(332)등이 최상층에 존재할 수 있고, 내부에는 금속배선층(338)이 있어 필터나, 분배기 등의 수동소자가 포함되어 있으며, 이러한 수동소자는 비아(via)(336)에 의하여 아래로 연결되어 있다. 최종적으로 패드(346)를 맨 아래에 두고 있는데, 이 패드에 접착성을 높이는 전도성 물질(334)를 두어 향후 집적회로 층(324)와의 전기적인 연결 외에 접착성을 높이도록 한다. 수동소자층(322)에는 접지층(342)이 있을 수 있는데, 이 접지층은 아래의 집적회로층(324)에서 나올 수 있는 잡음 신호를 억제할 수 있고, 더불어 수동소자층(322)의 설계를 돕는 기능을 한다. 집적회로층(324)에도 외부 연결을 위한 패드(347)이 있다. 이 패드는 일반적으로 집적회로 공정에서 제공하는 것을 사용할 수도 있고, 패키징의 편의와 안정성을 위해 전도성 접착제와 같은 물질을 패드 위에 입혀서(334)와 사용할 수 있다.FIG. 3 is a detailed view of the passive element module 252, the integrated circuit module 262, and the fabricated module 272 of FIG. In FIG. 3, the passive element is in charge of the passive element layer 322 using another material such as a ceramic layer, and the integrated circuit layer 324 is in charge of the portion in which the integrated circuit is mounted by a silicon semiconductor process or the like. In this case, the integrated circuit layer 324 and the passive element layer 322 may be implemented by various methods. As a related example, the integrated circuit layer 324 may be a GaAs substrate, and the passive element layer 322 may be an LTCC substrate. The passive element layer 322 and the integrated circuit layer 324 will be described in detail. In the passive element layer 322, an antenna 332 or the like may exist on the uppermost layer, and a metal wiring layer 338 may be disposed inside the filter element. Passive elements such as distributors are included, which are connected down by vias 336. Finally, a pad 346 is placed at the bottom, which has a conductive material 334 that enhances adhesion, thereby increasing adhesion in addition to electrical connection with the integrated circuit layer 324 in the future. The passive element layer 322 may include a ground layer 342, which may suppress noise signals that may be emitted from the integrated circuit layer 324 below, and may also design the passive element layer 322. Function to help The integrated circuit layer 324 also has a pad 347 for external connection. These pads may generally be provided in an integrated circuit process, or may be used with a material such as a conductive adhesive over the pad 334 for convenience and stability of packaging.

최근 실리콘 집적회로 기술은 Bluetooth의 경우, RF 송수신부 및 모뎀, AD/DA 변환기, 통신 프로토콜 모듈 등을 포함하여 1x1 mm2의 크기로 구현될 정도로 이미 집적도가 많이 증가되었고, 더불어 칩의 전체 크기도 커진 상태이다. 이러한 상황에서 이 자체의 실리콘 칩 면적으로도 안테나까지도 포함한 수동소자를 구현하는 것이 가능해지고 있다. 일반적으로 디자인 면적이 충분하지 않을 경우 어느 정도 특성의 악화는 예상할 수 있겠지만, 크기와 성능의 적당한 타협점을 찾아 원하는 스펙을 만족할 수 있는 방법이 될 수 있다. 앞으로는 집적회로의 크기가 더욱 커질 것으로 예상되므로, 같은 면적으로 본 발명을 실시하기가 더욱 용이해 질 것으로 예상된다.In recent years, silicon integrated circuit technology has already increased to a degree of integration of Bluetooth 1x1 mm 2 including RF transceiver and modem, AD / DA converter, communication protocol module, and the overall size of the chip. It is larger. In this situation, it is possible to implement passive devices including their own silicon chip area and even antennas. In general, if the design area is not enough, some deterioration of the characteristics can be expected, but it can be a way to meet the desired specification by finding a suitable compromise of size and performance. In the future, the size of the integrated circuit is expected to be larger, and therefore, the present invention is expected to be easier to implement in the same area.

수동소자층(322)과 집적회로층(324)을 서로의 연결을 위하여 정렬한 후에 적층을 하고, 그 윗면에 유전막(352)를 두면 수동소자층+집적회로층+필름막 형태의 최종 결과(326)가 된다. 이 때 사용되는 유전막(352)은 수동소자의 노출된 금속면을 보호하거나, 안테나와 같은 경우 표면파를 줄여 방사 특성을 우수하게 할 수도 있거나, 입사파의 재반사를 억제시키는 기능 등을 한다. 이 유전막(352)은 특성향상을 위하여 여러가지 유전막의 조합이 될 수도 있다.When the passive element layer 322 and the integrated circuit layer 324 are aligned and connected to each other, and then laminated, and a dielectric film 352 is placed on the upper surface, the final result in the form of passive element layer, integrated circuit layer, and film layer (326). ) The dielectric film 352 used at this time may protect the exposed metal surface of the passive element, or may reduce surface waves in the case of an antenna to improve radiation characteristics, or to suppress re-reflection of incident waves. The dielectric layer 352 may be a combination of various dielectric layers to improve properties.

수동소자층(322)와 집적회로층(324)의 전자기 유도 작용에 의하여 서로 간섭할 수 있는 성질을 억제하고, 접지면에 의하여 유도되는 기생성분을 줄이기 위해, 수동소자층(322)에는 접지면의 아래에 약간의 유전막(344)을 둘 수도 있고, 반대로 집적회로층(324)에도 약간의 유전막(345)을 둘 수도 있다. 이들 유전막은 집적회로 공정에 의하여 생성될 수도 있고, 별도의 후공정에 의하여 생성될 수도 있다.The passive element layer 322 has a ground plane in order to suppress parasitic components induced by the electromagnetic induction action of the passive element layer 322 and the integrated circuit layer 324 and to reduce parasitic components induced by the ground plane. Some dielectric film 344 may be placed underneath, and conversely, some dielectric film 345 may be placed in integrated circuit layer 324. These dielectric films may be produced by an integrated circuit process or may be produced by a separate post process.

높은 Q값이 가능한 세라믹 기판을 이종 적층의 한 모듈로 할 경우 송수신 모듈에 필요한 듀플렉서(duplexer), 컴바이너(combiner), 디바이더(divider), 필터(filter), 안테나(antenna) 등을 모두 집적할 수 있으며, 특히 모듈 외부로 나가는 RF 신호를 없애고, 모두 내부에서 처리할 수 있어, 값비싼 RF 패키징 비용을 줄이고, 전체 패키지 비용도 크게 줄일 수 있으면서도, 전체 모듈의 특성도 우수하게 유지할 수 있는 장점이 있다.When a ceramic substrate with high Q value is used as a heterogeneous module, all the duplexers, combiners, dividers, filters, and antennas required for the transceiver module are integrated. In particular, it can eliminate RF signals going out of the module and process them all in-house, reducing costly RF packaging costs and significantly reducing the overall package cost, while maintaining good overall module characteristics. There is this.

도 4는 본 발명의 일실시예에 의한 이종체 정렬, 적층 및 절단에 의한 집적 모듈에서, 패드를 발생시킬 수 있는 위치를 설명하기 위한 도면이다. 도 4에서, 패드를 발생시킬 수 있는 위치는 크게 3부분으로 눌 수 있다. 먼저 일반적인 방법으로 실리콘의 기판과 같은 집적회로층(404)에 패드(410)를 내어 이 패드로부터 기존의 패키징 방법을 적용하는 것이다. 이 경우 수동소자층(402)의 일부를 제거하여 집적회로층(404)을 노출시킬 수 있는 방법이 있어야 하며, 그렇지 못한 경우 사용 하지 못하는 단점이 있다. 일반적으로 수동소자층(402)의 두께가 두꺼우므로 이 방법은 실제 사용시 많은 제약이 있을 것으로 예상되고, 비용 측면에서도 많은 추가가 필요할 것으로 생각된다. 또 하나는 수동소자층(402)의 상부에 패드(420)를 내어 이 부분에 기존의 패키징을 적용하는 것이다. 이 방법의 단점은 맨 아래단으로부터 상대적으로 높은 부분에 위치하게 되어 바닥면에서 긴 연결선이 필요할 수 있다는 점이다. 이 문제점을 해결하기 위한 방법으로 수동소자층(402)에 비아를 만들고 이 비아에 절단한(sawing) 면을 두어, 이 절단면을 패드(430)로 이용하는 방법이다. 이 방법은 패드가 수직으로 서있는 경우에 해당하겠지만 이 면을 이용하여 기존의 패키징 방법을 적용할 경우 실리콘 기판과의 거리를 줄일 수 있는 장점이 있다. 4 is a view for explaining a position that can generate a pad in the integrated module by heterogeneous alignment, lamination and cutting according to an embodiment of the present invention. In FIG. 4, the position where the pad can be generated can be largely pressed into three parts. First, as a general method, a pad 410 is applied to an integrated circuit layer 404 such as a silicon substrate, and an existing packaging method is applied from the pad. In this case, there must be a method of exposing the integrated circuit layer 404 by removing a part of the passive element layer 402, otherwise there is a disadvantage that cannot be used. In general, since the passive element layer 402 is thick, this method is expected to have many limitations in actual use, and it is considered that a large amount of addition is required in terms of cost. Another is to apply the existing packaging to the pad 420 on top of the passive element layer 402. The disadvantage of this method is that it is located at a relatively high part from the bottom and may require a long connection line at the bottom. In order to solve this problem, a via is formed in the passive element layer 402 and a sawing surface is placed on the via to use the cut surface as the pad 430. This method may correspond to the case in which the pads are standing vertically, but when using the existing packaging method using this side, there is an advantage of reducing the distance from the silicon substrate.

상기 발명은 절단(Sawing) 등에 의하여 절단된 각각의 부품이 하나의 독립적인 모듈로 구현될 수 있어, 칩 하나씩 절단하고 난 후에 필요한 수동소자들을 본딩과 같은 외부 연결선에 의하여 집적화 하는 방법에 비하여 그 비용과 크기를 크게 감소시킬 수 있다. 이 방법은 부품에 제공해야 할 RF 신호를 줄이는 효과도 있어, 설계를 간편하게 하고, 아주 값싼 비용으로 칩을 구현할 수 있는 방법을 제공할 수 있다.According to the present invention, each part cut by Sawing can be implemented as a single independent module, and the cost is lower than that of a method of integrating necessary passive elements by external connection such as bonding after cutting one chip. And greatly reduce the size. This approach also reduces the RF signal that must be provided to the part, which simplifies the design and provides a way to implement the chip at a very low cost.

도 5는 완성된 본 발명의 일실시예에 의한 이종체 정렬, 적층 및 절단에 의한 집적 모듈을 표시한 도면이다. 도 5에서, 집적 모듈은 수동소자층(530)과 직접회로층(540)이 정렬 후 적층이 되고, 이 원판을 절단을 통해서 하나의 모듈로 만든 결과이다. 수동소자층(530)의 최상층에는 노출된 수동소자들(510)이 보이고, 아래 쪽 면에 집적회로층(540)이 있고, 맨 아래는 기판등에 접착하기 위한 접착면(550)이 보인다. 이 접착면(550)은 집적회로 기술에 따라 금속면이 될 수 있는데, 집적회로층에 안정적인 접지면을 제공할 수 있는 기능을 한다. 또한 앞서 언급한 바와 같이 맨 위에 노출된 수동소자들(510)에 패드를 둘 수도 있고, 옆면에 패드(560)를 형성할 수도 있다.5 is a view showing an integrated module by heterogeneous alignment, lamination and cutting according to an embodiment of the present invention completed. In FIG. 5, the integrated module is stacked after the passive element layer 530 and the integrated circuit layer 540 are aligned, and this disc is cut into one module. An exposed passive element 510 is shown on the uppermost layer of the passive element layer 530, an integrated circuit layer 540 is shown on the lower side, and an adhesive surface 550 for bonding to a substrate is shown at the bottom. The adhesive surface 550 may be a metal surface according to integrated circuit technology, and serves to provide a stable ground surface for the integrated circuit layer. In addition, as mentioned above, the pad may be placed on the passive elements 510 exposed on the top, or the pad 560 may be formed on the side surface.

제안된 발명은 수동소자층(530)과 집적회로층(540)은 여러층으로 반복으로 구현될 수도 있으며, 특히 노출되는 수동소자층이 필요없는 경우 "집적회로층 + 수동소자층 + 집적회로층"의 구조로 집적도를 높일 수도 있다. In the proposed invention, the passive element layer 530 and the integrated circuit layer 540 may be repeatedly implemented in several layers. In particular, in the case where the exposed passive element layer is not required, the integrated circuit layer + passive element layer + integrated circuit layer "Can also increase the degree of integration.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, it will be understood by those skilled in the art that various modifications are possible within the scope of the technical idea of the present invention.

본 발명에 의한 이종체 정렬, 적층 및 절단에 의한 집적 모듈 및 제작방법은 상술한 바와 같이, 집적형 프론트-앤드(front-end) 송수신기 등의 제작시, 두꺼운 유전막층을 LTCC와 같은 수동소자층으로 정렬 후 적층하여 안테나, 벌룬(balun), 분배기, 결합기, 필터, 인덕터 등을 내장하게 되면, 프론트-앤드(front-end)의 송 수신부의 크기를 크게 줄일 뿐만 아니라, 외부로 연결되는 패키지는 낮은 주파수 또는 중간 주파수(IF) 대역에서 신호가 전달되므로 패키지 기생 성분의 영향을 줄이게 된다. 이로 인하여 대량 생산이 가능하며, 절단에 의하여 RF 모듈 조립이 완성될 수 있으므로 단가를 더욱 낮출 수 있는 장점이 있다. As described above, the integrated module and the fabrication method by heterogeneous alignment, lamination and cutting according to the present invention, when fabricating an integrated front-end transceiver and the like, a thick dielectric layer is a passive element layer such as LTCC If the antennas, balloons, splitters, combiners, filters, and inductors are built in, then the size of the front-end transmitter and receiver is greatly reduced. Signal propagation in the low or intermediate frequency (IF) band reduces the effects of package parasitics. Due to this, mass production is possible, and since the RF module assembly can be completed by cutting, the unit price can be further lowered.

Claims (14)

(a) 수동소자를 포함하는 수동소자층 및 반도체 집적회로를 포함하는 집적회로층을 형성하는 단계;(a) forming an integrated circuit layer including a passive device layer including a passive device and a semiconductor integrated circuit; (b) 상기 수동소자층 및 상기 집적회로층을 정렬하여 적층하는 단계; 및(b) aligning and stacking the passive device layer and the integrated circuit layer; And (c) 상기 적층된 수동소자층 및 집적회로층을 절단하는 단계를 포함하는 집적 모듈 제작 방법.(c) cutting the stacked passive element layer and integrated circuit layer. 제 1 항에 있어서, The method of claim 1, 상기 수동소자층은 윗면에 위치한 패드를 포함하는 것을 특징으로 하는 집적 모듈 제작 방법.The passive device layer is integrated module manufacturing method characterized in that it comprises a pad located on the upper surface. 제 1 항에 있어서, The method of claim 1, 상기 수동소자층은 패드 형성을 위한 전도성 물질을 포함하고 있으며, 상기 (c) 단계에서 수행되는 절단을 통하여 상기 전도성 물질을 측면에 노출시킴으로써, 집적 모듈의 측면에 패드를 형성하는 것을 특징으로 하는 집적 모듈 제작 방법.The passive element layer includes a conductive material for pad formation, and the pad is formed on the side of the integrated module by exposing the conductive material to the side through the cutting performed in the step (c). How to build a module. 제 1 항에 있어서, The method of claim 1, 상기 수동소자층 및 집적회로층의 접촉면에 적층에 의하여 서로 접속되는 패드가 각각 있는 것을 특징으로 하는 집적 모듈 제작 방법.And a pad connected to each other by lamination on a contact surface of the passive element layer and the integrated circuit layer. 제 1 항에 있어서, The method of claim 1, 상기 수동소자층 및 상기 집적회로층 중 적어도 하나는 서로 접하는 면에 접지면을 포함하는 것을 특징으로 하는 집적 모듈 제작 방법.At least one of the passive element layer and the integrated circuit layer includes a ground plane on a surface in contact with each other. 제 5 항에 있어서, The method of claim 5, wherein 상기 수동소자층 및 상기 집적회로층 중 적어도 하나는 접촉면에 형성된 유전막층을 포함하는 것을 특징으로 하는 집적 모듈 제작 방법.At least one of the passive element layer and the integrated circuit layer comprises a dielectric layer formed on a contact surface. 제 1 내지 6 항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 6, 상기 집적회로층은 반도체 기판에 제작된 것이고, The integrated circuit layer is made of a semiconductor substrate, 상기 수동소자층은 세라믹 기판에 제작된 것을 특징으로 하는 집적 모듈 제작 방법.The passive device layer is an integrated module manufacturing method, characterized in that the manufacturing on the ceramic substrate. 반도체 집적회로를 포함하는 집적회로 모듈; 및An integrated circuit module including a semiconductor integrated circuit; And 수동소자를 포함하고, 상기 집적회로 모듈 위에 위치하는 수동소자 모듈을 포함하는 집적 모듈로써, An integrated module including a passive device, the passive module comprising a passive device module located on the integrated circuit module, 상기 집적회로 모듈 및 상기 수동소자 모듈 사이의 전기적 연결이 상기 집적회로 모듈 및 상기 수동소자 모듈의 접촉면을 통하여 이루어지고, 상기 수동소자 모듈은 상기 수동소자 모듈의 윗면에 위치한 패드 및 상기 수동소자 모듈의 측면에 위치한 패드 중 적어도 하나를 추가적으로 포함하는 것을 특징으로 하는 집적 모듈.Electrical connection between the integrated circuit module and the passive element module is made through a contact surface of the integrated circuit module and the passive element module, wherein the passive element module is a pad disposed on an upper surface of the passive element module and the passive element module. Integrated module, characterized in that it further comprises at least one of the pad located on the side. 제 8 항에 있어서, The method of claim 8, 상기 수동소자 모듈 및 상기 집적회로 모듈의 접촉면에는 상기 집적회로 모듈 및 상기 수동소자 모듈 사이의 전기적 연결을 위한 단수 또는 복수개의 패드가 있는 것을 특징으로 하는 집적 모듈.And the singular or plural pads on the contact surface of the passive element module and the integrated circuit module for electrical connection between the integrated circuit module and the passive element module. 제 8 항에 있어서, The method of claim 8, 상기 집적회로 모듈은 반도체 기판에 제작된 것이고, The integrated circuit module is manufactured on a semiconductor substrate, 상기 수동소자 모듈은 세라믹 기판에 제작된 것을 특징으로 하는 집적 모듈.And said passive element module is fabricated on a ceramic substrate. 제 8 항에 있어서, The method of claim 8, 상기 수동소자 모듈은 상기 집적회로 모듈에 인접한 부분에 전도성 물질인 접지층을 추가적으로 포함하는 것을 특징으로 하는 집적 모듈.And the passive element module further includes a ground layer of a conductive material in a portion adjacent to the integrated circuit module. 제 8 항에 있어서, The method of claim 8, 상기 수동소자 모듈은 안테나를 추가적으로 포함하는 것을 특징으로 하는 집적 모듈.The passive element module further comprises an antenna. 제 8 항에 있어서, The method of claim 8, 상기 수동소자 모듈은 표면에 형성된 유전막을 추가적으로 포함하는 것을 특징으로 하는 집적 모듈.The passive device module further comprises a dielectric film formed on the surface. 제 8 항에 있어서, The method of claim 8, 상기 수동소자 모듈 위에 적층된 집적회로 모듈을 추가적으로 포함하는 것을 특징으로 하는 집적 모듈.And an integrated circuit module stacked on the passive element module.
KR1020030097052A 2003-12-26 2003-12-26 The integrated module and fabricating method using aligning, stacking and cutting different kind substrate KR100577079B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030097052A KR100577079B1 (en) 2003-12-26 2003-12-26 The integrated module and fabricating method using aligning, stacking and cutting different kind substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030097052A KR100577079B1 (en) 2003-12-26 2003-12-26 The integrated module and fabricating method using aligning, stacking and cutting different kind substrate

Publications (2)

Publication Number Publication Date
KR20050065892A KR20050065892A (en) 2005-06-30
KR100577079B1 true KR100577079B1 (en) 2006-05-10

Family

ID=37257039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030097052A KR100577079B1 (en) 2003-12-26 2003-12-26 The integrated module and fabricating method using aligning, stacking and cutting different kind substrate

Country Status (1)

Country Link
KR (1) KR100577079B1 (en)

Also Published As

Publication number Publication date
KR20050065892A (en) 2005-06-30

Similar Documents

Publication Publication Date Title
CN107786183B (en) Embedded RF filter package structure and method of manufacturing the same
US9536845B2 (en) Device for radiofrequency (RF) transmission with an integrated electromagnetic wave reflector
US7945231B2 (en) Semiconductor device for an ultra wideband standard for ultra-high-frequency communication, and method for producing the same
CN1663120B (en) Electronic component comprising a multilayer substrate
KR101434003B1 (en) Semiconductor package and manufacturing method thereof
CN100456468C (en) Package for a high-frequency electronic device
KR100880800B1 (en) High frequency module
CN103367269B (en) For the isolation electric hybrid board of radio frequency applications
WO2002095969A1 (en) Millimeter wave transceiver module
CN102290329A (en) Semiconductor Device and Method of Forming RF FEM With LC Filter and IPD Filter Over Substrate
JP2006203652A (en) High frequency module and communication equipment using the same
US8981881B2 (en) Stacked module
KR101522994B1 (en) FBAR Duplexer Module and Fabrication Method Thereof
JP5630697B2 (en) Electronic components
JP4603527B2 (en) Modular component with capsule
KR20180122286A (en) Antenna module
CN109904128B (en) Three-dimensional integrated T/R assembly packaging structure and packaging method based on silicon-based carrier plate
KR20070059000A (en) Electronic device and package used for the same
JP2005123909A (en) High-frequency module and communication equipment using the same
KR100577079B1 (en) The integrated module and fabricating method using aligning, stacking and cutting different kind substrate
JP2007134795A (en) Transmission/reception chip package, mounting method and manufacturing method thereof, transmission/reception module using transmission/reception chip package and transmission/reception duplexer package
KR100541079B1 (en) Ceramic package and manufacturing method thereof
CN115084092A (en) Radio frequency front-end module of integrated filter, preparation method and wireless communication system
KR101558569B1 (en) Communication module of System In Package structure having antenna
JPH0951206A (en) Branching filter and its manufacture

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100401

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee