KR100571752B1 - 칩 스케일 패키지 - Google Patents
칩 스케일 패키지 Download PDFInfo
- Publication number
- KR100571752B1 KR100571752B1 KR1019990011824A KR19990011824A KR100571752B1 KR 100571752 B1 KR100571752 B1 KR 100571752B1 KR 1019990011824 A KR1019990011824 A KR 1019990011824A KR 19990011824 A KR19990011824 A KR 19990011824A KR 100571752 B1 KR100571752 B1 KR 100571752B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- ball
- layer
- pad
- solder
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 57
- 229910000679 solder Inorganic materials 0.000 claims abstract description 51
- 230000004888 barrier function Effects 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 15
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 10
- 229910052742 iron Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 86
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 239000000758 substrate Substances 0.000 description 15
- 239000010949 copper Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- VXNZUUAINFGPBY-UHFFFAOYSA-N 1-Butene Chemical compound CCC=C VXNZUUAINFGPBY-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910004353 Ti-Cu Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- IAQRGUVFOMOMEM-UHFFFAOYSA-N butene Natural products CC=CC IAQRGUVFOMOMEM-UHFFFAOYSA-N 0.000 description 1
- ZTXONRUJVYXVTJ-UHFFFAOYSA-N chromium copper Chemical compound [Cr][Cu][Cr] ZTXONRUJVYXVTJ-UHFFFAOYSA-N 0.000 description 1
- IUYOGGFTLHZHEG-UHFFFAOYSA-N copper titanium Chemical compound [Ti].[Cu] IUYOGGFTLHZHEG-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 칩 스케일 패키지에 관한 것으로, 외부접속단자로 활용되는 솔더 볼이 형성되는 볼 패드와 솔더 볼 사이의 접합 신뢰성을 향상시키기 위하여, 본 발명은 상부면에 형성된 복수개의 칩 패드와, 상기 칩 패드들을 보호하기 위한 불활성층이 형성된 집적회로 칩과; 상기 칩 패드만 노출되도록 상기 불활성층 상에 형성된 하부 절연층과; 상기 칩 패드의 재배열을 위하여 상기 칩 패드와 각기 연결되어 상기 하부 절연층 상에 형성되며, 솔더 볼이 접속될 수 있는 볼 패드를 갖는 금속 배선층과; 상기 금속 배선층을 보호하기 위하여 상기 금속 배선층과 하부 절연층 상에 형성되며, 상기 볼 패드가 노출되도록 접속 구멍이 형성된 상부 절연층과; 상기 볼 패드, 접속 구멍 및 접속 구멍의 주위에 형성된 장벽 금속층; 및 상기 볼 패드 상의 상기 장벽 금속층 상에 형성된 솔더 볼;을 포함하며, 상기 솔더 볼과 볼 패드 사이의 접촉 면적을 넓혀 솔더 볼의 볼 패드에 대한 접합성을 향상시키기 위하여, 상기 접속 구멍의 중심 부분에 상부 절연층으로 형성된 철부를 형성한 것을 특징으로 하는 칩 스케일 패키지를 제공한다.
칩 스케일 패키지, 솔더 볼, 볼 패드, 웨이퍼 레벨, 장벽 금속층
Description
도 1은 칩 패드의 재배열을 위한 금속 배선층이 형성된 칩 스케일 패키지를 보여주는 평면도,
도 2는 도 1의 2-2선 단면도,
도 3은 웨이퍼 상태에서의 칩 스케일 패키지에 사용되는 반도체 웨이퍼를 개략적으로 나타내는 평면도,
도 4는 본 발명에 따른 칩 패드의 재배열을 위한 금속 배선층이 형성된 칩 스케일 패키지를 보여주는 평면도로서, 볼 패드의 중심 부분에 철부가 형성된 상태를 보여주는 평면도,
도 5는 5-5선 단면도이다.
* 도면의 주요부분에 대한 설명 *
10 : 실리콘 기판 12 : 볼 패드
14 : 불활성층 16, 36, 66 : 장벽 금속층
17 : 금속 배선층 20, 90 : 칩 스케일 패키지
22, 62 : 볼 패드 30, 70 : 솔더 볼
40 : 반도체 웨이퍼 50, 80 : 집적회로 칩
63 : 철부 82 : 칩 절단영역
본 발명은 웨이퍼 레벨에서 제조되는 칩 스케일 패키지에 관한 것으로, 더욱 상세하게는 볼 패드에 대한 솔더 볼의 접합 신뢰성을 향상시킬 수 있는 칩 스케일 패키지(Chip Scale Package; CSP)에 관한 것이다.
오늘날 전자산업의 추세는 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 조립 기술이다. 칩 스케일 패키지(또는 칩 사이즈 패키지)는 근간에 개발되어 제안되고 있는 새로운 패키지 유형으로서, 전형적인 플라스틱 패키지에 비하여 많은 장점들을 가지고 있다. 칩 스케일 패키지의 가장 큰 장점은 바로 패키지의 크기이다. JEDEC(Joint Electron Device Engineering Council), EIAJ(Electronic Industry Association of Japan)와 같은 국제 반도체 협회의 정의에 따르면, 칩 스케일 패키지는 칩 크기의 1.2배 이내의 패키지 크기를 가진다.
칩 스케일 패키지는 디지털 캠코더, 휴대 전화기, 노트북 컴퓨터, 메모리 카드 등과 같이 소형화, 이동성이 요구되는 제품들에 주로 사용되며, DSP(digital signal processor), ASIC(application specific integrated circuit), 마이크로 컨트롤러(micro controller) 등과 같은 반도체 소자들이 칩 스케일 패키지 안에 실장된다. 또한, DRAM(dynamic random access memory), 플래쉬 메모리(flash memory) 등과 같은 메모리 소자를 실장한 칩 스케일 패키지의 사용도 점점 확산 일로에 있다. 현재는 전 세계적으로 약 50개 이상의 각종 칩 스케일 패키지들이 개발되거나 생산되고 있는 실정이다.
그러나, 칩 스케일 패키지가 크기 면에서 절대적인 이점을 가지고 있는 반면, 아직까지는 기존의 플라스틱 패키지에 비하여 여러모로 단점들을 안고 있는 것도 사실이다. 그 중의 하나는 신뢰성의 확보가 어렵다는 점이며, 다른 하나는 칩 스케일 패키지의 제조에 추가로 투입되는 제조 설비가 소요되는 원부자재가 많고 제조 단가가 높아 가격 경쟁력이 떨어진다는 점이다.
이와 같은 문제점을 해결할 수 있는 방안으로 웨이퍼 레벨(wafer level)에서의 칩 스케일 패키지가 대두되고 있다. 즉, 통상적인 웨이퍼 제조 공정을 통하여 반도체 웨이퍼(semiconductor wafer)가 제조되면 웨이퍼로부터 개별 칩을 분리하여 패키지 조립 공정을 거치게 된다. 패키지 조립 공정은 웨이퍼 제조 공정과는 다른 설비와 원부자재를 필요로 하는 전혀 별개의 공정이다. 그러나, 웨이퍼 레벨에서, 즉 웨이퍼로부터 개별 칩을 분리하지 않은 상태에서 완전한 제품으로서의 패키지를 제조할 수 있다. 그리고 패키지를 제조하는데 사용되는 제조 설비나 제조 공정에 기존 웨이퍼 제조 설비, 공정들을 이용할 수 있다. 이는 패키지를 제조하기 위하여 추가로 소요되는 원부자재를 최소화할 수 있음을 의미하기도 한다.
도 1은 칩 패드(12)의 재배열을 위한 금속 배선층(17)이 형성된 종래 기술에 따른 칩 스케일 패키지(20)를 보여주는 평면도이다. 도 2은 도 1의 2-2선 단면도이다. 한편, 도 1에서는 솔더 볼이 형성되는 볼 패드(22)를 도시하기 위하여 솔더 볼의 도시를 생략하였다.
도 1 및 도 2를 참조하면, 칩 스케일 패키지(20)는 웨이퍼 레벨에서 제조되는 패키지로서, 실리콘 기판(10; silicon substrate)의 상부면의 가장자리 둘레에 형성된 복수개의 칩 패드(12; chip pad)를 갖는 집적회로 칩(50)과, 칩 패드(12)의 재배열을 위하여 실리콘 기판(10)의 중심 부분에 형성된 금속 배선층(17; metal trace layer) 및 금속 배선층(17)의 말단에 형성된 볼 패드(22; ball pad)에 솔더 볼(30; solder ball)이 형성된 구조를 갖는다.
집적회로 칩(50)은, 실리콘 기판(10)의 상부면에 집적회로(도시안됨)와 전기적으로 연결된 복수개의 칩 패드(12)와, 실리콘 기판(10)의 내부의 집적회로들과 칩 패드(12)들을 보호하기 위한 불활성층(14; passivation layer)으로 구성된다. 칩 패드(12)는 보통 알루미늄(Al)으로 되어 있으며, 불활성층(14)은 산화막 또는 질화막이다.
불활성층(14) 위에 금속 배선층(17)을 형성하기 위하여, 불활성층(17) 위에 칩 패드(12)가 노출되도록 절연층(24; dielectric layer; 이하, 하부 절연층이라 한다)이 소정의 두께로 형성된다.
금속 배선층(17)이 칩 패드(12)와 연결되어 하부 절연층(24) 상에 형성되며, 실리콘 기판(10)의 중심 방향으로 형성된다. 이때, 금속 배선층(17)의 말단에 소정의 크기의 솔더 볼(30)이 형성될 수 있는 원형의 볼 패드(22)가 형성된다.
다시 절연층(34; 이하, 상부 절연층이라 한다)이 볼 패드(22)를 제외한 실리콘 기판(10)의 전면에 소정의 두께로 형성한다. 즉, 상부 절연층(26)은 금속 배선 층(17)과 앞서 형성된 불활성층(14)과 상부 절연층(24)을 모두 덮게 된다.
그리고, 볼 패드(22)와 볼 패드(22) 주위에 장벽 금속층(36)을 형성한 이후에 그 위에 솔더 볼(30)을 형성한다. 물론, 금속 배선층(17)이 형성되는 칩 패드(12)와 하부 절연층(24) 상에도 장벽 금속층(16)이 형성되어 있다.
웨이퍼 레벨에서 제조된 종래 기술에 따른 칩 스케일 패키지(20)는 형성되는 솔더 볼(30)의 크기가 작고, 도 2에도 도시된 바와 같이 통상적으로 볼 패드(22)는 상부 절연층 상에 상방향이 개방된 원통형으로 형성된 접속 구멍에 노출되기 때문에, 볼 패드(22)와 솔더 볼(30) 사이의 접촉 면적이 작다. 따라서, 볼 패드(22)의 피치가 줄어들수록 볼 패드(22)와 솔더 볼(30) 사이의 접촉 면적이 줄어들기 때문에, 볼 패드(22)에 대한 솔더 볼(30)의 접합 신뢰성이 떨어질 수 있다.
따라서, 본 발명의 목적은 볼 패드와 솔더 볼 사이의 접합 신뢰성을 향상시킬 수 있는 칩 스케일 패키지를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 상부면에 형성된 복수개의 칩 패드와, 상기 칩 패드들을 보호하기 위한 불활성층이 형성된 집적회로 칩과; 상기 칩 패드만 노출되도록 상기 불활성층 상에 형성된 하부 절연층과; 상기 칩 패드의 재배열을 위하여 상기 칩 패드와 각기 연결되어 상기 하부 절연층 상에 형성되며, 솔더 볼이 접속될 수 있는 볼 패드를 갖는 금속 배선층과; 상기 금속 배선층을 보호하기 위하여 상기 금속 배선층과 하부 절연층 상에 형성되며, 상기 볼 패드가 노출 되도록 접속 구멍이 형성된 상부 절연층과; 상기 볼 패드, 접속 구멍 및 접속 구멍의 주위에 형성된 장벽 금속층; 및 상기 볼 패드 상의 상기 장벽 금속층 상에 형성된 솔더 볼;을 포함하며, 상기 솔더 볼과 볼 패드 사이의 접촉 면적을 넓혀 솔더 볼의 볼 패드에 대한 접합성을 향상시키기 위하여, 상기 접속 구멍의 중심 부분에 상부 절연층으로 형성된 철부를 형성한 것을 특징으로 하는 칩 스케일 패키지를 제공한다.
본 발명에 따른 금속 배선층의 아래에 장벽 금속층이 형성하는 것이 바람직하다. 그리고, 접속 구멍은 볼 패드가 노출된 원통 형상이며, 장벽 금속층과 솔더 패드 사이의 접촉 면적을 증가시키기 위하여 접속 구멍의 사이의 볼 패드 상에 원기둥 형상, 십자 형상 또는 다양한 형태의 철부를 형성하는 것이 바람직하다.
또한 본 발명에 따른 칩 패드는 집적회로 칩의 가장자리 둘레에 형성되며, 볼 패드는 집적회로 칩의 중심 부분에 격자 배열되게 형성할 수 있다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 3은 웨이퍼 상태에서의 칩 스케일 패키지에 사용되는 반도체 웨이퍼(40)를 개략적으로 나타내는 평면도이다. 도 4는 본 발명에 따른 칩 패드(12)의 재배열을 위한 금속 배선층(17)이 형성된 칩 스케일 패키지(90)를 보여주는 평면도로서, 볼 패드(62)의 중심 부분에 철(凸)부(63)가 형성된 상태를 보여주는 평면도이다. 그리고, 도 5는 도 4의 5-5선 단면도이다.
도 3을 참조하면, 반도체 웨이퍼(40)의 실리콘 기판(10)에는 일반적으로 웨이퍼 제조 공정을 통해 칩 패드(12)를 포함한 소정의 집적회로들이 형성된다. 실 리콘 기판(10)에 집적된 회로들이 복수개의 집적회로 칩(80)을 구성하고, 이웃하는 집적회로 칩(80)들 사이에 회로들이 형성되지 않은 영역이 칩 절단영역(82; scribe line)이라는 것은 잘 알려져 있는 사실이다. 그리고, 집적회로 칩(80)을 이루는 집적회로가 본 발명을 이해하는데 반드시 필요한 것은 아니다. 따라서, 집적회로는 본 명세서 및 도면에 개시하지 않는다.
그리고, 웨이퍼 레벨에서 복수개의 칩 스케일 패키지를 제조한 이후에 칩 절단영역을 따라서 절단하여 개별 칩 스케일 패키지로 분리하게 되는데, 도 4 및 도 5는 웨이퍼에서 분리된 칩 스케일 패키지(90)의 일 부분을 도시하고 있다.
도 4 및 도 5를 참조하면, 칩 스케일 패키지(90)는 실리콘 기판(10)의 상부면의 가장자리 둘레에 형성된 복수개의 칩 패드(12)를 갖는 집적회로 칩(80)과, 칩 패드(12)의 재배열을 위하여 실리콘 기판(10)의 중심 부분에 형성된 금속 배선층(17) 및 금속 배선층(17)의 말단에 형성된 볼 패드(12)에 솔더 볼(70)이 형성된 구조를 갖는다.
집적회로 칩(80)은, 실리콘 기판(10)의 상부면에 집적회로(도시안됨)와 전기적으로 연결된 복수개의 칩 패드(12)와, 실리콘 기판(10)의 내부의 집적회로들과 칩 패드(12)들을 보호하기 위한 불활성층(14; passivation layer)으로 구성된다. 칩 패드(12)는 보통 알루미늄(Al)으로 되어 있으며, 불활성층(14)은 산화막 또는 질화막이다. 한편, 도 4에서 볼 수 있듯이, 칩 패드(12)들은 집적회로 칩(80)의 가장자리에 열을 지어 형성된다. 그러나 칩 패드(12)의 위치가 반드시 집적회로 칩(80)의 가장자리에 한정되는 것은 아니다
불활성층(14) 위에 금속 배선층(17)을 형성하기 위한 하부 절연층(24)이 불활성층(14) 위에 칩 패드(12)가 노출되도록 소정의 두께로 형성된다. 하부 절연층(24)으로는 응력 흡수가 잘되는 유기물인 폴리이미드(polyimide) 또는 펜조 사이클로 부텐(benzo cyclo butene; BCB)으로 형성하는 것이 바람직하다. 하부 절연층(24)으로부터 칩 패드(12)를 노출시키는 방법은 통상적인 사진 공정을 사용한다.
금속 배선층(17)이 칩 패드(12)와 각기 연결되도록 하부 절연층(24) 상에 형성되며, 실리콘 기판(10)의 중심 방향으로 형성된다. 이때, 금속 배선층(17)의 말단에 솔더 볼(70)이 형성될 수 있는 원형의 볼 패드(62)가 형성된다. 이때, 본 발명의 실시예에서는 칩 패드(12)가 집적회로 칩(80)의 가장자리 둘레에 형성되기 때문에, 볼 패드(62)는 칩 패드(12) 사이의 영역에 격자 배열되게 형성하는 것이 바람직하다.
상부 절연층(64)은 볼 패드(62)를 제외한 실리콘 기판(10)의 전면에 소정의 두께로 형성한다. 즉, 상부 절연층(64)은 금속 배선층(17)과 앞서 형성된 불활성층(14)과 절연 패턴층(24)을 모두 덮게 된다. 상부 절연층(64)은 집적회로 칩(80)에 가해지는 충격을 완화시켜 집적회로 칩(80)을 보호할 뿐만 아니라, 일반적으로 사용되는 배선기판의 역할을 대신할 수 있다. 상부 절연층(64) 또한 통상적인 사진 공정을 통하여 볼 패드(62)가 노출될 수 있는 접속 구멍(68)을 형성하게 된다. 한편, 본 발명의 실시예에서는 솔더 볼(70)과의 접합성을 향상시키기 위하여 볼 패드(62) 상의 절연물을 완전히 제거하지 않고 일부를 남겨둔다. 즉, 도 4에 도시된 바와 같이 접속 구멍(68)이 원형으로 형성될 경우에, 접속 구멍(68)의 중심 부분에 원기둥 형태의 철부(63)를 남겨 둘 수 있다. 철부(63)는 원기둥 형태 이외의 십자가 형태 또는 다른 형태로 형성하여도 무방하다. 이와 같이 접속 구멍(68)의 중심에 철부(63)를 형성할 경우에, 이후에 형성될 장벽 금속층(66)과의 접촉 면적을 극대화할 수 있기 때문에, 솔더 볼(70)의 접합 신뢰성을 향상시킬 수 있다.
상부 절연층(64)으로는 흡습에 대한 저항성이 우수하며, 높은 절연성, 고온에서의 안정성, 낮은 수축률 등의 특성을 가지는 물리적, 화학적 성질이 우수한 유기물을 사용하는 것이 바람직하다. 예를 들어, 폴리이미드 또는 펜조 사이클로 부텐(BCB)과 같은 유기물을 사용하여 2㎛ 내지 50㎛ 두께로 상부 절연층(64)을 형성하는 것이 바람직하다.
장벽 금속층(66)은 금속 배선층(17)을 형성하기 전에 금속 배선층(17)의 접착층, 확산 장벽층, 도금 기초층으로 이용될 부분으로서, 볼 패드(62), 접속 구멍(68)의 내벽 및 접속 구멍(68)의 주위에 형성된다. 이때, 장벽 금속층(66)은 볼 패드(62) 상에 형성된 철부(63)를 따라서 형성되기 때문에, 종래에 비교하여 장벽 금속층(66)과 볼 패드(62)와의 접촉 면적이 증가하고, 솔더 볼(70)이 형성되는 부분의 하부 구조를 견고히 할 수 있다. 장벽 금속층(66)으로 티타늄/구리(Ti/Cu), 티타늄/티타늄-구리/구리(Ti/Ti-Cu/Cu), 크롬/크롬-구리/구리(Cr/Cr-Cu/Cu), 티타늄텅스텐/구리(TiW/Cu), 알루미늄/니켈/구리(Al/Ni/Cu), 알루미늄/니켈바나듐/구리(Al/NiV/Cu) 등을 사용할 수 있다. 그리고, 금속 배선층(17)이 형성되는 칩 패드(12)와 하부 절연층(24) 상에도 장벽 금속 층(16)이 형성되어 있다.
그리고, 볼 패드(62)의 장벽 금속층(66) 상에 솔더 볼(70)을 형성한다. 이때, 솔더 볼(70)이 형성되는 장벽 금속층(66)과 볼 패드(62) 사이의 접촉 면적이 증가하기 때문에, 장벽 금속층(66)에 형성되는 솔더 볼(70)의 접합 신뢰성을 향상시킬 수 있다.
솔더 볼(70)을 형성하는 방법은, 볼 패드(\62)에 플럭스(flux)를 도포한 후 구형의 솔더 볼을 올리고 리플로우(reflow)시킴으로써 솔더 볼(70)을 형성한다. 솔더 볼(70)은 볼 패드(72)를 통하여 금속 배선층(17)과 칩 패드(12)와 전기적으로 연결된다. 이때의 솔더 볼(70)은 볼 배치(ball placement) 방법으로 형성하였지만, 도금(plating), 스텐실 프린팅(stencil printing), 메탈젯(metaljet) 방법에 의해서도 형성될 수 있다. 도금 방법은 볼 패드에 전술된 바와 같은 금속 기저층을 형성한 후에 감광막을 이용한 도금으로 솔더 범프(solder bump)를 형성하고, 다시 솔더 범프를 리플로우시켜 솔더 볼을 형성한다. 스텐실 프린팅 방법은 마스크(mask)를 사용하여 솔더 페이스트를 인쇄하는 방법이고, 메탈젯 방법은 용융된 액상의 솔더를 직접 뿌리는 방법이다.
한편, 본 발명의 실시예에서는 웨이퍼 레벨에서 제조된 칩 스케일 패키지의 솔더 볼이 형성되는 볼 패드에 절연물의 철부를 형성하였지만, 솔더 볼이 형성되는 인쇄회로기기판 또는 다른 종류의 칩 스케일 패키지의 볼 패드에 절연물의 철부를 형성하는 구성은 본 발명의 기술적 사상의 범위를 벗어나지 않는다.
그리고, 본 발명의 실시예에서는 볼 패드 사이에 원통형 또는 십자형의 철부 를 형성하였지만, 다른 형태로도 구현이 가능하며, 철부를 복수개 형성할 수도 있을 것이다.
따라서, 본 발명의 구조를 따르면, 솔더 볼이 형성된 장벽 금속층과 볼 패드 사이의 접촉 면적이 증가되어 솔더 볼의 볼 패드에 대한 접합 신뢰성을 향상시킬 수 있다.
Claims (4)
- 상부면에 형성된 복수개의 칩 패드와, 상기 칩 패드들을 보호하기 위한 불활성층이 형성된 집적회로 칩과;상기 칩 패드만 노출되도록 상기 불활성층 상에 형성된 하부 절연층과;상기 칩 패드의 재배열을 위하여 상기 칩 패드와 각기 연결되어 상기 하부 절연층 상에 형성되며, 솔더 볼이 접속될 수 있는 볼 패드를 갖는 금속 배선층과;상기 금속 배선층을 보호하기 위하여 상기 금속 배선층과 하부 절연층 상에 형성되며, 상기 볼 패드가 노출되도록 접속 구멍이 형성되며, 상기 접속 구멍의 중심 부분에 형성된 철부를 갖는 상부 절연층과;상기 볼 패드, 철부, 접속 구멍 및 접속 구멍의 주위에 형성된 장벽 금속층; 및상기 볼 패드 상의 상기 장벽 금속층 상에 형성된 솔더 볼;을 포함하는 것을 특징으로 하는 칩 스케일 패키지.
- 제 1항에 있어서, 상기 금속 배선층의 아래에 장벽 금속층이 형성되어 있는 것을 특징으로 하는 칩 스케일 패키지.
- 제 1항에 있어서, 상기 접속 구멍은 상기 볼 패드가 노출된 원통 형상이며, 상기 장벽 금속층과 솔더 패드 사이의 접촉 면적을 증가시키기 위하여 상기 접속 구멍의 사이의 볼 패드 상에 원기둥 형상, 십자 형상 또는 다양한 형태의 철부를 형성한 것을 특징으로 하는 칩 스케일 패키지.
- 제 1항에 있어서, 상기 칩 패드는 상기 집적회로 칩의 가장자리 둘레에 형성되며, 상기 볼 패드는 상기 집적회로 칩의 중심 부분에 격자 배열되게 형성된 것을 특징으로 칩 스케일 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990011824A KR100571752B1 (ko) | 1999-04-06 | 1999-04-06 | 칩 스케일 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990011824A KR100571752B1 (ko) | 1999-04-06 | 1999-04-06 | 칩 스케일 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000065487A KR20000065487A (ko) | 2000-11-15 |
| KR100571752B1 true KR100571752B1 (ko) | 2006-04-18 |
Family
ID=19578771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990011824A KR100571752B1 (ko) | 1999-04-06 | 1999-04-06 | 칩 스케일 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100571752B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206472A (zh) * | 2016-08-19 | 2016-12-07 | 华为技术有限公司 | 一种半导体封装结构及其制造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100734250B1 (ko) * | 2001-01-09 | 2007-07-02 | 삼성전자주식회사 | 단차를 구비하는 반도체 장치의 본딩 패드 및 이를제조하는 방법 |
| KR100448344B1 (ko) | 2002-10-22 | 2004-09-13 | 삼성전자주식회사 | 웨이퍼 레벨 칩 스케일 패키지 제조 방법 |
| WO2007064073A1 (en) * | 2005-12-02 | 2007-06-07 | Nepes Corporation | Bump with multiple vias for semiconductor package, method of fabrication method thereof, and semiconductor package using the same |
| KR100804392B1 (ko) | 2005-12-02 | 2008-02-15 | 주식회사 네패스 | 반도체 패키지 및 그 제조 방법 |
| KR101067106B1 (ko) * | 2008-05-14 | 2011-09-22 | 삼성전기주식회사 | 웨이퍼 레벨 패키지 및 그 제조방법 |
| WO2017052605A1 (en) * | 2015-09-25 | 2017-03-30 | Intel Corporation | Redistribution layer diffusion barrier |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235650A (ja) * | 1985-08-09 | 1987-02-16 | Mitsubishi Electric Corp | 半導体装置の電極構造 |
| JPH10223802A (ja) * | 1997-01-31 | 1998-08-21 | Fuji Kiko Denshi Kk | ボール・グリッド・アレイ型半導体パッケージの外部出力バンプ、およびその形成方法 |
| JPH10256418A (ja) * | 1997-03-06 | 1998-09-25 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| KR100216839B1 (ko) * | 1996-04-01 | 1999-09-01 | 김규현 | Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조 |
| KR20010004529A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 웨이퍼 레벨 패키지 및 그의 제조 방법 |
-
1999
- 1999-04-06 KR KR1019990011824A patent/KR100571752B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235650A (ja) * | 1985-08-09 | 1987-02-16 | Mitsubishi Electric Corp | 半導体装置の電極構造 |
| KR100216839B1 (ko) * | 1996-04-01 | 1999-09-01 | 김규현 | Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조 |
| JPH10223802A (ja) * | 1997-01-31 | 1998-08-21 | Fuji Kiko Denshi Kk | ボール・グリッド・アレイ型半導体パッケージの外部出力バンプ、およびその形成方法 |
| JPH10256418A (ja) * | 1997-03-06 | 1998-09-25 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| KR20010004529A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 웨이퍼 레벨 패키지 및 그의 제조 방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206472A (zh) * | 2016-08-19 | 2016-12-07 | 华为技术有限公司 | 一种半导体封装结构及其制造方法 |
| US20190181108A1 (en) * | 2016-08-19 | 2019-06-13 | Huawei Technologies Co., Ltd. | Semiconductor Package Structure and Semiconductor Package Structure Fabricating Method |
| CN109920739A (zh) * | 2016-08-19 | 2019-06-21 | 华为技术有限公司 | 一种半导体封装结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000065487A (ko) | 2000-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100269540B1 (ko) | 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법 | |
| US10629555B2 (en) | Packaging devices and methods of manufacture thereof | |
| US7692314B2 (en) | Wafer level chip scale package and method for manufacturing the same | |
| US8530275B2 (en) | Semiconductor device, method of manufacturing the semiconductor device, flip chip package having the semiconductor device and method of manufacturing the flip chip package | |
| US6462426B1 (en) | Barrier pad for wafer level chip scale packages | |
| KR100629498B1 (ko) | 마이크로 패키지, 멀티―스택 마이크로 패키지 및 이들의제조방법 | |
| KR100448344B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 제조 방법 | |
| KR100714253B1 (ko) | 반도체 장치의 제조 방법 | |
| US7969003B2 (en) | Bump structure having a reinforcement member | |
| US9093333B1 (en) | Integrated circuit device having extended under ball metallization | |
| US20060180933A1 (en) | Semiconductor device and manufacturing method of the same | |
| JP3918842B2 (ja) | 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ | |
| US8237279B2 (en) | Collar structure around solder balls that connect semiconductor die to semiconductor chip package substrate | |
| KR100571752B1 (ko) | 칩 스케일 패키지 | |
| JP2005026301A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6486000B2 (en) | Semiconductor package and fabricating method thereof | |
| KR20090118705A (ko) | 웨이퍼 레벨 패키지 및 그 제조방법 | |
| KR100713912B1 (ko) | 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법 | |
| KR100526061B1 (ko) | 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법 | |
| JP2005150578A (ja) | 半導体装置及びその製造方法 | |
| US7057282B2 (en) | Semiconductor device and method for manufacturing the same, circuit board and electronic equipment | |
| US20230307403A1 (en) | Semiconductor device structure and method therefor | |
| US20230069490A1 (en) | Semiconductor package | |
| KR100592783B1 (ko) | 웨이퍼 상태에서의 칩 스케일 패키지의 제조 방법 | |
| KR20050039132A (ko) | 웨이퍼 레벨 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100315 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |