KR100571005B1 - Method for fabrication of semiconductor devcie - Google Patents
Method for fabrication of semiconductor devcie Download PDFInfo
- Publication number
- KR100571005B1 KR100571005B1 KR1020040031144A KR20040031144A KR100571005B1 KR 100571005 B1 KR100571005 B1 KR 100571005B1 KR 1020040031144 A KR1020040031144 A KR 1020040031144A KR 20040031144 A KR20040031144 A KR 20040031144A KR 100571005 B1 KR100571005 B1 KR 100571005B1
- Authority
- KR
- South Korea
- Prior art keywords
- plasma
- amorphous silicon
- semiconductor device
- manufacturing
- minutes
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 41
- 239000010409 thin film Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000009832 plasma treatment Methods 0.000 claims abstract description 4
- 238000004381 surface treatment Methods 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 210000002381 plasma Anatomy 0.000 description 32
- 238000000137 annealing Methods 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000007715 excimer laser crystallization Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 표시 소자의 박막트랜지스터를 형성할 때, 비정질 실리콘을 형성한 후, 상기 비정질 실리콘의 표면에 형성된 불순물의 제거 및 비정질 실리콘의 특성 향상을 위한 플라즈마 표면 처리에 관한 것이다.The present invention relates to plasma surface treatment for removing impurities formed on the surface of the amorphous silicon and improving the characteristics of the amorphous silicon after forming the amorphous silicon when forming the thin film transistor of the display device.
본 발명의 반도체 장치의 제조 방법은 소정의 소자가 형성된 기판 상부에 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층을 RF 파워 밀도가 0.50 내지 0.80W/cm2인 O2 플라즈마 또는 RF 파워 밀도가 0.15 내지 0.35W/cm2인 N2O 플라즈마를 이용하여 표면처리하는 단계로 이루어진 반도체 장치의 제조 방법에 기술적 특징이 있다.A method of manufacturing a semiconductor device of the present invention includes the steps of forming an amorphous silicon layer on a substrate on which a predetermined element is formed; A semiconductor device manufacturing the amorphous silicon layer, the RF power density is composed of the steps of processing a surface using a 0.50 to 0.80W / cm 2 in O 2 plasma, or RF power density of 0.15 to 0.35W / cm 2 in N 2 O plasma There are technical features to the method.
따라서, 본 발명의 반도체 장치의 제조 방법은 표면에 형성된 불순물을 제거하여 실리콘 표면을 깨끗하게 유지할 뿐만 아니라 플랫밴드 전압이 낮아지는 전기적 특성을 얻을 수 있는 효과가 있다.Therefore, the method of manufacturing the semiconductor device of the present invention has the effect of removing the impurities formed on the surface to keep the silicon surface clean, as well as to obtain the electrical characteristics of lowering the flat band voltage.
Plasma treatment, O2, N2OPlasma treatment, O2, N2O
Description
도 1은 기판상에 버퍼층 및 비정질 실리콘을 형성한 후의 단면도.1 is a cross-sectional view after forming a buffer layer and amorphous silicon on a substrate.
도 2는 비정질 실리콘의 O2 또는 N2O 플라즈마를 이용한 표면처리 공정의 단면도.2 is a cross-sectional view of a surface treatment process using O 2 or N 2 O plasma of amorphous silicon.
도 3a 및 3b는 일 실시 예로 O2 또는 N2O 플라즈마를 이용하여 비정질 실리콘을 표면처리하여 플랫밴드 전압을 측정한 결과를 표시한 그래프.3A and 3B are graphs illustrating the results of measuring flat band voltages by surface-treating amorphous silicon using O 2 or N 2 O plasmas.
<도면의 주요부분에 대한 부호의 설명> <Description of Symbols for Main Parts of Drawings>
11 : 기판 13 : 비정질 실리콘11: substrate 13: amorphous silicon
21 : O2 플라즈마 또는 N2O 플라즈마21: O 2 plasma or N 2 O plasma
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 자세하게는 실리콘 의 표면에 형성된 불순물을 제거하거나 비정질 실리콘층의 특성을 개선하기 위해 RF 파워 밀도가 0.50 내지 0.80W/cm2인 O2 플라즈마 또는 RF 파워 밀도가 0.15 내지 0.35W/cm2인 N2O 플라즈마를 이용한 반도체 장치의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to remove impurities formed on the surface of silicon or to improve the characteristics of an amorphous silicon layer, with an O 2 plasma or RF having an RF power density of 0.50 to 0.80 W / cm 2 . A method for manufacturing a semiconductor device using an N 2 O plasma having a power density of 0.15 to 0.35 W / cm 2 .
실리콘 박막 트랜지스터는 평판 디스플레이, 이미지 센서, 복사기, 프린터 그리고 스캐너 등의 대면적 집적 회로에 적용되고 있다.Silicon thin film transistors are used in large area integrated circuits such as flat panel displays, image sensors, copiers, printers and scanners.
상기 평판 디스플레이로는 LCD(Liquid Crystal Display), 유기 전계발광 소자 등이 있는데, 유기 전계발광 소자는 평판 디스플레이의 대표적인 기술로서, 크게 능동형(active type)과 수동형(passive type)의 두 가지 형태로 나누어지며, 능동형 소자는 각 화소 하나 하나를 박막 트랜지스터와 같은 능동소자가 제어하게 되어 있어 속도, 시야각 그리고 대조비(contrast ratio)에 있어서 수동형 표시소자보다 훨씬 뛰어나 고해상도의 화면을 구현할 수 있다.The flat panel display includes an LCD (Liquid Crystal Display) and an organic electroluminescent device. The organic electroluminescent device is a representative technology of a flat panel display, and is largely divided into two types, an active type and a passive type. In the active device, each pixel is controlled by an active device such as a thin film transistor, and thus, a display having a high resolution is much superior to a passive display device in terms of speed, viewing angle, and contrast ratio.
유기 전계발광 소자에 실리콘 박막트랜지스터를 사용하는 주된 이유는 400℃ 이하의 저온에서 공정이 가능하고 소자 특성의 안정성이 우수하며, 대면적의 유리 기판에 손쉽게 직접화가 이루어질 수 있기 때문이다.The main reason for using silicon thin film transistors in organic electroluminescent devices is that they can be processed at a low temperature of 400 ° C or less, have excellent stability of device characteristics, and can be easily directly applied to large glass substrates.
상기에서 서술한 저온 공정의 이점으로 인하여 실리콘 박막 트랜지스터의 제조방법에는 역시 저온 공정이 가능한 PECVD(plasma enhanced Chemical Vapor Deposition, 이하 PECVD) 기술이 널리 이용되고 있다. 이 기술은 실란(SiH4) 등의 반응가스들을 비교적 낮은 온도에서 글로우 방전에 의해 분해시켜 비정질 실리콘계 막을 증착시키는 것으로서 대면적의 기판 위에 낮은 비용으로 박막을 만들 수 있기 때문에 실리콘 박막 트랜지스터 제조기술에 널리 이용되고 있다.Due to the advantages of the above-described low temperature process, a plasma enhanced chemical vapor deposition (PECVD) technique, which can also be a low temperature process, is widely used in the method of manufacturing a silicon thin film transistor. This technique is widely used in silicon thin film transistor manufacturing technology because it can decompose reaction gases such as silane (SiH 4 ) by glow discharge at relatively low temperature and deposit amorphous silicon based film at low cost on a large-area substrate. It is used.
또한, 기판상에 형성된 비정질 실리콘의 특성 안정화를 위해 수행하는 어닐링 공정 역시 상술한 증착기 내에서 이루어지고 있다. 예를 들어 비정질 실리콘의 어닐링 공정은 통상적으로 수소 분위기에서 실시되어지며, 그 조건은 250℃, 100sccm 및 10-1Torr에서 30분간 PECVD 장치에서 실시해 오고 있다.In addition, the annealing process performed to stabilize the characteristics of the amorphous silicon formed on the substrate is also performed in the above-described deposition machine. For example, annealing of amorphous silicon is usually carried out in a hydrogen atmosphere, and the conditions have been carried out in a PECVD apparatus for 30 minutes at 250 ° C., 100 sccm and 10 −1 Torr.
그러나, 상기의 비정질 실리콘의 형성시 발생하는 파티클(Particle) 또는 오염물이 비정질 실리콘의 표면에 형성되어 이후 형성된 박막 트랜지스터의 특성에 악영향을 미칠 뿐만 아니라 플랫밴드(Flatband) 전압이 너무 높아 박막트랜지스터를 구동하는데 어려움이 많다는 단점이 있다.However, the particles or contaminants generated in the formation of the amorphous silicon are formed on the surface of the amorphous silicon, which not only adversely affects the characteristics of the subsequently formed thin film transistor, but also causes the flatband voltage to be too high to drive the thin film transistor. The disadvantage is that there are many difficulties.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, RF 파워 밀도가 0.50 내지 0.80W/cm2인 O2 플라즈마 또는 RF 파워 밀도가 0.15 내지 0.35W/cm2인 N2O 플라즈마를 이용하여 비정질 실리콘층을 표면처리하는 반도체 장치의 제조 방법을 제공함에 본 발명의 목적이 있다.
Accordingly, the invention is intended to solve various shortcomings and problems of the prior art, the RF power density of 0.50 to 0.80W / cm 2 in O 2 plasma, or RF power density of 0.15 to 0.35W / cm 2 of N SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a semiconductor device for surface-treating an amorphous silicon layer using 2 O plasma.
본 발명의 상기 목적은 소정의 소자가 형성된 기판 상부에 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층을 RF 파워 밀도가 0.50 내지 0.80W/cm2인 O2 플라즈마 또는 RF 파워 밀도가 0.15 내지 0.35W/cm2인 N2O 플라즈마를 이용하여 표면처리하는 단계로 이루어진 반도체 장치의 제조 방법에 의해 달성된다.The object of the present invention is to form an amorphous silicon layer on the substrate formed with a predetermined element; A semiconductor device manufacturing the amorphous silicon layer, the RF power density is composed of the steps of processing a surface using a 0.50 to 0.80W / cm 2 in O 2 plasma, or RF power density of 0.15 to 0.35W / cm 2 in N 2 O plasma Is achieved by the method.
또한 본 발명의 상기 목적은 O2 플라즈마의 유량이 4000 내지 6000sccm이고, 공정 압력이 125 내지 225Pa이고, N2O 플라즈마의 유량이 2500 내지 3500sccm이고, 공정 압력이 110 내지 210Pa이고, 플라즈마 처리 시간이 8 내지 12분 또는 25 내지 35분임을 특징으로 하는 반도체 장치의 제조 방법에 의해서도 달성된다.In addition, the object of the present invention is the flow rate of the O 2 plasma is 4000 to 6000sccm, the process pressure is 125 to 225Pa, the flow rate of the N 2 O plasma is 2500 to 3500sccm, the process pressure is 110 to 210Pa, plasma treatment time is It also achieves by the manufacturing method of a semiconductor device characterized by 8 to 12 minutes or 25 to 35 minutes.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above objects and technical configurations and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
먼저, 도 1은 기판상에 버퍼층 및 비정질 실리콘을 형성한 후의 단면도이다. 도 1에서 보는 바와 같이 유리 또는 플라스틱과 같은 절연 기판(11)상에 산화막, 질화막 또는 이들의 2중막으로 버퍼(buffer)층(12)을 형성하고, 상기 버퍼층 상부에 비정질 실리콘(13)을 형성한다.First, FIG. 1 is a cross-sectional view after forming a buffer layer and amorphous silicon on a substrate. As shown in FIG. 1, a
일반적으로 상기 버퍼층은 하부의 기판상에서 Na 이온 또는 가스 등이 상부의 비정질 실리콘층 속으로 확산하는 것을 방지하기 위해서 형성된다.Generally, the buffer layer is formed on the lower substrate to prevent Na ions or gases from diffusing into the upper amorphous silicon layer.
상기 비정질 실리콘은 CVD 장치로 300 내지 500℃의 온도에서 실란과 같은 소오스(Source) 가스를 이용하여 형성하게 된다. 이때 파티클과 같은 불순물이 비정질 실리콘에 흡착 또는 부착되기도 한다.The amorphous silicon is formed by using a source gas such as silane at a temperature of 300 to 500 ° C. using a CVD apparatus. At this time, impurities such as particles may be adsorbed or attached to amorphous silicon.
다음, 도 2는 비정질 실리콘의 O2 또는 N2O 플라즈마를 이용한 표면처리 공정의 단면도이다. 도에서 보는 바와 같이 비정질 실리콘의 표면으로 O2 또는 N2O 플라즈마를 이용하여 표면처리하는 것을 보여 주고 있다. 이와 같이, 상기 비정질 실리콘 표면을 O2 또는 N2O 플라즈마를 하는 경우에는 비정질 실리콘(13) 상부에 얇게 산화막(14)이 비정질 실리콘층 전면에 걸쳐 균일하게 형성하게 된다. 따라서, 이후 공정에서 진행되는 비정질 실리콘의 결정화에 따라 비정질 실리콘 전체가 균일하게 결정화된다. 이에 따라 제조된 박막트랜지스터와 같은 반도체 장치는 그 특성이 균일하게 된다.Next, FIG. 2 is a cross-sectional view of a surface treatment process using O 2 or N 2 O plasma of amorphous silicon. As shown in the figure, it is shown that the surface of the amorphous silicon surface using O 2 or N 2 O plasma. As described above, when the amorphous silicon surface is subjected to O 2 or N 2 O plasma, the
상기 O2 플라즈마는 RF 파워 밀도가 0.50 내지 0.80W/cm2이고 공정 유량이 4000 내지 6000sccm이고, 공정 압력이 125 내지 225Pa이고, 공정 시간은 8 내지 12분 또는 25 내지 35분으로 진행하고, N2O 플라즈마는 RF 파워 밀도가 0.15 내지 0.35W/cm2이고, 공정 유량이 2500 내지 3500sccm이고, 공정 압력이 110 내지 210Pa이고, 공정 시간은 8 내지 12분 또는 25 내지 35분으로 진행한다.The O 2 plasma has an RF power density of 0.50 to 0.80 W / cm 2 , a process flow rate of 4000 to 6000 sccm, a process pressure of 125 to 225 Pa, a process time of 8 to 12 minutes or 25 to 35 minutes, and N The 2 O plasma has an RF power density of 0.15 to 0.35 W / cm 2 , a process flow rate of 2500 to 3500 sccm, a process pressure of 110 to 210 Pa, and a process time of 8 to 12 minutes or 25 to 35 minutes.
바람직하게 O2 플라즈마는 RF 파워 밀도가 0.67W/cm2이고 공정 유량이 5000sccm이고, 공정 압력이 175Pa이고, 공정 시간은 10분 또는 30분으로 진행하고, N2O 플라즈마는 RF 파워 밀도가 0.24W/cm2이고, 공정 유량이 3000sccm이고, 공정 압력이 160Pa이고, 공정 시간은 10분 또는 30분으로 진행한다.Preferably, the O 2 plasma has an RF power density of 0.67 W / cm 2 , a process flow rate of 5000 sccm, a process pressure of 175 Pa, a process time of 10 minutes or 30 minutes, and the N 2 O plasma has an RF power density of 0.24. W / cm 2 , a process flow rate of 3000 sccm, a process pressure of 160 Pa, and a process time of 10 minutes or 30 minutes.
이어서, 상기 표면처리된 비정질 실리콘층을 열처리 공정, RTA(Rapid Thermal Annealing) 공정, SPC(Solid Phase Crystallization) 공정, ELA(Excimer Laser Crystallization) 공정, MIC(Metal Induced Crystallization) 공정 및 MILC(Metal Induced Lateral Crystallization) 공정 등과 같은 결정화 공정을 이용하여 다결정 또는 단결정 실리콘층을 형성하고, 게이트 절연막, 소오스 및 드레인 을 형성하여 박막트랜지스터를 형성한다.Subsequently, the surface-treated amorphous silicon layer is subjected to a heat treatment process, a rapid thermal annealing (RTA) process, a solid phase crystallization (SPC) process, an excimer laser crystallization (ELA) process, a metal induced crystallization (MIC) process, and a metal induced lateral (MILC) process. A crystallization process such as a crystallization process is used to form a polycrystalline or single crystal silicon layer, and a gate insulating film, a source and a drain are formed to form a thin film transistor.
다음, 도 3a 및 3b는 일 실시 예로 O2 또는 N2O 플라즈마를 이용하여 비정질 실리콘을 표면처리하여 플랫밴드 전압을 측정한 결과를 표시한 그래프를 나타내고 있다. 도 3a 및 도 3b에서 보는 바와 같이 비정질 실리콘을 형성하고 아무런 처리를 하지 않고 플랫밴드 전압을 측정한 결과 약 -3V임을 알 수 있는데 이는 CVD 장치로 비정질 실리콘을 형성했을 때 나타나는 고유한 값이다.Next, FIGS. 3A and 3B illustrate graphs showing the results of measuring flat band voltages by surface treatment of amorphous silicon using O 2 or N 2 O plasma. As shown in FIGS. 3A and 3B, the flat band voltage was measured without forming any silicon, and the result of measuring the flat band voltage was about −3V.
상기에서 상술한 O2 플라즈마로 비정질 실리콘을 표면처리했을 때의 결과 값을 보여주는 도 3a에서 보는 바와 같이 RF 파워 밀도가 0.67W/cm2이고 공정 유량이 5000sccm이고, 공정 압력이 175Pa인 O2 플라즈마를 이용하여 10분 및 30분을 표면처리한 직후의 플랫밴드 전압은 약 -3.5V를 나타내고 표면처리 후 10분간 어닐링했을 때는 -6V, 30분간 어닐링했을 때는 -7V의 플랫밴드 전압이 측정되어졌음을 보여주 고 있다. 즉, CVD로 비정질 실리콘을 형성하고 O2 플라즈마를 이용하여 30분간 표면처리를 실시한 후 어닐링을 실시하게 되면 플랫밴드 전압이 -7V를 낮아져(또는 음의 전압으로 높아져서) 우수한 박막트랜지스터의 특성을 나타낼 수 있게 된다는 것을 보여 주고 있다. And the RF power density is 0.67W / cm 2 and the process flow is 5000sccm as viewed from the amorphous silicon in a O 2 plasma described above in the in Figure 3a shows the result when the processing surface, the O 2 plasma process pressure is 175Pa The flat band voltage immediately after surface treatment for 10 minutes and 30 minutes was about -3.5V, and the flat band voltage of -6V for 10 minutes after surface treatment and -7V for 30 minutes was measured. Is showing. In other words, when amorphous silicon is formed by CVD and subjected to surface treatment using O 2 plasma for 30 minutes, annealing is performed to reduce the flat band voltage to -7V (or to a negative voltage), thereby exhibiting excellent thin film transistor characteristics. It shows that you can.
일반적으로 다른 반도체 분야에는 플랫밴드 전압이 높을 수록(또는 0V에 가까워 질수록) 트랜지스터의 특성이 우수한 특성을 가질 수 있으나 디스플레이 분야에서는 플랫밴드 전압이 낮아야(또는 음의 전압이 높아야) 소자의 계조 표시가 용이해짐으로 O2 플라즈마로 표면 처리할 경우 우수한 박막트랜지스터를 형성할 수 있음을 보여 주고 있다.In general, in other semiconductor fields, the higher the flatband voltage (or closer to 0V), the better the transistor characteristics. In the display field, the lower the flatband voltage (or the higher the negative voltage), the gray scale display of the device. It is shown that it is easy to form an excellent thin film transistor when surface treatment with O 2 plasma.
상기에서 상술한 N2O 플라즈마로 비정질 실리콘을 표면 처리했을 때의 결과 값을 보여주는 그림 3b에서 보는 바와 같이 RF 파워 밀도가 0.24W/cm2이고, 공정 유량이 3000sccm이고, 공정 압력이 160Pa인 N2O 플라즈마를 이용하여 10분간 비정질 실리콘을 표면 처리했을 때, 약 -6.5V의 플랫밴드 전압이 측정됨을 알 수 있고, 30분간 N2O 플라즈마를 이용하여 비정질 실리콘을 표면 처리했을 때, 약 -7.2V의 플랫밴드 전압이 측정되었다. 그러나 어닐링을 한 후에는 10분 또는 30분간 N2O 플라즈마 처리한 두 조건 모두 약 -3V로 모두 높아지는 경향을 보인다. 따라서 N2O 플라즈마로 비정질 실리콘을 표면처리할 경우에는 어닐링 공정은 진행하지 않고 다음 공 정으로 진행하는 것이 더 우수한 박막트랜지스터를 얻을 수 있다.As shown in Fig. 3b, which shows the result of surface treatment of amorphous silicon with N 2 O plasma as described above, N with RF power density of 0.24 W / cm 2 , process flow rate of 3000 sccm, and process pressure of 160 Pa. It can be seen that when the amorphous silicon was surface treated for 10 minutes using 2 O plasma, a flat band voltage of about -6.5 V was measured, and when the amorphous silicon was surface treated using N 2 O plasma for 30 minutes, about- A flatband voltage of 7.2V was measured. However, after annealing, both conditions treated with N 2 O plasma for 10 minutes or 30 minutes tended to increase to about -3V. Therefore, when the amorphous silicon is surface-treated with N 2 O plasma, the thin film transistor can be obtained by proceeding to the next process without the annealing process.
종합해보면 비정질 실리콘을 O2 플라즈마로 표면처리할 때에는 RF 파워 밀도가 0.67W/cm2이고, 공정 유량이 5000sccm이고, 공정 압력이 175Pa으로 30분간 표면 처리한 후 어닐링하고, N2O 플라즈마로 표면처리할 때에는 RF 파워 밀도가 0.24W/cm2이고, 공정 유량이 3000sccm이고, 공정 압력이 160Pa으로 10분간 표면 처리만할 때 가장 좋은 플랫밴드 전압을 나타내는 것을 알 수 있다. In summary, when amorphous silicon is surface-treated with O 2 plasma, the RF power density is 0.67W / cm 2 , the process flow rate is 5000sccm, the process pressure is annealed after annealing for 30 minutes at 175Pa, and the surface is treated with N 2 O plasma. It can be seen that the best flatband voltage is obtained when the RF power density is 0.24 W / cm 2 , the process flow rate is 3000 sccm, and the process pressure is 160 Pa for 10 minutes.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to preferred embodiments as described above, it is not limited to the above-described embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.
따라서, 본 발명의 반도체 장치의 제조 방법은 O2 또는 N2O 플라즈마를 이용하여 표면에 형성된 불순물을 제거하여 실리콘 표면을 깨끗하게 유지할 뿐만 아니라 플랫밴드 전압이 감소하는 전기적 특성을 얻을 수 있는 효과가 있다.Therefore, the method of manufacturing the semiconductor device of the present invention has the effect of removing the impurities formed on the surface by using O 2 or N 2 O plasma to keep the silicon surface clean and to obtain the electrical characteristics of reducing the flat band voltage. .
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040031144A KR100571005B1 (en) | 2004-05-03 | 2004-05-03 | Method for fabrication of semiconductor devcie |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040031144A KR100571005B1 (en) | 2004-05-03 | 2004-05-03 | Method for fabrication of semiconductor devcie |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050105868A KR20050105868A (en) | 2005-11-08 |
| KR100571005B1 true KR100571005B1 (en) | 2006-04-13 |
Family
ID=37282971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040031144A KR100571005B1 (en) | 2004-05-03 | 2004-05-03 | Method for fabrication of semiconductor devcie |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100571005B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200021834A (en) * | 2018-08-21 | 2020-03-02 | 주성엔지니어링(주) | Thin film forming device and thin film forming device using the same |
-
2004
- 2004-05-03 KR KR1020040031144A patent/KR100571005B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050105868A (en) | 2005-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100327086B1 (en) | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal dispaly, and electronic device | |
| US8110453B2 (en) | Low temperature thin film transistor process, device property, and device stability improvement | |
| US9935183B2 (en) | Multilayer passivation or etch stop TFT | |
| KR101451104B1 (en) | Method of manufacturing thin film semiconductor device | |
| KR20180118803A (en) | Methods for depositing a silicon containing layer with argon gas dilution | |
| US9818606B2 (en) | Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture | |
| TWI567828B (en) | Method for manufacturing gate insulating layer | |
| JP4258476B2 (en) | Method for manufacturing thin film semiconductor device | |
| US11699628B2 (en) | Nitrogen-rich silicon nitride films for thin film transistors | |
| WO2011040279A1 (en) | Semiconductor device and method for manufacturing same | |
| US20090200553A1 (en) | High temperature thin film transistor on soda lime glass | |
| US20040175870A1 (en) | Method for manufacturing a thin film transistor | |
| KR100571005B1 (en) | Method for fabrication of semiconductor devcie | |
| JP2004007004A (en) | Semiconductor device | |
| TWI623045B (en) | Thin film transistor, manufacturing method thereof, and semiconductor device having the thin film transistor | |
| JPH0336767A (en) | Manufacture of semiconductor device | |
| CN1314090C (en) | Method for forming polycrystalline silicon layer and method for manufacturing polycrystalline silicon thin film transistor | |
| KR20150000125U (en) | Reduced zinc showerhead | |
| JP2005303265A (en) | Method of forming low temperature poly silicon tft gate oxide film | |
| KR20040036761A (en) | Method of silicon deposition using of hdp-cvd | |
| JP2009111302A (en) | Semiconductor device and its manufacturing method | |
| KR101201316B1 (en) | buffer insulation layer and semiconductor device having the same and method for fabricating of the semiconductor device | |
| JPH01227475A (en) | Amorphous silicon thin-film transistor | |
| JPH0319340A (en) | Manufacture of semiconductor device | |
| JP2005167280A (en) | Semiconductor device, active matrix substrate, and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140401 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 14 |