KR100567088B1 - Component inserting hole processing method from printed circuit board - Google Patents

Abstract

본 발명은 인쇄회로기판의 부품 삽입홀의 가공 방법에 관한 것으로서, 특히 부품삽입홀의 형성이 예정된 동심원상에 다수의 비아홀을 형성하고 형성된 비아홀에 도전성 페이스트를 충진한 후에 일괄적층하고 다수의 비아홀을 관통하는 부품 삽입홀을 드릴링함으로서 추가적인 공정없이 부품 삽입홀이 형성되도록 하는 인쇄회로기판의 부품 삽입홀의 가공 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of processing component insertion holes in a printed circuit board. In particular, a plurality of via holes are formed on a predetermined concentric circle to form a component insertion hole, and after the conductive paste is filled in the formed via holes, they are collectively stacked and penetrate the plurality of via holes. The present invention relates to a method of processing a component insertion hole of a printed circuit board in which a component insertion hole is formed without additional processing by drilling the component insertion hole.

또한, 본 발명에 따르면, 부품 삽입홀의 형성이 예정된 원상에 소정의 도통홀을 구비한 다수의 회로층을 형성하는 제 1 단계; 상기 회로층에 형성된 소정의 도통홀의 층간 접속을 제공하기 위한 소정의 도통홀이 구비된 다수의 절연층을 형성하는 제 2 단계; 및 상기 회로층과 절연층을 교대로 기(旣) 설정된 위치에 배치하여 압착한 후에 상기 소정의 도통홀을 관통하는 부품 삽입홀을 형성하는 제 3 단계는 포함하여 이루어진 것을 특징으로 하는 인쇄회로기판에서의 부품 삽입홀의 가공 방법이 제공된다.In addition, according to the present invention, a first step of forming a plurality of circuit layers having a predetermined through-hole on a circle where a part insertion hole is to be formed; A second step of forming a plurality of insulating layers with predetermined conductive holes for providing interlayer connection of predetermined conductive holes formed in said circuit layer; And a third step of forming the component insertion hole penetrating the predetermined conductive hole after the circuit layer and the insulating layer are alternately arranged at predetermined positions and pressed. There is provided a method of processing a component insertion hole in the present invention.

일괄적층, 부품 삽입홀, 드릴링, 비아홀Batch Lamination, Component Insertion Hole, Drilling, Via Hole

Description

인쇄회로기판에서의 부품 삽입홀의 가공 방법{Component inserting hole processing method from printed circuit board} Component inserting hole processing method from printed circuit board             

도 1a~1c는 종래 기술에 따른 일괄적층 범프공법에서 부품 삽입홀을 가공하는 방법의 제조과정을 나타내는 도면이다. 1A to 1C are views illustrating a manufacturing process of a method of processing a component insertion hole in a batch lamination bump method according to the related art.

도 2a~2d는 종래 기술에 따른 일괄적층 범프공법에서 부품 삽입홀을 가공하는 다른 방법의 제조과정을 나타내는 도면이다. 2A to 2D are views illustrating a manufacturing process of another method of processing a component insertion hole in a batch lamination bump method according to the related art.

도 3a~3c는 종래 기술에 따른 일괄적층 범프공법에서 부품 삽입홀을 가공하는 또 다른 방법의 제조과정을 나타내는 도면이다. 3A to 3C are views illustrating a manufacturing process of another method of processing a component insertion hole in a batch lamination bump method according to the related art.

도 4a~4c는 종래 기술에 따른 일괄적층 범프공법에서 부품 삽입홀을 가공하는 또 다른 방법의 제조과정을 나타내는 도면이다. 4A to 4C are views illustrating a manufacturing process of another method of processing a part insertion hole in a batch lamination method according to the related art.

도5a~도5e는 본 발명의 인쇄회로기판 제조 방법에서 회로층을 제조하는 방법의 일실시예를 나타낸다.5A to 5E illustrate one embodiment of a method of manufacturing a circuit layer in the method of manufacturing a printed circuit board of the present invention.

도 6은 본 발명의 인쇄회로기판 제조 방법에서 동심원상의 다수의 비아홀이 형성된 부분의 평면도이다.6 is a plan view of a portion in which a plurality of concentric via holes are formed in the method of manufacturing a printed circuit board of the present invention.

도7a~도7d는 본 발명의 인쇄회로기판 제조 방법에서 회로층을 제조하는 방법의 다른 실시예를 나타낸다.7A to 7D show another embodiment of a method of manufacturing a circuit layer in the method of manufacturing a printed circuit board of the present invention.

도8a~도8d는 본 발명의 인쇄회로기판 제조 방법에서 회로층을 제조하는 방법의 또다른 실시예를 나타낸다.8A to 8D show another embodiment of a method of manufacturing a circuit layer in the method of manufacturing a printed circuit board of the present invention.

도9a~도9d는 본 발명의 인쇄회로기판 제조 방법에서 절연층을 형성하는 방법의 일실시예를 나타낸다.9A to 9D illustrate an embodiment of a method of forming an insulating layer in the method of manufacturing a printed circuit board of the present invention.

도10a~도10d는 본 발명의 인쇄회로기판 제조 방법에서 절연층을 형성하는 방법의 다른 실시예를 나타낸다.10A to 10D show another embodiment of a method of forming an insulating layer in the method of manufacturing a printed circuit board of the present invention.

도 11는 본 발명의 일실시예에 따른 적층전의 병렬적 다층 인쇄회로기판의 단면도이다.11 is a cross-sectional view of a parallel multilayer printed circuit board before stacking according to an embodiment of the present invention.

도 12는 본 발명의 일실시예에 따른 적층된 병렬적 다층 인쇄회로기판의 단면도이다.12 is a cross-sectional view of a stacked parallel multilayer printed circuit board according to an embodiment of the present invention.

도 13는 본 발명의 일실시에에 따른 부품 삽입홀을 가공된 병렬적 다층 인쇄회로기판의 단면도이다.13 is a cross-sectional view of a parallel multilayer printed circuit board processed by inserting a component according to an exemplary embodiment of the present invention.

도 14는 본 발명의 일실시예에 따른 부품 삽입홀이 형성된 부분의 평면도이다.14 is a plan view of a part formed with a part insertion hole according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

501, 701, 801 : 동박적층판 502, 702, 802 : 동박501, 701, 801: Copper foil laminated plate 502, 702, 802: Copper foil

503, 703, 803 : 절연층 504, 704, 804 : 비아홀503, 703, 803: Insulation layer 504, 704, 804: Via hole

505, 705 : 도전층 506, 805 : 페이스트505, 705: conductive layers 506, 805: paste

901, 1001 : 절연재 902, 1002 : 이형 필름901, 1001: insulation material 902, 1002: release film

903, 1003 : 프리플렉 904, 1005 : 관통홀903, 1003: preplex 904, 1005: through hole

905, 1006 : 페이스트 1201 : 부품 삽입홀905, 1006: paste 1201: part insertion hole

본 발명은 인쇄회로기판에서의 부품 삽입홀의 가공 방법에 관한 것으로서, 특히 부품 삽입홀의 형성이 예정된 동심원상에 다수의 비아홀을 형성하고 형성된 비아홀에 도전성 페이스트를 충진한 후에 일괄적층하고 다수의 비아홀을 관통하는 부품 삽입홀을 드릴링함으로서 추가적인 공정없이 부품 삽입홀이 형성되도록 하는 인쇄회로기판에서의 부품 삽입홀의 가공 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for processing component insertion holes in a printed circuit board, and in particular, a plurality of via holes are formed on a concentric circle where a part insertion hole is to be formed, and after the conductive paste is filled in the formed via holes, they are collectively laminated and penetrated through the plurality of via holes. The present invention relates to a method of processing a component insertion hole in a printed circuit board in which a component insertion hole is formed without additional processing by drilling the component insertion hole.

전자제품이 소형화, 박형화, 고밀도화, 팩키지(package)화 및 개인휴대화로 경박 단소화되는 추세에 따라 다층 인쇄회로기판 역시 미세패턴(fine pattern)화, 소형화 및 팩키지화가 동시에 진행되고 있다. As electronic products are miniaturized in size, thickness, density, package, and personal portability, multilayer printed circuit boards are also undergoing fine patterns, miniaturization, and packaging simultaneously.

이에 다층 인쇄회로기판의 미세패턴 형성, 신뢰성 및 설계밀도를 높이기 위해 원자재의 변경과 함께 회로의 층구성을 복합화하는 구조로 변화하는 추세이고, 부품 역시 DIP(Dual In-Line Package) 타입에서 SMT(Surface Mount Technology) 타입으로 변경되면서 그 실장밀도 역시 높아지고 있는 추세이다. Accordingly, in order to increase the micropattern formation, reliability, and design density of multilayer printed circuit boards, there is a tendency to change the structure of the multilayer structure of the circuit together with the change of raw materials, and the parts are also SMT (Dual In-Line Package) type. As the surface mount technology type is changed, the mounting density is also increasing.

또한 전자기기의 휴대화와 더불어 고기능화, 인터넷, 동영상, 고용량의 데이 터 송수신 등으로 인쇄회로기판의 설계가 복잡해지고 고난이도의 기술을 요하게 된다.In addition to the portableization of electronic devices, the design of printed circuit boards is complicated and high-tech technologies are required due to the high functionalization, the Internet, video, and transmission and reception of high-capacity data.

인쇄회로기판에는 절연기판의 한쪽 면에만 배선을 형성한 단면 PCB, 양쪽 면에 배선을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층 인쇄회로기판;Multi Layered Board)가 있다. The printed circuit board includes a single-sided PCB in which wiring is formed only on one side of the insulated substrate, a double-sided PCB in which wiring is formed on both sides, and an MLB (Multi Layered Board) that is wired in multiple layers.

과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 PCB를 사용하였으나, 최근에는 회로의 복잡도 증가하고 고밀도 및 소형화 회로에 대한 요구가 증가하여 대부분 양면 PCB 또는 MLB를 사용하는 것이 일반적이다. 본 발명은 이들 중 MLB의 제조 방법에 관한 것이다.In the past, single-sided PCBs were used because of simple components and simple circuit patterns. However, in recent years, due to increased complexity of circuits and increased demand for high-density and miniaturized circuits, it is common to use double-sided PCBs or MLBs. The present invention relates to a process for producing MLB among them.

MLB는 배선 영역을 확대하기 위해 배선이 가능한 층을 추가로 형성한 것이다. 구체적으로, MLB는 내층과 외층으로 구분되며 내층의 재료로서 박판코어(Thin Core; T/C)를 사용하고, 외층과 내층을 프리플렉으로 접착한 구조의 4층 MLB(내층 2층, 외층 2층)가 기본이다. 즉, 다층 인쇄회로기판은 최소 4층 이상이다. 회로의 복잡도 증가에 따라 6층,8층,10층 이상으로 구성되기도 한다. The MLB is an additional wiring layer formed to enlarge the wiring area. Specifically, MLB is divided into an inner layer and an outer layer, and a four-layer MLB (two inner layers and two outer layers) having a thin core (T / C) as a material of the inner layer and pre-gluing the outer layer and the inner layer with a preplex. Floor). That is, the multilayer printed circuit board has at least four layers. As the complexity of the circuit increases, it may be composed of six, eight, and ten or more layers.

내층에는 전원회로, 접지회로, 신호회로 등을 형성하며, 내층과 외층간 또는 외층 사이에는 프리플렉을 끼워 넣어 절연과 접착을 행한다. 이때, 각 층의 배선은 비아홀(도통홀)을 이용하여 연결한다.A power circuit, a ground circuit, a signal circuit, and the like are formed in the inner layer, and a preplex is sandwiched between the inner layer and the outer layer or between the outer layers to insulate and bond. At this time, the wiring of each layer is connected using a via hole (conducting hole).

MLB는 배선밀도를 획기적으로 늘릴 수 있다는 큰 장점이 있으나, 그 만큼 제조 공정이 복잡하게 되는 어려움이 있다. 특히 내층은 종래의 빌드업 방식에 따른 경우 공정이 완료되면 변형이 불가능하므로 내층에 오류가 있는 경우 완성된 모든 제품이 불량으로 되어 버린다. 이러한 오류를 미연에 방지하기 위해 많은 검사장치가 개발되어 사용되고 있다.MLB has a great advantage that it can significantly increase the wiring density, but there is a difficulty that the manufacturing process is complicated. In particular, since the inner layer is not deformable when the process is completed according to the conventional build-up method, if there is an error in the inner layer, all the finished products become defective. Many inspection devices have been developed and used to prevent such errors in advance.

MLB의 제조공정은 내층재를 재단하고, 가이드 홀을 가공하며, 배선패턴을 형성하고, 외층재를 재단하여 적층하며 그 후에 과정은 양면 PCB의 제조 공정과 동일하다.The manufacturing process of the MLB is to cut the inner layer material, to process the guide hole, to form a wiring pattern, to cut the outer layer material to be laminated and then the process is the same as the manufacturing process of the double-sided PCB.

따라서, MLB의 제조공정에 있어서도 솔더레지스트 및 심벌마크의 인쇄가 완료된 기판에 대하여 외형 및 부품삽입용 홀을 가공한다.Therefore, also in the manufacturing process of MLB, the external shape and the part insertion hole are processed about the board | substrate which printed the soldering resist and the symbol mark.

도 1a~1c는 종래 기술에 따른 일괄적층 범프공법에서 부품 삽입홀을 가공하는 방법의 제조과정을 나타내는 도면이다. 1A to 1C are views illustrating a manufacturing process of a method of processing a component insertion hole in a batch lamination bump method according to the related art.

도면을 참조하면, 코어재(101)에 드릴을 하여 홀(Hole)(102)을 가공하고 가공된 홀에 동도금이나 도전성 페이스트(Paste)를 사용하여 층간을 도통시킨다.Referring to the drawings, the core 102 is drilled to process the holes 102, and the interlayers are made conductive by using copper plating or conductive paste in the processed holes.

다음에, 이렇게 층간 도통이 된 코어(Core)재(101)의 동박(Copper)층에 회로형성을 하고, 회로형성이 된 코어(Core)재에 각 층간 도통을 시키기 위한 동범프(Copper Bump)(103)를 형성한다.Next, a circuit is formed in the copper layer of the core material 101 which has been subjected to the interlayer conduction, and a copper bump for conducting the interlayer conduction to the core material which has been formed in the circuit. 103 is formed.

이 때의 동범프(Copper Bump)(103)는 동도금을 통해서 범프(Bump)를 형성시키며, 동범프(Copper Bump)(103)가 형성된 코어(Core)재(101)에 절연재층(104)을 형성시킨다.At this time, the copper bumps 103 form bumps through copper plating, and the insulating material layer 104 is formed on the core material 101 on which the copper bumps 103 are formed. To form.

이때 절연재층(104)을 형성하는 방법으로는, 1)프리플레그(Prepreg)나 RCC(Resin Coated Copper Foil)와 같이 시트타입(Sheet Type)의 경우는 범프(Bump) 위에 절연층을 얹고 피어싱(Piercing)하여 범프(Bump)가 돌출되도록하고 동박을 얹 어서 가열가압(Press)를 하여 절연층을 형성하거나, 2)액상 절연수지의 경우는 범프(Bump)가 형성된 코어재에 롤(Roll), 스프레이(Spray), 커틴커터(Curtain Coater)를 이용하여 절연층을 형성하거나, 3) 필름 타입(Film Type)의 절연수지는 필름(Film)을 진공 라미네이션하여 절연층 형성한다.In this case, as the method of forming the insulating material 104, 1) in the case of sheet type, such as prepreg or resin coated copper foil (RCC), an insulating layer is placed on a bump and pierced ( Piercing to bump and protrude the copper foil to press the heating to form an insulating layer, or 2) in the case of liquid insulating resin, rolls on the core material where the bumps are formed. 3) Insulating layer is formed by spraying or curtain coater, or 3) Film type insulating resin is formed by vacuum laminating film.

다음에, 절연층(104)이 형성된 기판에 기계 드릴(Mechanical Drill)을 이용하여 부품 삽입홀(105)을 가공한다. 이렇게 가공된 부품삽입홀(105)을 도통시키기 위하여 무전해-전해동도금을 행하여 층간 도통을 시키고, 층간 도통을 한 후 최외층의 회로(106)를 형성한다.Next, the component insertion hole 105 is processed in the board | substrate with which the insulating layer 104 was formed using a mechanical drill. In order to conduct the processed component insertion hole 105, electroless-electrolytic copper plating is performed to perform interlayer conduction, and after the interlayer conduction, the circuit 106 of the outermost layer is formed.

도 2a~2d는 종래 기술에 따른 일괄적층 범프공법에서 부품 삽입홀을 가공하는 다른 방법의 제조과정을 나타내는 도면이다. 2A to 2D are views illustrating a manufacturing process of another method of processing a component insertion hole in a batch lamination bump method according to the related art.

도면을 참조하면, 코어(Core)재(201)에 드릴을 하여 홀(Hole)(202)을 가공하고 가공된 홀(202)에 동도금이나 도전성 페이스트(Paste)를 사용하여 층간을 도통시킨다.Referring to the drawings, the core material 201 is drilled to process the hole 202, and the interlayer is conducted to the processed hole 202 by using copper plating or conductive paste.

이렇게 층간 도통이 된 코어(Core)재(201)의 동박(Copper)층에 회로를 형성하고, 3층 동박호일(3 Layer Copper Foil)(203)에 층간 도통을 하기 위한 범프(Bump)(204)를 에칭공법으로 형성 한다.A bump is formed to form a circuit in a copper foil layer of the core material 201 that has become an interlayer conduction, and to conduct interlayer conduction to a three layer copper foil 203. ) Is formed by the etching method.

범프(Bump)(204)가 형성된 동박호일(Copper Foil)(203)에 절연층(205)을 피어싱(piercing)하고, 이렇게 피어싱(Piercing)이 된 동박호일(Copper Foil)(203)을 회로가 형성된 코어(Core)재(201)에 가열가압 프레스(Press)를 하여 절연층을 형성한다.The insulation layer 205 is pierced by the copper foil 203 on which the bump 204 is formed, and the copper foil 203 thus pierced is circulated. The insulating layer is formed by performing a hot pressing on the formed core material 201.

절연층이 형성된 기판에 기계 드릴(Mechanical Drill)을 이용하여 부품 삽입홀(207)을 가공하며, 이렇게 가공된 부품삽입홀(207)을 도통시키기 위하여 무전해-전해동도금을 행하여 층간 도통을 시키고, 층간 도통을 한 후 최외층의 회로(206)를 형성한다.The part insertion hole 207 is processed by using a mechanical drill on the substrate on which the insulating layer is formed, and the interlayer conduction is performed by electroless-electrolytic copper plating to conduct the processed part insertion hole 207. After the interlayer conduction, the circuit 206 of the outermost layer is formed.

도 3a~3c는 종래 기술에 따른 일괄적층 범프공법에서 부품 삽입홀을 가공하는 또 다른 방법의 제조과정을 나타내는 도면이다. 3A to 3C are views illustrating a manufacturing process of another method of processing a component insertion hole in a batch lamination bump method according to the related art.

도면을 참조하면, 코어(Core)재(303)에 드릴을 하여 홀(Hole)(304)을 가공하고 가공된 홀에 동도금이나 도전성 페이스트(Paste)를 사용하여 층간을 도통시킨다.Referring to the drawings, a hole 304 is processed by drilling a core material 303, and the interlayer is conducted by using copper plating or a conductive paste in the processed hole.

이렇게 층간 도통이 된 코어(Core)재(303)의 동박(Copper)층에 회로를 형성하며, 절연재(301)에 드릴을 하여 홀(Hole)(302)을 가공하고 가공된 홀(302)에 도전성 페이스트(Paste)를 사용하여 층간을 도통시킨다.Thus, a circuit is formed in a copper layer of the core material 303 which has become an interlayer conduction, and a hole 302 is processed by drilling an insulating material 301 into a processed hole 302. A conductive paste is used to conduct the interlayers.

이렇게 형성된 코어(Core)재(303)와 절연재(301)를 가열가압 프레스를 이용하여 일괄적층하며, 절연층이 형성된 기판에 기계 드릴을 이용하여 부품 삽입홀(305)을 가공하며, 이렇게 가공된 부품삽입홀(305)을 도통시키기 위하여 무전해-전해동도금을 행하여 층간 도통을 시키고, 층간 도통을 한 후 최외층의 회로(305)를 형성한다.The core material 303 and the insulating material 301 formed as described above are collectively laminated using a heating and pressing press, and the component insertion hole 305 is processed by using a mechanical drill on the substrate on which the insulating layer is formed. In order to conduct the component insertion hole 305, electroless-electrolytic copper plating is performed to perform interlayer conduction, and after interlayer conduction, an outermost layer circuit 305 is formed.

도 4a~4c는 종래 기술에 따른 일괄적층 범프공법에서 부품 삽입홀을 가공하는 또 다른 방법의 제조과정을 나타내는 도면이다. 4A to 4C are views illustrating a manufacturing process of another method of processing a part insertion hole in a batch lamination method according to the related art.

도면을 참조하면, 코어(Core)재(403)에 드릴을 하여 홀(Hole)(404)을 가공하 고 가공된 홀(404)에 도전성 페이스트(Paste)를 사용하여 층간을 도통시킨다.Referring to the drawing, the core material 403 is drilled to process the hole 404 and the processed hole 404 is electrically conductive to the interlayer using a conductive paste.

이때 부품삽입홀(404a)의 경우도 도전성 페이스트(Paste)를 충진하여 미리 층간 도통을 시키며, 이렇게 층간 도통이 된 코어(Core)재(403)의 동박(Copper)층에 회로를 형성한다.In this case, the component insertion hole 404a is also filled with a conductive paste to conduct interlayer conduction in advance, and a circuit is formed in a copper layer of the core material 403 which has become interlayer conduction.

절연재(401)에 드릴을 하여 홀(Hole)(402)을 가공하고 가공된 홀(402)에 도전성 페이스트(Paste)를 사용하여 층간을 도통시키며, 이때 부품삽입홀(402a)의 경우도 도전성 페이스트(Paste)를 충진하여 미리 층간 도통을 시킨다.The hole 402 is processed by drilling the insulating material 401, and the conductive holes are used to conduct the interlayer using the conductive paste. In this case, the conductive paste also has a conductive paste. Fill (Paste) to conduct interlayer conduction in advance.

이렇게 형성된 코어(Core)재(403)와 절연재(401)를 가열가압 프레스를 이용하여 일괄적층하고, 절연층(401)이 형성된 기판에 기계 드릴(Mechanical Drill)을 이용하여 부품 삽입홀(405)을 가공한 후에, 층간 도통을 한 후 최외층의 회로를 형성한다.The core material 403 and the insulating material 401 formed as described above are collectively laminated using a heating and pressing press, and a component insertion hole 405 is formed on the substrate on which the insulating layer 401 is formed by using a mechanical drill. After processing, after the interlayer conduction, the circuit of the outermost layer is formed.

한편, 상기와 같은 종래 기술에 따르면, 층간 도통홀은 순순히 층간의 회로를 도통하기 위한 홀과 부품 삽입홀로 나누어지는데, 부품 삽입홀(Φ1.0 이상)의 경우는 일반적으로 층간 도통홀(Φ0.1~0.3mm)보다 사이즈가 월등히 크다. On the other hand, according to the prior art as described above, the interlayer conduction hole is divided into a hole and a component insertion hole for conducting the circuit between the layers in order. In the case of a component insertion hole (Φ 1.0 or more), the interlayer conduction hole (Φ0. 1 ~ 0.3mm), the size is much larger.

이러한 사이즈의 홀(Hole)에 도전성 페이스트(Paste)를 함께 채우는 것은 어려움이 상당히 따른다. 또한 미충진이 되어 일괄적층후 도통이 문제점을 나타낼 수 있다.Filling a conductive paste together in a hole of this size is quite difficult. In addition, conduction after batch lamination may indicate a problem because it is not filled.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해서 안출된 것으로서, 각층에 드릴을 사용하여 부품 삽입홀의 원주상에 위치하는 다수의 홀을 형성한 후에 형성된 다수의 홀에 도전성 페이스트를 충진하여 일괄적층후 드릴로 부품삽입홀을 형성함으로 층간에 도통을 제공하는 인쇄회로기판에서의 부품삽입홀 가공 방법을 제공하는 것을 그 목적으로 한다.
Accordingly, the present invention has been made in order to solve the above problems, and by stacking a plurality of holes formed after forming a plurality of holes located on the circumference of the component insertion hole by using a drill in each layer by filling a conductive paste in a plurality of holes It is an object of the present invention to provide a method for processing a part insertion hole in a printed circuit board which provides conduction between layers by forming a part insertion hole with a post-drill.

상기와 같은 목적을 달성하기 위한 본 발명은 부품 삽입홀의 형성이 예정된 원상에 소정의 도통홀을 구비한 다수의 회로층을 형성하는 제 1 단계; 상기 회로층에 형성된 소정의 도통홀의 층간 접속을 제공하기 위한 소정의 도통홀이 구비된 다수의 절연층을 형성하는 제 2 단계; 및 상기 회로층과 절연층을 교대로 기(旣) 설정된 위치에 배치하여 압착한 후에 상기 소정의 도통홀을 관통하는 부품 삽입홀을 형성하는 제 3 단계를 포함하여 이루어진 것을 특징으로 한다.The present invention for achieving the above object is a first step of forming a plurality of circuit layers having a predetermined through-hole on a circle where a part insertion hole is to be formed; A second step of forming a plurality of insulating layers with predetermined conductive holes for providing interlayer connection of predetermined conductive holes formed in said circuit layer; And a third step of forming the component insertion hole penetrating the predetermined through hole after the circuit layer and the insulating layer are alternately arranged at predetermined positions and pressed.

이제, 도 5a 이하의 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.Now, a preferred embodiment of the present invention will be described in detail with reference to the drawings of FIG. 5A.

도5a 내지 도5e는 본 발명의 인쇄회로기판 제조 방법에서, 회로층을 제조하는 일실시예를 나타낸다.5A to 5E illustrate an embodiment of manufacturing a circuit layer in the method of manufacturing a printed circuit board of the present invention.

도5a에는 통상적인 동박적층판(501)이 도시되어 있으며, 절연층(503)의 양쪽에 동박(502)이 입혀져 있다.A typical copper foil laminated plate 501 is shown in FIG. 5A, and copper foil 502 is coated on both sides of the insulating layer 503.

도5b에 도시된 바와 같이, 동박적층판(501)에 비아홀(504)을 드릴링 가공한다. 이때, 도 6에 도시된 바와 같이 부품삽입홀을 형성하게 되는 원주상에 다수의 비아홀(504a~504j)을 가공하며 일예로 본 발명에서는 부품삽입홀의 사이즈에 따라 비아홀의 개수가 달라진다. 이때 비아홀은 100마이크로미터의 간격으로 가공하는 것으로 한다.As shown in FIG. 5B, the via hole 504 is drilled into the copper clad laminate 501. In this case, as shown in FIG. 6, a plurality of via holes 504a to 504j are processed on the circumference to form the part insertion hole. For example, in the present invention, the number of the via holes varies according to the size of the part insertion hole. At this time, the via hole is to be processed at intervals of 100 micrometers.

그리고 나서, 도5c에 도시된 바와 같이, 무전해 동도금 및 전해 동도금을 행하여, 도전층(505)을 형성한다.Then, as shown in FIG. 5C, electroless copper plating and electrolytic copper plating are performed to form a conductive layer 505. FIG.

그리고, 도5d에 도시된 바와 같이, 비아홀 보호를 위해 비아홀을 페이스트(506)로 메움 처리(plugging)한다. 페이스트로는 절연성의 잉크 재질을 사용할 수도 있고, 도전성 페이스트를 사용할 수 있다. 또한, 이 메움 처리 과정은 다층 인쇄회로기판의 제조 목적에 따라 생략될 수 있다.5D, the via holes are plugged with paste 506 to protect the via holes. An insulating ink material can also be used as a paste, and an electrically conductive paste can be used. In addition, this filling process may be omitted depending on the purpose of manufacturing the multilayer printed circuit board.

그리고 나서, 도5e에 도시된 바와 같이, 에칭 등의 공지된 회로 패턴 형성 방법에 의해 회로 패턴(507)을 형성한다.Then, as shown in Fig. 5E, the circuit pattern 507 is formed by a known circuit pattern forming method such as etching.

이와 같이 가공된 회로층은 본 발명에 따른 도11의 회로층(1100a,1100b,1100c) 중 하나로 사용될 수 있으며, 본 발명에 따른 제조 방법에서 회로층의 회로 패턴은 절연층과의 결합을 고려하여 그 정확한 위치 및 치수가 미리 설계되어야 한다.The circuit layer processed as described above may be used as one of the circuit layers 1100a, 1100b, and 1100c of FIG. 11 according to the present invention. In the manufacturing method according to the present invention, the circuit pattern of the circuit layer may be combined with an insulating layer. Its exact position and dimensions must be designed beforehand.

또한, 제조하고자 하는 다층 인쇄회로기판의 층수에 따라 그 수가 결정된다. 예컨대, 4층 인쇄회로기판에서는 2개의 회로층이 필요하게 되며, 6층 인쇄회로기판에서는 3개, 8층에서는 4개의 회로층이 필요하다.In addition, the number is determined depending on the number of layers of the multilayer printed circuit board to be manufactured. For example, two circuit layers are required in a four-layer printed circuit board, and three circuit layers are required in a six-layer printed circuit board and four circuit layers in an eight-layer printed circuit board.

도7a 내지 도7d는 본 발명의 인쇄회로기판 제조 방법에서, 회로층을 제조하는 방법의 다른 실시예를 나타낸다.7A to 7D show another embodiment of a method of manufacturing a circuit layer in the method of manufacturing a printed circuit board of the present invention.

도7a에는 통상적인 동박적층판(701)이 도시되어 있고, 절연층(703)의 양쪽에 동박(702)이 입혀져 있다.A typical copper foil laminated plate 701 is shown in FIG. 7A, and copper foil 702 is coated on both sides of the insulating layer 703.

전술한 바와 같이 동박적층판에는 여러 가지 종류가 있으나, 이 실시예에서는, 그 중에서도 동박의 두께가 3-9㎛ 정도로 얇은 것을 사용한다. 레이저 드릴링 또는 미세홀 기계 가공에 의해 직경이 상대적으로 작은 미세 관통홀을 가공하기 위해서이다. 즉, 미세 관통홀을 가공하여야 하기 때문에 동박의 두께가 얇아야 한다.As mentioned above, although there are many kinds of copper foil laminated sheets, the thickness of copper foil is thin as a 3-9 micrometer among these examples. To machine fine through holes with relatively small diameters by laser drilling or micro hole machining. That is, the thickness of the copper foil should be thin because the micro through hole must be processed.

도7b에서, 동박적층판에 미세 관통홀(704)을 가공한다. 관통홀은 YAG 또는 CO₂레이저를 사용하여 직경을 50-100㎛ 정도로 가공한다. 통상적인 다층 인쇄회로기판에서 비아홀의 직경은 200-300㎛이나, 이와 같이 관통홀의 직경을 작게하면 페이스트의 플러깅 처리 과정을 생략할 수 있다. 이때, 도 6에 도시된 바와 같이 부품삽입홀을 형성하게 되는 원주상에 다수의 비아홀(704a~704j)을 가공하며 일예로 본 발명에서는 비아홀은 100마이크로미터의 간격으로 가공하는 것으로 한다. In Fig. 7B, a fine through hole 704 is processed in the copper clad laminate. Through-holes are processed to a diameter of 50-100 μm using a YAG or CO ₂ laser. In a conventional multilayer printed circuit board, the via hole has a diameter of 200-300 μm, but if the diameter of the through hole is reduced, the plugging process of the paste may be omitted. At this time, as shown in Figure 6 to process a plurality of via holes (704a ~ 704j) on the circumference to form a part insertion hole, in the present invention, via holes are to be processed at intervals of 100 micrometers.

도7c에서, 관통홀이 가공된 동박적층판에 무전해 도금 및 전해 도금에 의해 기판의 상면, 하면 및 관통홀의 내벽을 도금한다. 도7c에 도시된 바와 같이, 기판의 상면 및 하면에는 도금층(705)이 형성되고, 미세 관통홀은 도금에 의해 매립된다.In Fig. 7C, the upper surface, the lower surface of the substrate and the inner wall of the through hole are plated by electroless plating and electrolytic plating on the copper-clad laminated plate processed with the through-holes. As shown in Fig. 7C, plating layers 705 are formed on the upper and lower surfaces of the substrate, and the fine through holes are buried by plating.

종래에는 관통홀을 가공할 때, 비아홀의 플러깅이 요구되는 경우에, 도5a 내지 도5e에 도시된 방식과 같이, 무전해 도금 및 전해 도금으로 내벽을 도금한 후에 절연성 잉크 등으로 나머지 공간을 충진하는 방식을 사용하였으나, 여기서는 처음부터 비아홀을 직경이 작게 가공하고 전기 도금에 의해 관통홀 자체를 매립하게 된다.Conventionally, when processing through holes, when plugging via holes is required, the inner spaces are plated by electroless plating and electroplating, and the remaining space is filled with insulating ink, as shown in FIGS. 5A to 5E. In this case, the via hole is processed to have a small diameter from the beginning, and the through hole itself is embedded by electroplating.

따라서, 본 발명에 따른 이 실시예에서는 인쇄회로기판의 제조 목적에 따라 플러깅 처리가 요구되는 경우에도 페이스트의 플러깅 처리를 생략할 수 있다.Therefore, in this embodiment according to the present invention, the plugging process of the paste can be omitted even when the plugging process is required according to the manufacturing purpose of the printed circuit board.

도7d에서, 에칭 등의 회로 패턴 형성 방법을 사용하여 회로 패턴을 형성한다. 이렇게 형성된 회로층은 본 발명에 따른 병렬적 제조 방법에서 도11의 회로층(1100a,1100b,1100c)으로 사용될 수 있다.In Fig. 7D, a circuit pattern is formed using a circuit pattern forming method such as etching. The circuit layer thus formed may be used as the circuit layers 1100a, 1100b, and 1100c of FIG. 11 in the parallel manufacturing method according to the present invention.

도8a 내지 도8d는 본 발명의 인쇄회로기판 제조 방법에서 회로층을 제조하는 방법의 또다른 실시예를 나타낸다.8A to 8D show another embodiment of a method of manufacturing a circuit layer in the method of manufacturing a printed circuit board of the present invention.

도8a에는 통상적인 동박적층판(801)이 도시되어 있고, 절연층(803)의 양쪽에 동박(802)이 입혀져 있다.8A shows a typical copper clad laminate 801, and copper foil 802 is coated on both sides of the insulating layer 803.

여기에, 마찬가지로 도8b에 도시된 바와 같이, 드릴링에 의해 비아홀(804)을 가공한다. 이때, 도 6에 도시된 바와 같이 부품삽입홀을 형성하게 되는 원주상에 다수의 비아홀(804a~804j)을 가공하며 일예로 본 발명에서는 비아홀은 100마이크로미터의 간격으로 가공하는 것으로 한다. Here, as shown in Fig. 8B, the via hole 804 is processed by drilling. At this time, as shown in Figure 6 to process a plurality of via holes (804a ~ 804j) on the circumference to form a part insertion hole, in the present invention, via holes are to be processed at intervals of 100 micrometers.

그리고 나서, 도8c에 도시된 바와 같이, 비아홀(804, 804a~804j)을 도전성 페이스트(805)로 충진한다.Then, as shown in FIG. 8C, the via holes 804 and 804a to 804j are filled with the conductive paste 805.

그리고 나서, 도8d에 도시된 바와 같이, 에칭 등 기타 회로 패턴 형성 방법에 의해 회로 패턴을 형성한다. 이와 같이, 이 실시예에서는 회로층 형성 방법에 서는 도금 공정이 없다.Then, as shown in Fig. 8D, the circuit pattern is formed by other circuit pattern forming methods such as etching. Thus, in this embodiment, there is no plating process in the circuit layer forming method.

마찬가지로, 이와 같이 형성된 회로층은 본 발명에 따른 도11의 회로층(1100a,1100b,1100c) 중 하나로 사용될 수 있다.Similarly, the circuit layer thus formed may be used as one of the circuit layers 1100a, 1100b, and 1100c of FIG. 11 according to the present invention.

도5a 내지 도5e, 도7a 내지 도7d 및 도8a 내지 도8d를 참조하여 설명된 방법에 의해 완성된 각각의 회로층들에 AOI 등의 회로 검사, 적층을 위한 표면 처리 등의 후처리를 실시한다.Each of the circuit layers completed by the method described with reference to FIGS. 5A to 5E, 7A to 7D, and 8A to 8D is subjected to post-treatment such as circuit inspection of AOI, surface treatment for lamination, and the like. do.

이하 본 발명에 따른 병렬적 다층 인쇄회로기판 제조 방법에서, 인쇄회로기판을 구성하는 층 중 절연층의 제조 방법을 설명한다.Hereinafter, in the method of manufacturing a parallel multilayer printed circuit board according to the present invention, a method of manufacturing an insulating layer among the layers constituting the printed circuit board will be described.

도9a 내지 도9d는 본 발명에 따른 인쇄회로기판에서 절연층을 형성하는 방법의 일실시예를 나타낸다.9A-9D illustrate one embodiment of a method of forming an insulating layer in a printed circuit board according to the present invention.

도9a에는 프리플렉(903)의 양면에 이형 필름(902)이 부착된 평판형 절연재(901)가 도시되어 있다. 프리플렉의 두께는 제품의 사양에 따라 선택적으로 사용할 수 있으며, 이형 필름의 두께는 20-30㎛로 프리플렉 제작 당시에 이미 부착되어 있는 것을 사용할 수도 있고 경우에 따라서는 이형 필름을 접착하여도 된다.9A shows a flat insulating material 901 having a release film 902 attached to both sides of a preplex 903. The thickness of the prepreg can be selectively used according to the specification of the product. The thickness of the release film is 20-30 μm, and may be one already attached at the time of prepreg fabrication, and in some cases, the release film may be adhered.

도9b에서, 평판형 절연재(901)에 드릴링에 의해 관통홀(904)을 가공한다. 이때 관통홀은 바람직하게는 기계적 드릴링을 사용한다. 관통홀의 직경은 회로층과의 접속을 고려하여 회로층의 비아홀의 직경보다 약간 크게 가공하는 것이 바람직하다. 전술한 회로층 가공 방법 중 도7a 내지 도7d를 참조하여 설명된 미세 관통홀을 도금에 의해 매립시키는 방법으로 제조된 회로층과 접속될 절연층의 비아홀은 직경 약 100㎛정도로 가공한다. 이때, 도 6에 도시된 바와 같이 부품삽입홀을 형성하게 되는 원주상에 다수의 관통홀(904a~904j)을 가공하며 일예로 본 발명에서는 관통홀은 100마이크로미터의 간격으로 가공하는 것으로 한다. In Fig. 9B, the through hole 904 is processed by drilling into the flat insulating material 901. Figs. At this time, the through hole preferably uses mechanical drilling. The diameter of the through hole is preferably processed slightly larger than the diameter of the via hole of the circuit layer in consideration of the connection with the circuit layer. The via-holes of the insulating layer to be connected with the circuit layer manufactured by the method of embedding the fine through-holes described with reference to FIGS. 7A to 7D by plating among the above-described circuit layer processing are processed to about 100 탆 in diameter. At this time, as shown in Figure 6 to process a plurality of through holes (904a ~ 904j) on the circumference to form a part insertion hole, in the present invention, the through holes are to be processed at intervals of 100 micrometers.

도9c에서, 관통홀(904, 904a~904j)을 페이스트(905)로 충진하고, 도9d에서, 이형 필름(902)을 제거한다.In Fig. 9C, the through holes 904 and 904a to 904j are filled with the paste 905, and in Fig. 9D, the release film 902 is removed.

마찬가지로, 이렇게 형성된 절연층(906)은 본 발명에 따른 병렬적 인쇄회로기판의 제조 방법에서, 도11의 절연층(1110a, 1110b) 중 하나로 사용될 수 있다.Likewise, the insulating layer 906 thus formed may be used as one of the insulating layers 1110a and 1110b of FIG. 11 in the method of manufacturing a parallel printed circuit board according to the present invention.

도10a 내지 도10d는 본 발명에 따른 병렬적 다층 인쇄회로기판에서, 절연층을 형성하는 방법의 또다른 실시예로서, 본 발명에 따른 절연층 형성 방법을 나타낸다.10A to 10D illustrate another method of forming an insulating layer in a parallel multilayer printed circuit board according to the present invention.

이 실시예가 도10a 내지 도10d에 도시된 방법과 다른 점은 절연층이 단층이 아니고, 완전 경화된 상태(c-stage)의 열경화성 수지의 양면에 반경화 상태(b-stage)의 열경화성 수지를 적층한 것이라는 점이다.This embodiment differs from the method shown in Figs. 10A to 10D in that the insulating layer is not a single layer, and a semi-cured thermosetting resin is applied to both surfaces of the c-stage thermosetting resin. It is laminated.

도10a에는 이 실시예에 따른 평판형 절연재(1001)가 도시되어 있다. 완전 경화 상태의 수지(1004)의 양측에 반 경화 상태의 수지(1003)가 적층되어 있고, 그 위에 이형 필름(1002)이 입혀져 있다.10A shows a flat insulating material 1001 according to this embodiment. The semi-hardened resin 1003 is laminated | stacked on both sides of the resin 1004 of a fully hardened state, and the release film 1002 is coated on it.

다층 인쇄회로기판에서 유전체인 수지로 구성되는 절연층은 회로층에 비해 큰 임피던스를 갖게 되고, 이 임피던스는 회로 동작에 영향을 미치게 된다. 이러한 절연층의 임피던스 값은 절연층의 두께 편차, 수지의 특성, 즉 유전율이나 질량 및 부피에 의해 영향을 받는데, 이와 같이 반 경화 상태의 수지를 한층 더 입힌 절연체를 사용하면 보다 임피던스를 보다 용이하게 제어할 수 있고, 본 발명에 따른 다층 인쇄회로기판의 제조 방법에 있어서, 회로층과의 결합시 보다 양호한 성형성을 확보할 수 있다.In a multilayer printed circuit board, an insulating layer composed of a resin, which is a dielectric, has a larger impedance than a circuit layer, and this impedance affects circuit operation. The impedance value of the insulating layer is influenced by the thickness variation of the insulating layer and the properties of the resin, that is, the dielectric constant, mass, and volume. When using an insulator further coated with a semi-cured resin, the impedance is more easily obtained. In the method for manufacturing a multilayer printed circuit board according to the present invention, better moldability can be ensured when bonding with a circuit layer.

도10b에서, 상기 평판형 절연재(1001)에 드릴링에 의해 관통홀(1005)을 형성한다. 이때, 도 6에 도시된 바와 같이 부품삽입홀을 형성하게 되는 원주상에 다수의 관통홀(1005a~1005j)을 가공하며 일예로 본 발명에서는 관통홀은 100마이크로미터의 간격으로 가공하는 것으로 한다. In Fig. 10B, a through hole 1005 is formed in the flat insulating material 1001 by drilling. At this time, as shown in Figure 6 to process a plurality of through holes (1005a ~ 1005j) on the circumference to form a part insertion hole, in the present invention, the through holes are to be processed at intervals of 100 micrometers.

도10c에서, 관통홀(1005, 1005a~1005j)에 페이스트(1006)를 충진하고, 도10d에서 이형 필름(1002)을 제거한다.In Fig. 10C, the paste 1006 is filled into the through holes 1005 and 1005a to 1005j, and the release film 1002 is removed in Fig. 10D.

마찬가지로, 이렇게 형성된 절연층은 본 발명에 따른 도11의 절연층(1110a, 1110b) 중 하나로 사용될 수 있다.Similarly, the insulating layer thus formed may be used as one of the insulating layers 1110a and 1110b of FIG. 11 according to the present invention.

절연층도 본 발명에 따른 병렬적 다층 인쇄회로기판에서 결합될 회로층의 회로 패턴을 고려하여 미리 정밀하게 그 위치 및 패턴이 설계되어야 한다. 또한, 제조하고자 하는 다층 인쇄회로기판의 층수에 따라 그 수가 결정된다. 예컨대, 4층 인쇄회로기판에서는 1개, 6층 인쇄회로기판에서는 2개, 8층에서는 3개의 절연층이 필요하다. 종래의 빌드업 방식의 제조 방식에서, 4층 인쇄회로기판에는 2층의 절연층, 6층 인쇄회로기판에서는 4층의 절연층이 존재하는 것과 다르다.The insulating layer should also be designed in precise position and pattern in advance in consideration of the circuit pattern of the circuit layer to be joined in the parallel multilayer printed circuit board according to the present invention. In addition, the number is determined depending on the number of layers of the multilayer printed circuit board to be manufactured. For example, one in a four-layer printed circuit board, two in a six-layer printed circuit board, and three insulating layers in an eight-layer printed circuit board are required. In the conventional build-up manufacturing method, there are two layers of insulating layers on a four-layer printed circuit board, and four layers of insulating layers on a six-layer printed circuit board.

도11에 도시된 바와 같이, 도5a 내지 도5e, 도7a 내지 도7d 또는 도8a 내지 도8d의 방법에 의해 형성된 회로층과, 도9a 내지 도9d 또는 도10a 내지 도10d에 의해 형성된 절연층을 교대로 배치한다.As shown in Fig. 11, a circuit layer formed by the method of Figs. 5A to 5E, 7A to 7D, or 8A to 8D, and an insulating layer formed by Figs. 9A to 9D or 10A to 10D. Alternately place

배치된 층들을 비아홀들이 정확하게 매칭되도록 맞추고 다듬기 위해 타겟팅 및 트리밍 등의 방법이 사용된다. Targeting and trimming are used to fit and trim the disposed layers so that the via holes are matched accurately.

타게팅이란 드릴 가공의 기준점인 내층의 '타깃 가이드 마크'에 타겟 구멍을 가공하는 공정으로 보통 X-Ray에 의한 타겟 드릴을 사용한다.Targeting is the process of drilling the target hole in the 'target guide mark' of the inner layer, which is the reference point for drilling, and usually uses a target drill by X-ray.

트리밍(Trimming)은 적층이 완료된 기판의 가장자리에 흘러나온 수지와 동박을 다듬어 제품의 긁힘 및 안전사고를 예방하기 위한 처리를 말한다.Trimming refers to treatment to prevent scratches and safety accidents of products by trimming resin and copper foil flowing out of the edge of the laminated substrate.

그리고 나서, 도11에 도시된 바와 같이, 배열된 회로층 및 절연층을 도시된 화살표 방향으로 압축 프레스로 압착하여 한꺼번에 적층하면 도12에 도시된 바와 같은 6층 MLB가 완성된다.Then, as shown in Fig. 11, the arranged circuit layer and the insulating layer are compressed at the same time by a compression press in the direction of the arrow shown to stack them all at once to complete the six-layer MLB as shown in Fig. 12.

적층된 각 층들을 한 장의 인쇄회로기판으로 만드는 프레스로는 '열 프레스'가 많이 사용된다. 이는 적층된 기판을 케이스에 넣고 진공 챔버의 상하에서 열판에 끼워 가압/가열하는 방법으로 적층을 행한다. 이 방법을 VHL(Vacuum Hydraulic Lamination)법이라고 한다.Heat presses are often used as presses to make each layer into a single printed circuit board. This is carried out by stacking the stacked substrates in a case and pressing / heating them by placing them on a hot plate above and below the vacuum chamber. This method is called VHL (Vacuum Hydraulic Lamination) method.

그 밖에 진공 챔버에 가열원으로 전열히트를 설치하고, 가스를 사용하여 가압한 상태에서 적층하는 진공 프레스도 있다. 이 방법은 열판을 필요로 하지 않기 때문에 층수에 관계없이, 예를 들면, 6층,8층,10층으로 두께가 달라도 한번에 적층할 수 있어 소량생산에 유리하다.In addition, there is also a vacuum press in which a heat transfer source is installed in a vacuum chamber as a heating source and laminated in a pressurized state using gas. Since this method does not require a hot plate, regardless of the number of layers, for example, six layers, eight layers, and ten layers can be laminated at once, which is advantageous for small quantity production.

도 13는 본 발명의 일실시예에 따른 부품 삽입홀의 제조 과정을 나타내는 도면이다.13 is a view showing a manufacturing process of the component insertion hole according to an embodiment of the present invention.

도면을 보면 알 수 있는 바와같이 드릴을 사용하여 부품 삽입홀(1201)을 가공하면 도 14에 도시된 바와 같이 원주상에 다수의 도전성 페이스트로 충진된 비아 홀을 갖는 부품 삽입홀이 형성되며 도전성 페이스트는 층간의 도전성을 부여한다.As can be seen from the drawing, when the part insertion hole 1201 is processed using a drill, a part insertion hole having a via hole filled with a plurality of conductive pastes is formed on a circumference, as shown in FIG. Imparts conductivity between layers.

상기와 같은 본 발명에 따르면, 공정의 리드 타임을 단축시키고 공정수를 줄임으로써 비용을 낮추는 일괄적층공법에서 부품삽입홀로 인한 공정 추가 및 리드 타임의 증가없이 부품 삽입홀을 가공을 가능하게 하는 효과가 있다.According to the present invention as described above, in the batch lamination method of reducing the cost by shortening the lead time of the process and the number of processes, the effect of enabling the processing of the component insertion hole without adding the process and increasing the lead time due to the component insertion hole has an effect. have.

여기에서, 상술한 본 발명에서는 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있음을 이해할 수 있을 것이다. Herein, while the present invention has been described with reference to the preferred embodiments, those skilled in the art can variously change the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. It will be appreciated that modifications and variations can be made.

Claims (8)

부품 삽입홀의 형성이 예정된 원상에 내벽이 도금된 소정의 도통홀을 구비한 다수의 회로층을 형성하는 제 1 단계;A first step of forming a plurality of circuit layers having a predetermined through hole in which an inner wall is plated on a circle where a part insertion hole is to be formed; 상기 회로층에 형성된 소정의 도통홀의 층간 접속을 제공하기 위한 소정의 도통홀이 구비된 다수의 절연층을 형성하는 제 2 단계; 및A second step of forming a plurality of insulating layers with predetermined conductive holes for providing interlayer connection of predetermined conductive holes formed in said circuit layer; And 상기 회로층과 절연층을 교대로 기(旣) 설정된 위치에 배치하여 압착한 후에 상기 소정의 도통홀을 관통하는 부품 삽입홀을 형성하는 제 3 단계를 포함하여 이루어진 것을 특징으로 하는 인쇄회로기판에서의 부품 삽입홀의 가공 방법.And a third step of forming the component insertion hole penetrating the predetermined through hole after the circuit layer and the insulating layer are alternately arranged at predetermined positions and pressed. Method of part insertion hole 제 1 항에 있어서, The method of claim 1, 상기 제 1 단계는,The first step is, 동박적층판에 부품 삽입홀의 형성이 예정된 원상에 위치하는 소정의 관통홀을 포함한 다수의 관통홀을 가공하는 단계;Processing a plurality of through holes including predetermined through holes positioned on a circle where a part insertion hole is to be formed in the copper clad laminate; 상기 동박적층판 및 관통홀의 내벽을 동도금하는 단계;Copper plating the inner wall of the copper clad laminate and the through hole; 상기 관통홀의 내부를 도전성 페이스트로 충진하는 단계; 및Filling the inside of the through hole with a conductive paste; And 상기 동박적층판에 회로 패턴을 형성하는 단계를 포함하여 이루어진 인쇄회로기판에서의 부품 삽입홀의 가공 방법.And forming a circuit pattern on the copper-clad laminate. 제 1 항에 있어서, The method of claim 1, 상기 제 1 단계는,The first step is, 동박적층판에 부품 삽입홀의 형성이 예정된 원상에 위치하는 소정의 관통홀을 포함한 다수의 관통홀을 가공하는 단계;Processing a plurality of through holes including predetermined through holes positioned on a circle where a part insertion hole is to be formed in the copper clad laminate; 동도금에 의해 상기 동박적층판 및 관통홀의 내벽을 동도금하여 관통홀의 내부를 구리로 채우는 단계; 및Copper plating the inner wall of the copper clad laminate and the through hole by copper plating to fill the inside of the through hole with copper; And 상기 동박적층판에 회로 패턴을 형성하는 단계를 포함하여 이루어진 인쇄회로기판에서의 부품 삽입홀의 가공 방법.And forming a circuit pattern on the copper-clad laminate. 제 1 항에 있어서,The method of claim 1, 상기 제 1 단계는,The first step is, 동박적층판에 부품 삽입홀의 형성이 예정된 원상에 위치하는 소정의 관통홀을 포함한 다수의 관통홀을 가공하는 단계;Processing a plurality of through holes including predetermined through holes positioned on a circle where a part insertion hole is to be formed in the copper clad laminate; 동박적층판에 가동된 다수의 관통홀을 도전성 페이스트로 충진하는 단계; 및Filling a plurality of through holes operated in the copper-clad laminate with a conductive paste; And 상기 동박적층판에 회로 패턴을 형성하는 단계를 포함하여 이루어진 인쇄회로기판에서의 부품 삽입홀의 가공 방법.And forming a circuit pattern on the copper-clad laminate. 제 1 항에 있어서, The method of claim 1, 상기 제 2 단계는,The second step, 이형필름이 부착된 평판형 절연재에 상기 회로층에 형성된 소정의 도통홀의 층간 접속을 제공하기 위한 소정의 관통홀을 포함한 다수의 관통홀을 가공하는 단계;Processing a plurality of through holes including a predetermined through hole for providing an interlayer connection of a predetermined through hole formed in the circuit layer to a plate-like insulating material having a release film attached thereto; 상기 관통홀을 도전성 페이스트로 충진하는 단계; 및Filling the through hole with a conductive paste; And 상기 이형 필름을 제거하는 단계를 포함하여 이루어진 인쇄회로기판에서의 부품 삽입홀의 가공 방법.And removing the release film. 제 1 항에 있어서,The method of claim 1, 상기 제 2 단계는, The second step, 완전 경화 상태의 수지의 양측에 반 경화 상태의 수지가 적층되어 있고, 그 위에 이형 필름이 부착된 평판형 절연재에 상기 회로층에 형성된 소정의 도통홀의 층간 접속을 제공하기 위한 소정의 관통홀을 포함한 다수의 관통홀을 가공하는 단계;Semi-hardened resin is laminated on both sides of the fully cured resin, and includes a predetermined through hole for providing an interlayer connection of a predetermined through hole formed in the circuit layer to a flat insulating material having a release film thereon. Machining a plurality of through holes; 상기 관통홀을 도전성 페이스트로 충진하는 단계; 및Filling the through hole with a conductive paste; And 상기 이형 필름을 제거하는 단계를 포함하여 이루어진 인쇄회로기판에서의 부품 삽입홀의 가공 방법.And removing the release film. 제 1 항 내지 제 6 항중 어느 한 항에 있어서,The method according to any one of claims 1 to 6, 상기 제 3 단계에서 부품 삽입홀을 형성하는 과정은, 드릴링 라우팅에 의하여 부품 삽입홀을 형성하는 것을 특징으로 하는 인쇄회로기판에서의 부품 삽입홀의 가공 방법.The forming of the component insertion hole in the third step may include forming the component insertion hole by drilling routing. 제 1 항 내지 제 6 항중 어느 한 항에 있어서,The method according to any one of claims 1 to 6, 상기 제 3 단계에서 부품 삽입홀을 형성하는 과정은, 프레스 가공에 의하여 부품 삽입홀을 형성하는 것을 특징으로 하는 인쇄회로기판에서의 부품 삽입홀의 가공 방법.The forming of the component insertion hole in the third step may include forming the component insertion hole by press working.

Images