KR100564623B1 - Semiconductor package and manufacturing method preventing a package crack defects - Google Patents

Semiconductor package and manufacturing method preventing a package crack defects Download PDF

Info

Publication number
KR100564623B1
KR100564623B1 KR1020040031665A KR20040031665A KR100564623B1 KR 100564623 B1 KR100564623 B1 KR 100564623B1 KR 1020040031665 A KR1020040031665 A KR 1020040031665A KR 20040031665 A KR20040031665 A KR 20040031665A KR 100564623 B1 KR100564623 B1 KR 100564623B1
Authority
KR
South Korea
Prior art keywords
lead frame
lead
encapsulant
groove
semiconductor package
Prior art date
Application number
KR1020040031665A
Other languages
Korean (ko)
Other versions
KR20050106665A (en
Inventor
윤성환
김진호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040031665A priority Critical patent/KR100564623B1/en
Publication of KR20050106665A publication Critical patent/KR20050106665A/en
Application granted granted Critical
Publication of KR100564623B1 publication Critical patent/KR100564623B1/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01M—CATCHING, TRAPPING OR SCARING OF ANIMALS; APPARATUS FOR THE DESTRUCTION OF NOXIOUS ANIMALS OR NOXIOUS PLANTS
    • A01M3/00—Manual implements, other than sprayers or powder distributors, for catching or killing insects, e.g. butterfly nets
    • A01M3/005—Manual suction tools for catching insects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Pest Control & Pesticides (AREA)
  • Engineering & Computer Science (AREA)
  • Insects & Arthropods (AREA)
  • Wood Science & Technology (AREA)
  • Zoology (AREA)
  • Environmental Sciences (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

크랙(crack)을 예방하는 반도체 패키지 및 그 제조방법에 관해 개시한다. 이를 위해 본 발명은 칩 패드와 리드로 이루어진 QFN(Quad Flat Non-lead)용 리드프레임과, 상기 리드프레임의 칩 패드에 접착수단을 통해 탑재된 반도체 칩과, 상기 리드프레임의 리드를 두개로 나누는 홈(groove)과, 상기 두개로 나누어진 리드와 상기 반도체 칩의 본드패드를 연결하는 와이어와, 상기 반도체 칩, 와이어, 리드프레임의 상부를 밀봉하는 봉지수지와, 상기 리드프레임 하부에서 상기 홈을 채우면서 솔더볼이 부착되는 부분만을 노출시키는 절연재질의 엔캡슐런트(encapsulant)와, 상기 엔캡슐런트에 의해 노출된 리드프레임의 리드에 부착되는 솔더볼을 구비하는 것을 특징으로 하는 크랙을 예방하는 반도체 패키지 및 그 제조방법을 제공한다. 상기 홈을 채우는 엔캡슐런트는 봉지수지에 크랙이 발생되는 것을 방지한다.Disclosed are a semiconductor package preventing cracks and a method of manufacturing the same. To this end, the present invention divides a lead frame for a quad flat non-lead (QFN) consisting of a chip pad and a lead, a semiconductor chip mounted on the chip pad of the lead frame through adhesive means, and a lead of the lead frame. A groove connecting a groove, a wire connecting the two divided leads and a bond pad of the semiconductor chip, an encapsulation resin sealing an upper portion of the semiconductor chip, the wire and the lead frame, and the groove below the lead frame. An encapsulant of an insulating material exposing only a portion to which a solder ball is attached while filling, and a solder ball attached to a lead of a lead frame exposed by the encapsulant, wherein the semiconductor package prevents cracks. And a method for producing the same. The encapsulant filling the groove prevents cracking in the encapsulating resin.

QFN, 크랙 방지, 엔캡슐런트, 반도체 패키지.QFN, crack resistant, encapsulant, semiconductor package.

Description

크랙을 예방하는 반도체 패키지 및 그 제조방법{Semiconductor package and manufacturing method preventing a package crack defects)}Semiconductor package and manufacturing method preventing a package crack defects}

도 1 및 도 2는 종래 기술에 의한 반도체 패키지 및 그 제조방법을 설명하기 위해 도시한 단면도들이다. 1 and 2 are cross-sectional views illustrating a semiconductor package and a method of manufacturing the same according to the prior art.

도 3 내지 도 6은 본 발명의 바람직한 실시예에 의한 반도체 패키지의 제조방법을 설명하기 위해 도시한 단면도들이다. 3 to 6 are cross-sectional views illustrating a method of manufacturing a semiconductor package according to a preferred embodiment of the present invention.

도 7은 본 발명의 바람직한 실시예에 의한 반도체 패키지의 구조를 설명하기 위해 도시한 단면도이다.7 is a cross-sectional view illustrating the structure of a semiconductor package according to a preferred embodiment of the present invention.

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 단자수를 증가시키기 위해 리드를 두개의 열로 형성하는 QFN 패키지 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method for manufacturing the same, and more particularly, to a QFN package and a method for manufacturing the same in which two leads are formed to increase the number of terminals.

최근들어 핸드폰, 엠피쓰리(MP3) 플레이어 및 노트북과 같이 휴대 가능한 전자제품의 수요가 급속히 늘어나고 있다. 이에 따라 휴대 가능한 소형의 전자제품에 사용되는 반도체 패키지의 형태 역시 박형화, 소형화, 경량화가 요구되고 있다. 이러한 요구를 충족하기 위하여 CSP(Chip Scale Package) 혹은 QFN(Quad Flat Non-lead) 패키지와 같은 얇고 작은 크기를 갖는 반도체 패키지의 사용이 급격히 증가되고 있다.Recently, the demand for portable electronic products such as mobile phones, MP3 players and laptops is increasing rapidly. Accordingly, the shape of the semiconductor package used for the portable small electronic products is also required to be thinner, smaller, and lighter. To meet this demand, the use of thin and small semiconductor packages such as chip scale packages (CSPs) or quad flat non-lead (QFN) packages is rapidly increasing.

도 1 및 도 2는 종래 기술에 의한 반도체 패키지 및 그 제조방법을 설명하기 위해 도시한 단면도들이다. 1 and 2 are cross-sectional views illustrating a semiconductor package and a method of manufacturing the same according to the prior art.

도 1을 참조하면, 먼저 리드가 반도체 패키지 밖으로 튀어나오지 않는 형태인 QFN 패키지 제조에 사용되는 리드프레임(10)을 준비한다. 이어서 접착테이프나 에폭시와 같은 접착수단을 사용하여 반도체 칩(20)을 리드프레임(10)의 칩 패드(12) 위에 접착한다. 계속해서 상기 반도체 칩(20)과 리드프레임의 리드(14)를 금선(gold wire, 30)으로 연결하는 와이어 본딩 공정을 수행한다.Referring to FIG. 1, first, a lead frame 10 used for manufacturing a QFN package, in which a lead does not protrude out of a semiconductor package, is prepared. Subsequently, the semiconductor chip 20 is bonded onto the chip pad 12 of the lead frame 10 by using an adhesive means such as adhesive tape or epoxy. Subsequently, a wire bonding process of connecting the semiconductor chip 20 and the lead 14 of the lead frame with a gold wire 30 is performed.

마지막으로 상기 반도체 칩(20), 금선(30) 및 리드프레임(10)의 상부를 밀봉하는 봉지수지(EMC: Epoxy Mold Compound, 40)를 형성한다.Finally, an encapsulation resin (EMC: Epoxy Mold Compound, 40) is formed to seal the upper portion of the semiconductor chip 20, the gold wire 30 and the lead frame 10.

도 2를 참조하면, 상기 봉지수지(40)가 형성된 QFN형 반도체 패키지(90)의 밑면에 대하여 노출된 리드(14) 및 칩 패드(12)에 전해도금 방식에 의한 솔더층(50)을 형성한다. 이렇게 제조된 QFN 패키지(90)는 상기 솔더층(50)이 전자제품에 들어있는 인쇄회로기판(PCB)에 부착되어 반도체 소자로 이용된다.Referring to FIG. 2, the solder layer 50 is formed by the electroplating method on the leads 14 and the chip pads 12 exposed to the bottom surface of the QFN type semiconductor package 90 in which the encapsulation resin 40 is formed. do. The QFN package 90 manufactured as described above is used as a semiconductor device by attaching the solder layer 50 to a printed circuit board (PCB) included in an electronic product.

그러나 종래 기술은, 만약 반도체 칩의 단자수가 많을 경우, 반도체 패키지가 커지거나 단자수가 너무 많기 때문에 QFN 형태로 만들 수 없는 문제가 있다. 이것을 QFN 패키지에 있어서 리드의 구조를 하나의 열로 밖에 만들 수 없기 때문이다. 이에 따라 단자수가 많은 반도체 칩의 경우, 단자의 모양을 BGA 패키지와 같 이 매트릭스 형태로 배열할 수 없는 단점이 있다.However, the prior art has a problem in that if the number of terminals of the semiconductor chip is large, the semiconductor package is large or the number of terminals is too large to make the QFN form. This is because only one row of leads can be made in the QFN package. Accordingly, in the case of a semiconductor chip having a large number of terminals, there is a disadvantage in that the shape of the terminals cannot be arranged in a matrix like a BGA package.

본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 리드를 적어도 2열 이상으로 형성하여 반도체 패키지의 단자수를 늘릴 수 있는 크랙을 예방하는 반도체 패키지를 제공하는데 있다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a semiconductor package that prevents cracks that may increase the number of terminals of a semiconductor package by forming leads in at least two rows to solve the above problems.

본 발명이 이루고자 하는 다른 기술적 과제는 상술한 문제점들을 해결할 수 있도록 리드를 적어도 2열 이상으로 형성하여 반도체 패키지의 단자수를 늘릴 수 있는 크랙을 예방하는 반도체 패키지의 제조방법을 제공하는데 있다. Another technical problem to be solved by the present invention is to provide a method of manufacturing a semiconductor package that prevents cracks that can increase the number of terminals of the semiconductor package by forming leads in at least two rows to solve the above problems.

상기 기술적 과제를 달성하기 위해 본 발명에 의한 크랙을 예방하는 반도체 패키지는, 칩 패드와 리드로 이루어진 QFN용 리드프레임과, 상기 리드프레임의 칩 패드 위에 접착수단을 통해 접착된 반도체 칩과, 상기 리드프레임의 리드를 두개로 나누는 홈(groove)과, 상기 두개로 나누어진 리드와 상기 반도체 칩의 본드패드를 연결하는 와이어와, 상기 반도체 칩, 와이어, 리드프레임의 상부를 밀봉하는 봉지수지와, 상기 리드프레임 하부에서 붙여져 상기 홈을 채우면서 솔더볼이 부착되는 부분만을 노출시키는 절연재질의 엔캡슐런트(encapsulant)와, 상기 엔캡슐런트에 의해 노출된 리드프레임의 리드에 부착된 솔더볼을 구비하는 것을 특징으로 한다. In order to achieve the above technical problem, a semiconductor package preventing cracks according to the present invention includes a lead frame for a QFN consisting of a chip pad and a lead, a semiconductor chip bonded onto the chip pad of the lead frame through an adhesive means, and the lead. A groove dividing the lead of the frame into two, a wire connecting the two divided leads and a bond pad of the semiconductor chip, an encapsulation resin sealing the upper portion of the semiconductor chip, the wire and the lead frame, An encapsulant made of an insulating material exposing only a portion to which the solder ball is attached while filling the groove, and a solder ball attached to the lead of the lead frame exposed by the encapsulant. It is done.

본 발명의 바람직한 실시예에 의하면, 상기 홈(groove)은 쏘우 블레이드(saw blade)를 통한 절단공정에 의해 형성 홈의 형태는 리드프레임의 리드를 완전히 절달하고, 봉지수지의 일부가 절단된 노치(notch)형인 것이 적합하다. According to a preferred embodiment of the present invention, the groove (groove) is formed by a cutting process through a saw blade (saw blade) is formed in the form of the groove completely leads the lead of the lead frame, the notch ( notch) is suitable.

바람직하게는, 상기 엔캡슐런트(encapsulant)는 언더필(underfill)의 역할을 수행할 수 있는 재질인 것이 적합하다.Preferably, the encapsulant is a material capable of performing the role of underfill.

상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 칩 패드와 리드로 이루어진 QFN용 리드프레임을 준비하는 단계와, 상기 리드프레임의 칩 패드에 접착수단을 이용하여 반도체 칩을 탑재하는 단계와, 상기 반도체 칩과 상기 리드프레임의 리드를 연결하는 와이어 본딩을 진행하는 단계와, 상기 리드프레임 상부, 반도체 칩 및 와이어를 덮는 봉지수지를 몰딩하는 단계와, 상기 리드프레임의 하부에 쏘우 블레이드를 통하여 홈을 형성하여 리드를 두개로 나누는 단계와, 상기 홈을 채우고 리드프레임 하부를 덮으면서 솔더볼 패드만을 노출시키는 절연재질의 엔캡슐런트를 형성하는 단계와, 상기 엔캡슐런트에 의해 노출된 솔더볼 패드에 솔더볼을 부착하는 단계를 구비하는 것을 특징으로 하는 크랙을 예방하는 반도체 패키지의 제조방법을 제공한다.According to an aspect of the present invention, there is provided a method for preparing a lead frame for a QFN including a chip pad and a lead, mounting a semiconductor chip on a chip pad of the lead frame using adhesive means, and Performing wire bonding connecting a chip and a lead of the lead frame, molding an encapsulation resin covering the lead frame, the semiconductor chip and the wire, and forming a groove in the lower part of the lead frame through a saw blade. Dividing the lead into two, forming an encapsulant of insulating material exposing only the solder ball pad while filling the groove and covering the lower part of the lead frame, and attaching solder balls to the solder ball pad exposed by the encapsulant. It provides a method for manufacturing a semiconductor package for preventing cracks, characterized in that it comprises a step of.

본 발명의 바람직한 실시예에 의하면, 상기 홈을 형성하는 방법은 쏘우 블레이드를 이용하여 리드프레임의 리드 및 봉지수지의 일부를 절단하여 형성하는 것이 적합하다.According to a preferred embodiment of the present invention, the groove forming method is suitably formed by cutting a part of the lead and the sealing resin of the lead frame using a saw blade.

바람직하게는, 상기 엔캡슐런트를 형성하는 방법은 스크린 프린팅(screen printing) 방식으로 형성하며, 상기 리드프레임 칩 패드 및 리드의 하부에 형성되는 것이 적합하다.Preferably, the method for forming the encapsulant is formed by screen printing, and is preferably formed under the leadframe chip pad and the lid.

본 발명에 따르면, QFN의 리드에 홈을 형성하여 리드를 두 개로 나눔으로 말미암아 반도체 소자의 단자수를 증가시킬 수 있고, 엔캡슐런트(encapsulant)를 홈 에 충진시켜 언더필(underfill) 기능을 수행하게 함으로써 얇은 두께를 갖는 QFN 패키지에서 크랙이 발생하는 것을 억제할 수 있다.According to the present invention, the number of terminals of the semiconductor device can be increased by forming a groove in the QFN lead and dividing the lead into two, and filling the groove with an encapsulant to perform an underfill function. As a result, cracks can be suppressed from occurring in the QFN package having a thin thickness.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the embodiments disclosed in the following detailed description are not meant to limit the present invention, but to those skilled in the art to which the present invention pertains, the disclosure of the present invention may be completed in a form that can be implemented. It is provided to inform the category.

도 3 내지 도 6은 본 발명의 바람직한 실시예에 의한 반도체 패키지의 제조방법을 설명하기 위해 도시한 단면도들이다. 3 to 6 are cross-sectional views illustrating a method of manufacturing a semiconductor package according to a preferred embodiment of the present invention.

도 3을 참조하면, 일반적인 형태를 갖는 리드(104)와 칩 패드(104)를 포함하는 QFN용 리드프레임(100)을 준비한다. 이어서, 상기 리드프레임(100)의 칩 패드(102) 위에 접착테이프 혹은 에폭시와 같은 접착수단(미도시)을 이용하여 반도체 칩(110)을 접착시킨다. 상기 반도체 칩(110)은 단자수가 종래 기술의 것보다 많은 것이다. 계속해서 와이어 본딩을 통해 금선(gold wire, 120)을 이용하여 반도체 칩(110)과 리드프레임(100) 리드(104)를 서로 연결시킨다. Referring to FIG. 3, a lead frame 100 for a QFN including a lead 104 and a chip pad 104 having a general shape is prepared. Subsequently, the semiconductor chip 110 is adhered to the chip pad 102 of the lead frame 100 by using an adhesive tape (not shown) such as adhesive tape or epoxy. The semiconductor chip 110 has more terminals than those in the prior art. Subsequently, the semiconductor chip 110 and the lead frame 100 lead 104 are connected to each other using a gold wire 120 through wire bonding.

이때, 종래 기술에서는 와이어 본딩이 하나의 열로만 이루어졌지만, 본 발명에서는 두개 혹은 그 이상의 열로 이루어지는 것이 적합하다. 계속해서 상기 와이어(120) 반도체 칩(110) 및 리드프레임(100)의 상부를 봉지수지(EMC, 130)로 밀봉하는 몰딩(molding) 공정을 진행한다.At this time, in the prior art, the wire bonding is made of only one row, but in the present invention, two or more rows are suitable. Subsequently, a molding process of sealing the upper portion of the wire 120 semiconductor chip 110 and the lead frame 100 with an encapsulation resin (EMC) 130 is performed.

도 4를 참조하면, 몰딩 공정이 완료된 결과물에서 리드프레임(100)의 리드(104)에 쏘우 블레이드(saw blade)를 이용하여 리드(104)를 두 개로 나누기 위한 홈(140)을 형성한다. 상기 쏘우 블레이드를 통한 홈(140) 형성에 의하여 리드는 하나의 단자에서 두개의 단자의 역할을 수행할 수 있도록 분리된다. 도면에서 확인할 수 있듯이 두개로 나누어진 개별 단자에는 모두 와이어 본딩이 되어 있다.Referring to FIG. 4, a groove 140 for dividing the lead 104 into two is formed on the lead 104 of the lead frame 100 by using a saw blade in the result of the molding process. By forming the groove 140 through the saw blade, the lead is separated to perform the role of two terminals in one terminal. As can be seen in the figure, the two separate terminals are all wire bonded.

그러나, 상기 쏘우 블레이드를 통한 홈(140)은 리드(104)를 두개로 자를 때, 완전히 잘라지지 않는 문제를 피하기 위하여 봉지수지(130)의 일부로 잘라서 노치형(notch type) 홈(140)을 만들 때, 홈(140)에서 시작되어 봉지수지(130)부분으로 연장되는 크랙(crack) 결함이 발생될 위험이 크다. 이러한 크랙 결함은, 반도체 패키지의 수명을 떨어뜨리며 신뢰성을 저하시키는 결함이기 때문에 예방이 반드시 필요하다.However, the groove 140 through the saw blade is cut into a portion of the encapsulation resin 130 to make a notch type groove 140 in order to avoid the problem of not cutting completely when cutting the lead 104 in two. At this time, there is a high risk that a crack defect, which starts in the groove 140 and extends to the encapsulation resin 130, is generated. Such a crack defect is necessary to prevent it because it is a defect that decreases the life of the semiconductor package and lowers the reliability.

도 5를 참조하면, 상기 결과물을 뒤집어서 리드프레임(100)의 칩 패드(102)와 리드(104)의 바닥면에 엔캡슐런트(encapsulant, 150A, 150B)를 스크린 프린팅(screen printing) 방식으로 형성한다. 상기 엔캡슐런트(150A, 150B)는 에폭시와 같은 절연성 수지로서, 반도체 패키지 내부에서 열팽창 계수 차이에 의한 스트레스를 흡수할 수 있고, 공간을 신축적으로 채울 수 있는 물질이면 다른 종류로 대체도 가능하다. 상기 엔캡슐런트(150B)는 칩패드(102) 및 홈(140)을 포함하는 리드(104)의 일부에 형성되어 후속공정에서 솔더볼이 접착될 수 있는 솔더볼 패드(160)를 노출시킨다.Referring to FIG. 5, the encapsulants 150A and 150B are formed on the bottom surface of the chip pad 102 and the lead 104 of the lead frame 100 by inverting the result to form a screen printing method. do. The encapsulants 150A and 150B are insulating resins such as epoxy, and may absorb stresses due to differences in coefficients of thermal expansion within a semiconductor package, and may be replaced with other kinds of materials as long as they can elastically fill a space. . The encapsulant 150B is formed in a part of the lead 104 including the chip pad 102 and the groove 140 to expose the solder ball pad 160 to which the solder ball can be bonded in a subsequent process.

도 6을 참조하면, 상기 결과물에서 솔더볼 패드(160) 위에 솔더볼(170)을 2 열로 탑재시킨다. 그 후, 리플로우(reflow) 공정을 진행하면, 솔더볼(170)과 두개 로 분리된 리드(170)와 접착이 이루어진다. 본 실시예에서는 두개의 열로 단자를 형성하였으나, 상기 리드(104)를 보다 길게 만들고, 홈(140)의 개수를 하나 이상으로 만들면 3열 혹은 4열의 형태로 단자의 형태가 매트릭스형으로 만들 수 있다. 이에 따라 반도체 소자의 단자수가 많을 경우에 QFN 패키지를 이용하여 BGA와 같은 단자를 구성할 수 있으며, 홈(140)을 형성하면서 발생 가능한 크랙의 위험은 언더필(under fill) 기능을 수행하는 엔캡슐런트(150B)에 의해 예방될 수 있다.Referring to FIG. 6, the solder balls 170 are mounted in two rows on the solder ball pads 160 in the resultant product. Thereafter, when the reflow process is performed, the solder ball 170 and the lead 170 separated into two are bonded to each other. In this embodiment, the terminals are formed in two rows, but if the lead 104 is made longer, and the number of the grooves 140 is one or more, the terminals may be formed in a matrix form in the form of three rows or four columns. . Accordingly, when the number of terminals of a semiconductor device is large, a terminal such as a BGA may be configured by using a QFN package, and an encapsulant that performs an underfill function may reduce the risk of cracks that may occur while forming the groove 140. Can be prevented by 150B.

이하, 도 7을 참조하여 본 발명의 바람직한 실시예에 의한 반도체 패키지의 구조에 관해 설명한다.Hereinafter, a structure of a semiconductor package according to a preferred embodiment of the present invention will be described with reference to FIG. 7.

본 발명의 바람직한 실시예에 의한 반도체 패키지(101)는, 칩패드(102)와 리드(102)로 이루어진 QFN용 리드프레임(100)과, 상기 리드프레임의 칩패드(102) 위에 접착수단을 통해 접착된 반도체 칩(110)과, 상기 리드프레임(100)의 리드(104)를 두개로 나누는 홈(140)과, 상기 두개로 나누어진 리드와 상기 반도체 칩의 본드패드를 연결하는 와이어(120)와, 상기 반도체 칩(110), 와이어(120), 리드프레임(100)의 상부를 밀봉하는 봉지수지(130)와, 상기 리드프레임(100) 하부에서 붙여져 상기 홈을 채우면서 솔더볼(170)이 부착되는 부분만을 노출시키는 절연재질의 엔캡슐런트(encapsulant, 150A, 150B))와, 상기 엔캡슐런트(150A, 150B)에 의해 노출된 리드프레임(100)의 리드(104)에 부착된 솔더볼(170)을 포함하는 것을 특징으로 한다. The semiconductor package 101 according to the preferred embodiment of the present invention includes a lead frame 100 for QFN composed of a chip pad 102 and a lead 102, and an adhesive means on the chip pad 102 of the lead frame. The bonded semiconductor chip 110, the groove 140 dividing the lead 104 of the lead frame 100 into two, and the wire 120 connecting the two divided leads and bond pads of the semiconductor chip. And, the semiconductor chip 110, the wire 120, the encapsulation resin 130 for sealing the upper portion of the lead frame 100, and the solder ball 170 is attached to the lower portion of the lead frame 100 to fill the groove An encapsulant of an insulating material exposing only the portion to be attached (encapsulant 150A, 150B) and a solder ball attached to the lead 104 of the lead frame 100 exposed by the encapsulant 150A, 150B. 170).

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical spirit to which the present invention belongs.

따라서, 상술한 본 발명에 따르면, 첫째, QFN의 리드에 홈을 형성하여 리드를 두 개로 나눔으로 말미암아 반도체 소자의 단자수를 증가시킬 수 있다. Therefore, according to the present invention described above, first, the number of terminals of the semiconductor device can be increased by forming a groove in the lead of the QFN and dividing the lead into two.

둘째, 엔캡슐런트(encapsulant)를 홈에 충진시켜 언더필(underfill) 기능을 수행하게 함으로써 얇은 두께를 갖는 QFN 패키지에서 크랙이 발생하는 것을 억제할 수 있다.Second, by filling an encapsulant in the groove to perform an underfill function, cracks may be suppressed from the thin QFN package.

Claims (8)

칩패드와 리드로 이루어진 QFN용 리드프레임;Lead frame for QFN consisting of a chip pad and a lead; 상기 리드프레임의 칩패드 위에 접착수단을 통해 접착된 반도체 칩;A semiconductor chip bonded to the chip pad of the lead frame through adhesive means; 상기 리드프레임의 리드를 두개로 나누는 홈(groove);Grooves that divide the leads of the lead frame into two; 상기 두개로 나누어진 리드와 상기 반도체 칩의 본드패드를 연결하는 와이어;A wire connecting the two divided leads and bond pads of the semiconductor chip; 상기 반도체 칩, 와이어, 리드프레임의 상부를 밀봉하는 봉지수지; Encapsulation resin for sealing the upper portion of the semiconductor chip, wire, lead frame; 상기 리드프레임 하부에서 붙여져 상기 홈을 채우면서 솔더볼이 부착되는 부분만을 노출시키는 절연재질의 엔캡슐런트(encapsulant); 및An encapsulant of an insulating material attached to the lower part of the lead frame to expose only a portion to which the solder ball is attached while filling the groove; And 상기 엔캡슐런트에 의해 노출된 리드프레임의 리드에 부착된 솔더볼을 구비하는 것을 특징으로 하는 크랙을 예방하는 반도체 패키지.And a solder ball attached to a lead of the lead frame exposed by the encapsulant. 제1항에 있어서, The method of claim 1, 상기 홈은 쏘우 블레이드(saw blade)를 통한 절단공정에 의해 형성된 것을 특징으로 하는 크랙을 예방하는 반도체 패키지.The groove is a semiconductor package to prevent cracks, characterized in that formed by a cutting process through a saw blade (saw blade). 제4항에 있어서, The method of claim 4, wherein 상기 쏘우 블레이드로 형성된 홈은 리드프레임의 리드를 완전히 절달하고, 봉지수지의 일부가 절단된 노치(notch)형인 것을 특징으로 하는 크랙을 예방하는 반도체 패키지.The groove formed by the saw blade is completely delivered to the lead of the lead frame, the semiconductor package to prevent cracks, characterized in that the notch (notch) of a portion of the sealing resin is cut. 제1항에 있어서, The method of claim 1, 상기 엔캡슐런트(encapsulant)는 언더필(underfill)의 역할을 수행할 수 있는 재질인 것을 특징으로 하는 크랙을 예방하는 반도체 패키지.The encapsulant is a semiconductor package that prevents cracks, characterized in that the material is capable of performing the role of underfill. 칩패드와 리드로 이루어진 QFN용 리드프레임을 준비하는 단계;Preparing a lead frame for a QFN including chip pads and leads; 상기 리드프레임의 칩패드에 접착수단을 이용하여 반도체 칩을 탑재하는 단계;Mounting a semiconductor chip on the chip pad of the lead frame by using an adhesive means; 상기 반도체 칩과 상기 리드프레임의 리드를 연결하는 와이어 본딩을 진행하는 단계;Performing wire bonding connecting the semiconductor chip and the lead of the lead frame; 상기 리드프레임 상부, 반도체 칩 및 와이어를 덮는 봉지수지를 몰딩하는 단계;Molding an encapsulation resin covering the lead frame, the semiconductor chip, and the wire; 상기 리드프레임의 하부에 쏘우 블레이드를 통하여 홈을 형성하여 리드를 두 개로 나누는 단계;Dividing the lead into two by forming a groove through a saw blade in the lower portion of the lead frame; 상기 홈을 채우고 리드프레임 하부를 덮으면서 솔더볼 패드만을 노출시키는 절연재질의 엔캡슐런트를 형성하는 단계; 및Forming an encapsulant of an insulating material filling the groove and covering a lower portion of the lead frame to expose only the solder ball pads; And 상기 엔캡슐런트에 의해 노출된 솔더볼 패드에 솔더볼을 부착하는 단계를 구비하는 것을 특징으로 하는 크랙을 예방하는 반도체 패키지의 제조방법.And attaching solder balls to the solder ball pads exposed by the encapsulant. 제5항에 있어서, The method of claim 5, 상기 홈을 형성하는 방법은 쏘우 블레이드를 이용하여 리드프레임의 리드 및 봉지수지의 일부를 절단하여 형성하는 것을 특징으로 하는 크랙을 예방하는 반도체 패키지 제조방법.The method of forming the groove is a semiconductor package manufacturing method for preventing cracks, characterized in that formed by cutting a portion of the lead and sealing resin of the lead frame using a saw blade. 제5항에 있어서, The method of claim 5, 상기 엔캡슐런트를 형성하는 방법은 스크린 프린팅(screen printing) 방식으로 형성하는 것을 특징으로 하는 크랙을 예방하는 반도체 패키지 제조방법.The method for forming the encapsulant is a semiconductor package manufacturing method for preventing cracks, characterized in that formed by screen printing (screen printing) method. 제5항에 있어서, The method of claim 5, 상기 엔캡슐런트를 형성하는 방법은 리드프레임 칩패드 및 리드의 하부에 형성되는 것을 특징으로 하는 크랙을 예방하는 반도체 패키지 제조방법.The encapsulant forming method is a lead frame chip pad and a semiconductor package manufacturing method for preventing cracks, characterized in that formed on the lower portion of the lead.
KR1020040031665A 2004-05-06 2004-05-06 Semiconductor package and manufacturing method preventing a package crack defects KR100564623B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040031665A KR100564623B1 (en) 2004-05-06 2004-05-06 Semiconductor package and manufacturing method preventing a package crack defects

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040031665A KR100564623B1 (en) 2004-05-06 2004-05-06 Semiconductor package and manufacturing method preventing a package crack defects

Publications (2)

Publication Number Publication Date
KR20050106665A KR20050106665A (en) 2005-11-11
KR100564623B1 true KR100564623B1 (en) 2006-03-30

Family

ID=37283392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040031665A KR100564623B1 (en) 2004-05-06 2004-05-06 Semiconductor package and manufacturing method preventing a package crack defects

Country Status (1)

Country Link
KR (1) KR100564623B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047874B1 (en) * 2008-10-08 2011-07-08 엘지이노텍 주식회사 Lead frame and semiconductor package and manufacturing method thereof
CN103094239A (en) * 2012-12-14 2013-05-08 华天科技（西安）有限公司 Auxiliary paster pin added lead frame package part and manufacture process
KR20220165533A (en) 2021-06-08 2022-12-15 (주)에이지피 A package including thermal shock buffer and the manufacturing method of the package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101354504B1 (en) * 2012-03-07 2014-01-24 에스티에스반도체통신 주식회사 Semiconductor package capable of open a inner lead of leadframe by cutting and method for manufacturing thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135769A (en) 1999-11-01 2001-05-18 Mitsui High Tec Inc Method of manufacturing semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135769A (en) 1999-11-01 2001-05-18 Mitsui High Tec Inc Method of manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047874B1 (en) * 2008-10-08 2011-07-08 엘지이노텍 주식회사 Lead frame and semiconductor package and manufacturing method thereof
CN103094239A (en) * 2012-12-14 2013-05-08 华天科技（西安）有限公司 Auxiliary paster pin added lead frame package part and manufacture process
KR20220165533A (en) 2021-06-08 2022-12-15 (주)에이지피 A package including thermal shock buffer and the manufacturing method of the package

Also Published As

Publication number Publication date
KR20050106665A (en) 2005-11-11

Similar Documents

Publication Publication Date Title
US7247934B2 (en) Multi-chip semiconductor package
US6291274B1 (en) Resin molded semiconductor device and method for manufacturing the same
US7508066B2 (en) Heat dissipating semiconductor package and fabrication method thereof
US20070273019A1 (en) Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
JP2002110718A (en) Manufacturing method of semiconductor device
US20120326306A1 (en) Pop package and manufacturing method thereof
US7504736B2 (en) Semiconductor packaging mold and method of manufacturing semiconductor package using the same
US8471371B2 (en) Semiconductor wiring assembly, semiconductor composite wiring assembly, and resin-sealed semiconductor device
US6849952B2 (en) Semiconductor device and its manufacturing method
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
KR100564623B1 (en) Semiconductor package and manufacturing method preventing a package crack defects
US20050062152A1 (en) Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same
US20050266616A1 (en) Method for balancing molding flow during the assembly of semiconductor packages with defective carrying units
US20050062155A1 (en) Window ball grid array semiconductor package and method for fabricating the same
KR100801608B1 (en) Method for preventing the overflowing of molding compound during fabricating package device
JPWO2004030075A1 (en) Manufacturing method of semiconductor device
KR100455698B1 (en) chip size package and its manufacturing method
KR20080044518A (en) Semiconductor package and stacked semiconductor package having the same
JP2003243433A (en) Manufacturing method for resin-sealing semiconductor device
JP2007095964A (en) Method of manufacturing semiconductor device
KR100970215B1 (en) Mold used fabricating of fine pitch ball grid array package
KR20070080325A (en) Semiconductor frame having resin molding portion protruded
JP2001077246A (en) Semiconductor package and mounting structure thereof
KR20090106745A (en) Semiconductor package
KR20090096187A (en) Semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100315

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee