KR100562443B1 - 칩 엘이디 패키지용 금형 - Google Patents

칩 엘이디 패키지용 금형 Download PDF

Info

Publication number
KR100562443B1
KR100562443B1 KR1020040054113A KR20040054113A KR100562443B1 KR 100562443 B1 KR100562443 B1 KR 100562443B1 KR 1020040054113 A KR1020040054113 A KR 1020040054113A KR 20040054113 A KR20040054113 A KR 20040054113A KR 100562443 B1 KR100562443 B1 KR 100562443B1
Authority
KR
South Korea
Prior art keywords
mold
upper mold
liquid compound
injection
package
Prior art date
Application number
KR1020040054113A
Other languages
English (en)
Other versions
KR20050016000A (ko
Inventor
김성구
Original Assignee
김성구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김성구 filed Critical 김성구
Priority to KR1020040054113A priority Critical patent/KR100562443B1/ko
Publication of KR20050016000A publication Critical patent/KR20050016000A/ko
Application granted granted Critical
Publication of KR100562443B1 publication Critical patent/KR100562443B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 칩 엘이디(LED) 패키지용 금형에 관한 것으로, 특히, 칩 엘이디 패키지용 금형에 있어서, 액상 컴파운드(에폭시)가 주입되는 주입홈과, 일정 간격으로 형성된 복수의 격벽과, 상기 주입홈을 통하여 주입된 액상 컴파운드를 격벽 사이로 공급하는 공급로와, 상기 공급로에 일정 간격으로 형성된 반구형 홈과, 상기 공급로를 형성하는 외측에 형성된 유도벽과, 상기 주입홈의 대각선 방향에 형성되고 주입되는 액상 컴파운드에 의하여 형성된 에어를 외부로 취출하여 액상 컴파운드의 주입이 용이하도록 하는 취출홈과, 상기 금형의 측면 결합공간부에 형성된 복수의 고정공을 포함하는 상부 금형; 상기 상부 금형의 고정공에 결합구로 각각 결합되는 복수의 결합공과, 상기 상부 금형과 결합되어 주입홈으로부터 주입된 액상 컴파운드의 흐름을 유도하는 유도로가 형성된 한 쌍의 보조 금형; 상기 상부 금형의 주입홈과 마주하는 면에 칩 엘이디(LED)를 몰드 패키지화 하기 위하여 액상 컴파운드(주물)를 주입하는 주입공과, 상기 상부 금형의 고정공과 동일한 위치에 형성된 고정공과, 상기 상부 금형의 취출홈과 마주하는 면에 에어를 취출하는 취출공을 포함하는 하부 금형; 및 상기 상부 금형과 하부 금형에 각각 형성된 고정공을 통하여 상부 금형과 하부 금형을 지지 및 고정하는 고정핀이 포함되어 이루어지고, 상기 상부 금형과 하부 금형의 사이에 복수의 칩 엘이디가 적재된 리드 프레임이 삽입되는 칩 엘이디 패키지용 금형이다.
칩 엘이디, 패키지, 금형, 리드 프레임, 액상 컴파운드(에폭시)

Description

칩 엘이디 패키지용 금형{Mold for Package of Chip Light Emitting Diode}
도 1은 본 발명에 따른 칩 엘이디 패키지용 상부 금형을 나타낸 사시도,
도 2는 본 발명에 따른 칩 엘이디 패키지용 하부 금형을 나타낸 사시도,
도 3은 본 발명에 따른 칩 엘이디 패키지용 금형의 결합상태를 나타낸 측면도,
도 4는 본 발명의 금형으로부터 취출되어 가공된 칩 엘이디의 사시도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 상부 금형 12 : 주입홈
14, 15 : 유도벽 16 : 공급로
18 : 격벽 19 : 반구형 홈
21-23, 33-35 : 고정공 26 : 취출홈
30 : 하부 금형 31 : 주입공
32 : 취출공 40, 44 : 보조 금형
43, 47 : 유도로 50 : 가압용 보호 덮개
60-62 : 고정핀 70 : 리드 프레임
100 : 가압 프레스 200 : 받침대
본 발명은 칩 엘이디(LED) 패키지용 금형에 관한 것으로, 더욱 상세하게는 SMD(Surface Mounted Device; 표면실장부품) 타입의 PCB 칩 엘이디의 다이 칩(DIE CHIP)을 외부로부터 보호하기 위한 몰드 공정에서 사용되며, 칩 엘이디의 패키지를 제조하기 위한 금형에 관한 것이다.
반도체 산업의 발전과 더불어 LCD(액정표시장치) 및 칩 LED(발광소자) 산업이 유망산업으로 각광받고 있고, 이에 따른 생산설비 및 투자가 확대되고 있는 실정이다. 국내 칩 엘이디를 생산하는 대부분의 설비는 수입에 의존하고 있어 설비의 구입비용의 상승과 양산품의 생산기간이 길어지는 문제가 있었다.
종래 칩 엘이디의 제조공정은 몇 가지로 나뉘어진다. 즉, 칩을 리드 프레임(Lead Frame)(또는 PCB)에 부착하는 칩 본딩(Chip Bonding) 공정과, 칩 본딩이 완료되면 칩과 리드를 와이어로 연결하는 와이어 본딩(Wire Bonding) 공정과, 패키지 성형방법에 따라 몰드 프레스를 사용하여 충분한 압력과 열로 패키지를 형성하는 트랜스퍼 몰딩방식 및 일정한 모양의 용기(LED 공정에서는 몰드 컵이라 지칭함)에 경화성 수지를 부어 패키지를 형성하는 캐스팅 몰딩방식으로 나뉘는 몰딩(Molding) 공정과, 패키지 리드를 커팅하는 트리밍(또는 절단) 공정으로 대별 된다.
이와 같은 공정을 통하여 칩 엘이디를 제조함으로써 생산 기간이 길어지고, 생산 기간을 단축시키기 위해서는 대형의 고가 장비를 사용하여야 한다.
이와 같이 종래에 칩 엘이디를 제조하는 금형으로 조립형 트랜스퍼 금형이 주로 사용되었다. 조립형 트랜스퍼 금형은 리드 프레임 LED를 구리 동판에 타발 금형을 이용하여 형상을 만들어 칩을 안착한 다음에 패키지 성형을 약 100톤의 프레스 압력과 열을 가하여 성형하는 방식이다. 이 조립형 금형의 경우에는 부분품의 누적공차와 PCB와 금형 사이의 공차가 매우 크게 작용하고, 성형된 제품의 성형각도와 제품과 금형 사이의 이형이 되지 않아 작업자가 물리적으로 힘을 가하여 탈착하는 도중에 PCB가 찢어지는 문제점이 있었다.
더욱이 종래의 조립형 트랜스퍼 금형의 경우에 금형을 생산하는 공정으로 대략 19단계, 즉 금형 설계, 자재 구매, 밀링 가공, 열처리 가공, 1차 연삭 가공, 1차 방전 가공, 1차 와이어 방전 가공, 1차 치수 검사, 2차 연삭 가공, 2차 방전 가공, 3차 와이어 방전 가공, 연삭 치수 정삭 가공, 폴리싱 가공, 도금 가공, 완제품 검사서 작성, 부분품 조립, 금형 테스트, 금형 성적서 작성 및 금형 출하 등을 통하여 이루어진다.
이러한 종래의 금형은 복잡한 조립 및 체결 방식이고, 수평 나열식으로 중량이 크며, 부분품 별로 제작 후에 조립하는 공정을 거쳐야 하고, 수동 가공 공정이며, 치수 공차가 커 조립 공차도 커지는 단점과, 전기 히터 바를 금형의 내부에 삽입하여 온도를 상승시키는 방식으로 전력소모가 많은 문제점이 있었다.
따라서 종래 방식은 수평적인 배열에 따라 설치 공간이 매우 넓게 요구되고 생산량에도 문제점이 많으며, 동시에 다수의 설비제어가 필요하여 제품의 불량률이 높았다.
이에 본 출원인은 실용신안등록출원 제2003-0018647호에서 상기와 같은 문제점을 해소하기 위한 것으로, 종래 여러 단계의 공정들을 1회의 공정으로 이루어질 수 있도록 새로운 방식의 금형과 제작설비를 제작하여 칩 엘이디의 생산기간을 단축시키고, 설비를 소형화하며, 별도의 복잡한 제어부를 삭제하여 생산품의 불량률을 최소화하고, 대량 생산뿐만 아니라 소량 생산이 가능한 맞춤형 설비를 구현한 칩 엘이디 패키지용 금형을 제공한 바 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 종래 칩 엘이디 패키지용 금형과는 달리, 칩 엘이디의 해당 적용분야에 따른 칩 엘이디의 캡의 형태를 반구형(반원형)으로 제조할 수 있는 칩 엘이디 패키지용 금형을 제공하는 데 있다.
더욱이 본 발명에서는 상부 금형의 제작성을 향상시키고, 고정을 용이하게 하기 위하여 상부 금형의 측면에 보조금형을 착탈할 수 있도록 한 것이 특징이다.
상기와 같은 목적을 달성하기 위하여 본 발명 칩 엘이디 패키지용 금형은, 칩 엘이디(LED) 패키지용 금형에 있어서,
액상 컴파운드(에폭시)가 주입되는 주입홈과,
일정 간격으로 형성된 복수의 격벽과,(반구 형태의 PACKAGE 형상)
상기 주입홈을 통하여 주입된 액상 컴파운드를 격벽 사이로 공급하는 공급로와,
상기 공급로에 일정 간격으로 형성된 반구형 홈과,
상기 공급로를 형성하는 외측에 형성된 유도벽과,
상기 주입홈의 대각선 방향에 형성되고 주입되는 액상 컴파운드에 의하여 형성된 에어를 외부로 취출하여 액상 컴파운드의 주입이 용이하도록 하는 취출홈과,
상기 금형의 측면 결합공간부에 형성된 복수의 고정공을 포함하는 상부 금형;
상기 상부 금형의 고정공에 결합구로 각각 결합되는 복수의 결합공과,
상기 상부 금형과 결합되어 주입홈으로부터 주입된 액상 컴파운드의 흐름을 유도하는 유도로가 형성된 한 쌍의 보조 금형;
상기 상부 금형의 주입홈과 마주하는 면에 칩 엘이디(LED)를 패키지화하기 위하여 액상 컴파운드(주물)를 주입하는 주입공과,
상기 상부 금형의 고정공과 동일한 위치에 형성된 고정공과,
상기 상부 금형의 취출홈과 마주하는 면에 에어를 취출하는 취출공을 포함하는 하부 금형; 및
상기 상부 금형과 하부 금형에 각각 형성된 고정공을 통하여 상부 금형과 하부 금형을 지지 및 고정하는 고정핀이 포함되어 이루어지고,
상기 상부 금형과 하부 금형의 사이에 복수의 칩 엘이디가 적재된 리드 프레임이 삽입되는 것을 특징으로 한다.
이하 첨부된 도면을 참조하면서 본 발명에 관하여 상세하게 설명하면 다음과 같다.
도 1은 본 발명에 따른 칩 엘이디 패키지용 상부 금형을 나타낸 사시도이고, 도 2는 하부 금형을 나타낸 사시도이다.
먼저, 본 발명의 칩 엘이디 패키지용 금형은 상부 금형(10)과 하부 금형(30) 및 상부 금형(10)의 측면으로부터 결합되는 보조 금형(40, 44)으로 나뉘어진다. 상기 보조 금형(40, 44)이 결합된 상부 금형(10)과 하부 금형(30)의 사이에는 복수의 칩 엘이디가 적재된 리드 프레임이 삽입되고, 상기 상부 금형(10)과 하부 금형(30)에 각각 형성된 고정공(21-23, 33-35)을 통하여 상부 금형(10)과 하부 금형(30)을 지지 및 고정하는 다수의 고정핀(60-62)을 포함한다.
상기 상부 금형(10)은 직사각의 육면체이되, 측면에 보조금형(40, 44)이 결합되는 결합공간부(27, 28)가 형성되고, 일측면이 칩 엘이디가 적재된 리드 프레임을 패키지화 하기 위한 형태로 구성되어 있다.
이러한 상부 금형(10)의 일측, 즉 모서리 부분에는 주입홈(12)이 형성되어 있다. 그 주입홈(12)은 칩 엘이디를 패키지화 하기 위한 액상 컴파운드(에폭시, Compound; 주물)가 하부 금형(30)으로부터 주입되는 부분이다.
격벽(18)은 상부 금형(10)의 일면에 일정 간격으로 형성된 것으로, 리드 프레임에 적재된 칩 엘이디 열이 격벽(18) 사이에 삽입되도록 하는 것이 바람직하다. 그러한, 상기 격벽(18)은 금형에 따라 복수로 배열된다.
공급로(16)는 상기 주입홈(12)을 통하여 주입된 액상 컴파운드(에폭시)를 격벽(18)들 사이로 또는 격벽(18)들의 외주로 공급하는 통로로서, 유도벽(14, 15)내에 형성된다. 상기 유도벽(14, 15)은 액상 컴파운드가 주입되는 통로를 형성하면서 액상 컴파운드가 금형의 외부로 유출되는 것을 방지하는 기능을 포함하고 있다.
상기 공급로(16)에는 일정 간격으로 반구형 홈(19)이 형성되어 있다. 그 반구형 홈(19)은 칩 엘이디의 캡의 형상을 결정하는 것이다. 그리고, 상기 격벽(18)과 공급로(16) 사이에는 단턱이 형성되어 있다.
취출홈(26)은 상부 금형(10)의 타측, 즉 상기 주입홈(12)의 대각선 방향에 형성되고, 주입홈(12)으로부터 주입되는 액상 컴파운드로 인하여 상기 격벽(18) 및 공급로(16)에 존재하는 에어를 외부로 취출하여 액상 컴파운드의 주입이 용이하도록 하는 것이다.
상기 상부 금형(10)에는 상면과 하면을 관통하는 하나 이상의 고정공(21-23)이 형성되어 있고, 그 고정공(21-23)은 고정핀(60-62)을 삽입하여 상부 금형(10)과 하부 금형(30)을 일체로 지지하거나 고정하는 역할을 하는 것이다.
이와 같이 상부 금형(10)은 칩 엘이디의 크기와 형상 그리고 생산량에 따라 격벽(18)의 간격 및 수와 공급로(16)에 형성된 반구형 홈(19)을 증감하여 설계할 수 있다.
또한, 상부 금형(10)의 측면에는 결합공간부(27, 28)가 형성되고, 그 결합공간부(27, 28)가 형성된 측면에는 복수의 고정공(24, 25)이 각각 형성된다. 상기 고정공(24, 25)은 보조 금형(40, 44)을 결합하기 위한 것이다.
한 쌍의 보조 금형(40, 44)은 상기 상부 금형(10)의 고정공(24, 25)에 결합구(42, 46)로 각각 결합되는 복수의 결합공(41, 45)이 형성되고, 상부 금형(10)과 결합되어 주입홈(12)으로부터 주입된 액상 컴파운드의 흐름을 유도하는 유도로(43, 47)가 형성되어 있다. 또한, 그 한 쌍의 보조 금형(40, 44)은 상부 금형(10)의 측면에 형성된 결합공간부(27, 28)에 각각 결합되어 상부 금형(10)의 주입홈(12)으로부터 유입된 액상 컴파운드가 공급로(16)로 공급되도록 한다.
다음은 하부 금형(30)에 관하여 설명하면, 먼저, 하부 금형(30)에는 상기 상부 금형(10)의 주입홈(12)과 마주하는 면에 칩 엘이디를 패키지화 하기 위하여 액상 컴파운드(에폭시)를 주입하는 주입공(31)이 형성되고, 상부 금형(10)의 취출홈(26)과 마주하는 면에 에어를 취출하는 취출공(32)이 형성되어 있다. 상기 주입공(31) 및 취출공(32)은 하부 금형(30)의 측면으로부터 상면으로 형성되고, 더욱이 측면에서 상면으로 갈수록 좁아지는 구멍의 형태이다. 또한, 상기 취출공(32)은 주입공(31)과 동일한 크기와 형상으로 관통되어 있지만, 필요에 따라 관통되는 크기와 형상을 크게 또는 작게 할 수 있다.
또한, 하부 금형(30)에는 상기 상부 금형(10)의 고정공(21-23)과 동일한 위치에 각각 동일한 고정공(33-35)이 형성되어 있다.
상기 상부 금형(10)과 하부 금형(30)에 각각 동일한 위치에 동일한 개수로 형성된 고정공(21-23, 33-35)에는 상부 금형(10)과 하부 금형(30)을 지지하고 고정하기 위하여 고정핀(60-62)이 결합된다. 그 고정핀(60-62)은 고정공(21-23, 33-35)과 밀접하게 삽입되는 것이 좋다.
한편, 상기 상부 금형(10)과 하부 금형(30)의 사이에 복수의 칩 엘이디가 적재된 리드 프레임(70)이 삽입되는데, 리드 프레임(70)에는 복수의 칩 엘이디가 적재되어 접착제 등으로 고정되어 있다. 이는 도 3의 칩 엘이디 패키지용 금형의 결합상태를 나타낸 도면을 참조하면 알 수 있다.
또한, 상기 상부 금형(10)과 하부 금형(30)이 결합된 상태에서 상부 금형(10)의 상단으로부터 소정의 압력으로 가압하기 위하여 가압 프레스(100)의 가압력을 전달하는 가압용 보호 덮개(50)가 구성된다. 이때, 상기 가압용 보호 덮개(50)는 상부 금형(10)에 직접 가압 프레스(100)가 가압되지 않도록 하여 상부 금형(10)을 보호하고 가압 프레스(100)의 가압력을 금형 전체에 골고루 가해지도록 하는 역할을 한다.
상부 금형(10)과 하부 금형(30) 사이에 리드 프레임(70)을 삽입하고 고정핀(60-62)으로 고정된 금형을 1단 이상 복수로 적재한 상태에서 금형의 상단에는 가압용 보호 덮개(50)를 적재하여 가압한 후에 하부 금형(10)의 주입공(31)을 통하여 순차적으로 액상 컴파운드를 주입함으로서 칩 엘이디의 대량생산이 가능하다.
본 발명의 일체형 금형은 금형 사이에 자연 이형이 가능하도록 설계하였고, 무 볼트 체결 방식으로 재질의 온도 변화를 감소시키기 위하여 장시간 동안 소재를 상온에서 방치한 후에 가공하는 특수 열처리 공법을 적용하였다. 즉, 소재의 성질 제거를 위하여 자연 온도 및 산화방지를 하였고, 고온 진공의 열처리(1,280℃) 및 액화 질소 열처리(－195℃)를 실시하였다. 더욱이 패키지의 형상부 및 PCB와 금형과의 이형이 용이하도록 연삭 공정 작업시에 각 공동부(cavity)의 형상 조도를 가공할 때에 폴리싱 작업과 치수 가공 작업을 기계적인 방법으로 가공하였다.
이와 같이 구성된 본 발명의 칩 엘이디(LED) 패키지용 금형을 이용하여 칩 엘이디(LED)를 몰드 공정에서 패키징하는 과정을 설명한다.
먼저, 상부 금형(10)과 하부 금형(30) 및 보조금형(40, 44)을 각각 준비한 후에 상부 금형(10)에 보조금형(40, 44)을 결합한다. 즉, 상부 금형(10)의 측면에 형성된 결합공간부(27, 28)에 보조 금형(40, 44)의 유도로(43, 47)가 상부 금형(10)과 마주하도록 각각 위치시킨 다음에 보조 금형(40, 44)의 결합공(41, 45) 및 상부 금형(10)의 고정공(24, 25)을 통하여 결합구(42, 46)로 각각 결합한다. 그리고 상기 상부 금형(10) 및 하부 금형(30)의 사이에 와이어 본딩(Wire Bonding) 및 다이 본딩(Die Bonding)이 완료된 칩 엘이디가 적재된 리드 프레임(70)을 삽입하여 적층한다. 금형에 안착된 리드 프레임(70)을 오븐에서 약 80℃로 30분 동안 예열한 후에 프레스를 열 히터 송풍방식과 전기 히타봉으로 가열한다. 이때, 적층한 후에 상부 금형(10) 및 하부 금형(30)에 형성된 고정공(21-23, 33-35)을 통하여 고정핀(60-62)을 삽입하여 고정시킨다. 그리고 상부 금형(10)의 상단에 가압용 보호 덮개(50)를 적층한다. 가압용 보호 덮개(50)에도 다수의 고정공이 형성되어 있어 상기 고정핀(60-62)으로 고정시킬 수 있다.
다음으로, 상기 가압용 보호 덮개(50)의 상단에 가압 프레스(100)로 일정의 압력으로 가압한다. 여기에서 가압 프레스(100)로 가압하는 압력은 기본적으로 상부 금형(10) 및 하부 금형(30)의 적층 단수에 따라 0.8∼20톤이 가해진다.
이와 같이 금형이 고정된 후에 하부 금형(30)의 주입공(31)을 통하여 액상 컴파운드를 주입한다. 상기 주입공(31)을 통하여 주입되는 액상의 실리콘으로 약 0.5∼3cc를 주입하고, 주입이 완료되면 취출공(32)을 통하여 액상 컴파운드 액이 유출되는지의 여부를 확인한다. 즉, 상기 주입공(31)을 통하여 주입된 액상 컴파운드는 상부 금형(10)의 주입홈(12)을 통하여 보조금형(40, 44)의 유도로(43, 47) 및 상부 금형(10)의 격벽(18) 사이의 공급로(16)를 통하여 주입되면서 그 공급로(16)의 반구형 홈(19)에 채워진다. 이때, 상부 금형(10)의 취출홈(26) 및 하부 금형(30)의 취출공(32)을 통하여 에어가 배출된 후에 액상 컴파운드가 배출되는지를 확인한다. 액상 컴파운드의 배출이 확인되면, 액상 컴파운드의 주입이 완료된 것이므로 리드 프레임(70)을 취출한다. 즉 가압 프레스(100)의 가압 작동을 중지시키고 가압용 보호 덮개(50)를 벗겨낸 다음에 상부 금형(10)과 하부 금형(30) 사이에서 리드 프레임(70)을 분리하여 취출한다. 그리고 액상 컴파운드의 주입이 완료된 후에 프레임의 소결상태를 확인한 후에 리드 프레임(70)을 취출하는 것이 바람직하다.
다음으로 금형으로부터 취출된 리드 프레임(70)을 절단 및 가공하여 칩 엘이디를 패키징 한다. 그리고 사용한 금형은 세척 후에 금형 보관함에 대기토록 한다. 또한, 금형의 부식을 방지하기 위하여 크롬 도금 처리한다. 온도와 습도를 적절히 관리하는 것이 좋다. 도 4는 칩 엘이디(80)를 절단 및 가공한 상태를 나타낸 사시 도이다.
본 발명은 상부 금형(10) 및 보조 금형(40, 44)과 하부 금형(30)의 일체형 구조를 갖는 금형으로, 수직 계단식으로 초경량이고, 제조 공정은 13단계로서 종래의 1차 방전 가공, 1차 와이어 방전 가공, 1차 치수 검사, 2차 연삭 가공, 폴리싱 가공, 크롬 도금공정으로 나뉘며, 부분 부품 조립을 삭제하였다. 그리고 기계식 가공 공정으로 폴리싱을 하고, 치수 공차를 최소화하여 조립 누적 공차를 없앴다.
이와 같이 본 발명의 금형은 소형화 및 경량화가 가능한 것으로, 정밀한 금형을 제작할 수 있고, 특히 가공에 의한 조립 공차를 제거하고, 특히 제품의 제작공정을 현저하게 감소시킨 것이다.
더욱이 본 발명의 금형은 단순히 합성수지 사출성형 제품에만 한정되지 않고, 합성수지의 중공성형 및 반응이 동반되는 합성수지 사출성형(Reactive Injection Molding), 금속 주물성형 및 세라믹 성형에도 동일하게 적용될 수 있다.
또한, 본 발명의 금형을 적용한 제품으로 칩 엘이디를 포함하여 영상 송출 및 정보 전달용 등으로 사용되는 적외선 다이오드나 블루 및 화이트 램프 등이 있다.
상술한 바와 같이 본 발명에 의한 칩 엘이디 패키지의 금형에 의하면, SMD(Surface Mounted Device) 칩 엘이디(LED) 반구 형태의 패키지용 금형으로서 상부 금형, 보조금형 및 하부 금형, 가압용 보호 덮개, 고정핀 등으로 구성된 것인 바, 종래 여러 단계의 공정들을 1회의 공정으로 이루어질 수 있도록 새로운 방식의 금형과 제작설비를 제작하여 칩 엘이디의 생산 기간을 단축시키고, 설비를 소형화하며, 별도의 복잡한 제어부를 삭제하여 생산품의 불량률을 최소화 하였고, 칩 엘이디의 캡의 형상을 반구형으로 제작하기 위한 금형이다.
또한, 본 발명은 금형 제품의 생산에 따른 생산성 향상 및 생산원가를 절감한 효과를 갖는 것으로, 상술한 실시예에만 한정되지 않고, 당업자가 용이하게 변경, 첨삭 또는 치환할 수 있을 것이다.

Claims (2)

  1. 칩 엘이디(LED) 패키지용 금형에 있어서,
    액상 컴파운드(에폭시)가 주입되는 주입홈과,
    일정 간격으로 형성된 복수의 격벽과,(반구 형태의 PACKAGE 형상)
    상기 주입홈을 통하여 주입된 액상 컴파운드를 격벽 사이로 공급하는 공급로와,
    상기 공급로에 일정 간격으로 형성된 반구형 홈과,
    상기 공급로를 형성하는 외측에 형성된 유도벽과,
    상기 주입홈의 대각선 방향에 형성되고 주입되는 액상 컴파운드에 의하여 형성된 에어를 외부로 취출하여 액상 컴파운드의 주입이 용이하도록 하는 취출홈과,
    상기 금형의 측면 결합공간부에 형성된 복수의 고정공을 포함하는 상부 금형;
    상기 상부 금형의 고정공에 결합구로 각각 결합되는 복수의 결합공과,
    상기 상부 금형과 결합되어 주입홈으로부터 주입된 액상 컴파운드의 흐름을 유도하는 유도로가 형성된 한 쌍의 보조 금형;
    상기 상부 금형의 주입홈과 마주하는 면에 칩 엘이디(LED)를 패키지화하기 위하여 액상 컴파운드(주물)를 주입하는 주입공과,
    상기 상부 금형의 고정공과 동일한 위치에 형성된 고정공과,
    상기 상부 금형의 취출홈과 마주하는 면에 에어를 취출하는 취출공을 포함하 는 하부 금형; 및
    상기 상부 금형과 하부 금형에 각각 형성된 고정공을 통하여 상부 금형과 하부 금형을 지지 및 고정하는 고정핀이 포함되어 이루어지고,
    상기 상부 금형과 하부 금형의 사이에 복수의 칩 엘이디가 적재된 리드 프레임이 삽입되는 것을 특징으로 하는 칩 엘이디 패키지용 금형.
  2. 제1항에 있어서, 상기 상부 금형을 가압하기 위하여 가압 프레스의 가압력을 전달하는 가압용 보호 덮개를 더 포함하는 칩 엘이디 패키지용 금형.
KR1020040054113A 2004-07-12 2004-07-12 칩 엘이디 패키지용 금형 KR100562443B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040054113A KR100562443B1 (ko) 2004-07-12 2004-07-12 칩 엘이디 패키지용 금형

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040054113A KR100562443B1 (ko) 2004-07-12 2004-07-12 칩 엘이디 패키지용 금형

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20-2003-0025547U Division KR200331033Y1 (ko) 2003-08-04 2003-08-04 칩 엘이디 패키징 금형 (개별 반구형 Package 형태)

Publications (2)

Publication Number Publication Date
KR20050016000A KR20050016000A (ko) 2005-02-21
KR100562443B1 true KR100562443B1 (ko) 2006-03-17

Family

ID=37226671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040054113A KR100562443B1 (ko) 2004-07-12 2004-07-12 칩 엘이디 패키지용 금형

Country Status (1)

Country Link
KR (1) KR100562443B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875204B1 (ko) * 2007-06-04 2008-12-19 주식회사 프로텍 칩 엘이디의 칩 보호용 수지몰드의 성형방법
KR100991763B1 (ko) 2008-05-08 2010-11-03 양우진 발광 다이오드 모듈의 제조 장치, 제조 방법 및 제조시스템

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715722B1 (ko) * 2006-03-03 2007-05-08 서주환 Ｌｅｄ패키지의 메탈홀더 성형용 금형지그와 이를 이용한메탈홀더 성형방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04345073A (ja) * 1991-05-22 1992-12-01 Sharp Corp 光半導体装置の製造方法
JPH10144963A (ja) * 1996-11-05 1998-05-29 Sanyo Electric Co Ltd Ｌｅｄ光源及びその製造方法
JP2001168400A (ja) * 1999-12-09 2001-06-22 Rohm Co Ltd ケース付チップ型発光装置およびその製造方法
JP2003163378A (ja) * 2001-11-26 2003-06-06 Citizen Electronics Co Ltd 表面実装型発光ダイオード及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04345073A (ja) * 1991-05-22 1992-12-01 Sharp Corp 光半導体装置の製造方法
JPH10144963A (ja) * 1996-11-05 1998-05-29 Sanyo Electric Co Ltd Ｌｅｄ光源及びその製造方法
JP2001168400A (ja) * 1999-12-09 2001-06-22 Rohm Co Ltd ケース付チップ型発光装置およびその製造方法
JP2003163378A (ja) * 2001-11-26 2003-06-06 Citizen Electronics Co Ltd 表面実装型発光ダイオード及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875204B1 (ko) * 2007-06-04 2008-12-19 주식회사 프로텍 칩 엘이디의 칩 보호용 수지몰드의 성형방법
KR100991763B1 (ko) 2008-05-08 2010-11-03 양우진 발광 다이오드 모듈의 제조 장치, 제조 방법 및 제조시스템

Also Published As

Publication number Publication date
KR20050016000A (ko) 2005-02-21

Similar Documents

Publication Publication Date Title
TWI620641B (zh) 樹脂成形裝置及樹脂成形品製造方法
KR101254860B1 (ko) 전자 부품의 압축 수지 밀봉 성형 방법 및 그를 위한 장치
JP6560498B2 (ja) 樹脂封止方法及び樹脂成形品の製造方法
US20080020510A1 (en) Fabrication method of semiconductor device
CN103545224A (zh) 树脂模塑装置和树脂模塑方法
KR100562443B1 (ko) 칩 엘이디 패키지용 금형
CN109382959A (zh) 树脂成形装置及树脂成形品制造方法
JP4836547B2 (ja) 成形済マトリクス型リードフレームのゲート切断方法
TWI681860B (zh) 成形用模具
JP2005191064A (ja) 樹脂封止方法および樹脂封止装置
JP6423677B2 (ja) 成形金型、成形装置および成形品の製造方法
KR200331033Y1 (ko) 칩 엘이디 패키징 금형 (개별 반구형 Package 형태)
KR20060010051A (ko) 칩 엘이디 패키지용 금형
KR200331032Y1 (ko) 칩 엘이디 패키징 금형
KR200331034Y1 (ko) 칩 엘이디 패키징 금형 (각도 반구형 Package 형태)
KR100421399B1 (ko) 칩 엘이디 패키징 방법 및 그 금형 시스템
KR102202436B1 (ko) 수지 성형 장치, 수지 성형 방법, 및 수지 성형품의 제조 방법
JP7034702B2 (ja) 樹脂成形装置及び樹脂成形品の製造方法
KR200325210Y1 (ko) 칩 엘이디 패키지용 금형
WO2018139631A1 (ja) 樹脂封止装置及び樹脂封止方法
JP5428903B2 (ja) 樹脂封止金型装置
KR20070035725A (ko) 2단 게이트 구조를 갖는 몰딩용 다이
JP2004311855A (ja) 電子部品の樹脂封止成形用金型
CN219768926U (zh) 一种芯片封装快速验证组合模具
KR100847581B1 (ko) 반도체 소자용 금형장치

Legal Events

Date Code Title Description
A108 Dual application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090205

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee