JP2005191064A - 樹脂封止方法および樹脂封止装置 - Google Patents

樹脂封止方法および樹脂封止装置 Download PDF

Info

Publication number
JP2005191064A
JP2005191064A JP2003427124A JP2003427124A JP2005191064A JP 2005191064 A JP2005191064 A JP 2005191064A JP 2003427124 A JP2003427124 A JP 2003427124A JP 2003427124 A JP2003427124 A JP 2003427124A JP 2005191064 A JP2005191064 A JP 2005191064A
Authority
JP
Japan
Prior art keywords
resin
substrate
sealing
intermediate plate
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003427124A
Other languages
English (en)
Other versions
JP4417096B2 (ja
Inventor
Masahiro Koike
昌弘 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2003427124A priority Critical patent/JP4417096B2/ja
Publication of JP2005191064A publication Critical patent/JP2005191064A/ja
Application granted granted Critical
Publication of JP4417096B2 publication Critical patent/JP4417096B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 基板の両面を同時に、それぞれ異なる条件で樹脂封止可能にする。
【解決手段】 半製品２４を載せて中間プレート２を上金型１と中間プレート２との間に挿入して型締め動作を行うと、樹脂供給手段１７が接続されているポット１２、カル４、ランナー５、ゲート６、キャビティ７によって上側の樹脂流路が、樹脂供給手段１８が接続されているポット１３、カル１０、ランナー１１，１４、ゲート９、キャビティ８によって下側の樹脂流路がそれぞれ構成される。これらは互いに独立し、合流や干渉する部分は全く存在しない。この状態で、樹脂供給手段１７およびプランジャー１５によって上側の樹脂流路に樹脂を供給して樹脂封止し、樹脂供給手段１８およびプランジャー１６によって下側の樹脂流路に樹脂を供給して樹脂封止する。上側と下側の樹脂流路にそれぞれ異なる樹脂を用いて異なる条件下で同時に封止が行える。
【選択図】図１

Description

本発明は、半導体装置の製造工程中に、基板の両面を樹脂で封止する方法およびそのための装置に関する。
従来、基板の両面に半導体素子を搭載して、両面をそれぞれ樹脂によって封止したパッケージ構造の半導体装置が存在する。また、最終的には２枚の基板に分離するが、樹脂封止工程においては２枚の基板の半導体素子搭載面と反対側の面同士を積層した状態にして、その両側を樹脂によって封止し、その後で両基板を分離させることによって生産効率を向上させた半導体装置の製造方法がある。
前者の例としては、基板の一方の面に対してトランスファーモールディングによって樹脂封止を行い、もう一方の面に対してポッティングによって樹脂封止を行うなど、２度の封止工程を行うことにより半導体装置のパッケージを形成する方法（第１の従来例）が一般的である。
また、後者の例としては、特許文献１に記載されているように、同一構成のＢＧＡ（Ball Grid Array）パッケージを得るために、図１３に示すように、２枚の基板１０１，１０２のはんだボール面同士を対向させた状態で、補強板１０３などを介して仮固着し、このように積層された基板を樹脂封止金型内に配置し、一度のトランスファーモールディングによって両面上に同一の樹脂を供給して封止し、その後に２枚の基板１０１，１０２を補強板１０３から分離して、パッケージングされた複数の半導体装置を得る方法（第２の従来例）がある。なお、封止用の樹脂１０４は同一の樹脂ポットから注入される。
特開２００１−４４２２５号公報
第１の従来例では、はんだボール搭載面がポッティング封止される構成になる場合が多く、その場合には高さを均一に形成することが困難であり、半導体装置を他部材に取り付けた際の高さを正確に規定することが困難であった。また、２度の封止工程を行うため、樹脂硬化のための加熱処理も２度行われ、それによって製造時間の延長や半導体装置の性能の劣化が生じた。
第２の従来例では、同一のポット（射出機構）から、積層状態の基板の両面に樹脂１０４が供給される。図１４（ａ）に示すように、１つのポットからカル１０５を介して１列のランナー１０６ａに樹脂が供給されるとともに、貫通穴を介して他の列のランナー１０６ｂにも樹脂が供給される構成の場合には、ゲート１０７，１０８へ向かって同一方向から樹脂１０４が流入されるため、ランナー１０６ａ，１０６ｂおよびゲート１０７，１０８の除去が非常に困難である。また、図１４（ｂ）に示すように、上下に２系統のカル１０９およびランナー１１０が設けられている構成の場合でも、同一のポットから樹脂１０４が供給されるため、上下の樹脂の充填バランスが不安定になり、封止条件の許容範囲が狭くなって封止品質の安定が困難になる。さらに、同一のポットから樹脂１０４を供給するため、上下両面を同一条件で封止することしかできず、様々な多品種製造に対応することはできないなどの問題点があった。
そこで本発明の目的は、基板の両面を同時にトランスファーモールディングによって樹脂封止することができ、しかも両面をそれぞれ異なる条件にて封止することができる半導体装置の樹脂封止方法および樹脂封止装置を提供することにある。
本発明は、基板の両面を実質的に同時に樹脂で封止する樹脂封止方法において、基板の両面にそれぞれ設けられている少なくとも２系統の樹脂流路が互いに干渉せずかつ合流せず独立した状態で、各樹脂流路にそれぞれ異なる条件によって樹脂を供給し、供給された樹脂を前記基板の両面にて固化させることを特徴とする。これによって、基板両面の樹脂封止をそれぞれ異なる条件で実施することができる。また、各樹脂流路にはそれぞれ異なる樹脂を供給してもよい。
上金型と下金型を接合させることによって、両金型と基板の間に樹脂流路を形成してもよい。その場合、構成が簡単で装置のコストが低く抑えられる。また、上金型と中間プレートと下金型とを接合させることによって、両金型と中間プレートと基板との間に樹脂流路を形成してもよい。その場合、パッケージ形状のバリエーションをさらに広げることができる。そして、中間プレートを、基板を搭載した状態で両金型間に進入させ、基板の両面に樹脂を供給して封止を行った後、中間プレートを、樹脂封止された基板を搭載した状態で両金型間から退出させてもよい。このように中間プレートを基板の搬送手段として用いると、作業効率が良く便利である。
基板の両面の樹脂封止をいずれもトランスファーモールディングによって行うと、寸法精度が良好であるため好ましい。
本発明は、基板の両面を樹脂で封止する樹脂封止装置において、少なくともポットとカルとランナーとキャビティとからなる樹脂流路を、少なくとも２系統有しており、各樹脂流路は互いに干渉せずかつ合流せず独立していることを特徴とする。
各樹脂流路のポットにはそれぞれ異なる樹脂供給手段が接続されていてもよい。
上金型と下金型とを有し、型締め時に両金型と基板との間に樹脂流路が形成される構成であってもよい。また、上金型と中間プレートと下金型とを有し、型締め時に両金型と中間プレートと基板との間に樹脂流路が形成される構成であってもよい。その場合、中間プレートは、基板を搭載した状態で両金型間に進入可能であり、かつ両金型間から退出可能であることが好ましい。
本発明によると、基板の両面を実質的に同時に樹脂で封止することができ、しかも両面を異なる条件や異なる樹脂材料で封止することができる。従って、複雑なパッケージ構造を容易かつ迅速に形成できる。また、積層状態の基板を対象として樹脂封止を行い、樹脂封止後に基板を分離させる場合には、多種の半導体装置を一括して大量に生産することができ、その際のパッケージ形態の制約が殆どない。
これらの樹脂封止は、全てトランスファーモールディングによって行うことができるため、寸法精度がよい。
また、樹脂流路を短くして樹脂流路中での樹脂の特性劣化を防げるとともに、基板両面の樹脂流路の長さを等しくすることによって、基板の両面の条件の差を無くすことができる。
基板の一方の面に設けられた樹脂流路から貫通孔を介して他方の面に樹脂を供給する場合に比べて、樹脂流路を短縮できるため、樹脂の特性劣化を最低限にすることができる。また、基板の両面の樹脂流路を実質的に同じ長さに形成することによって、所望の封止条件を得やすくなる。
以下、本発明の実施の形態について図面を参照して説明する。
本実施形態の封止装置は、図１〜４に示すように、上パッケージを形成する上金型１と、下パッケージを形成する中間プレート２と、ランナー部を形成する下金型３とを有している。図１〜５に示す上金型１には、樹脂を流動させるためのカル４とランナー５とゲート６と、上パッケージを形成するキャビティ７が形成されている。図１〜４，６に示す中間プレート２には、下パッケージを形成するためのキャビティ８およびゲート９と、別系統として樹脂を均等に流動させるためのカル１０およびランナー１１が形成されている。図１〜４，７に示す下金型３には、樹脂を供給する２つのポット１２，１３が形成されており、中間プレート２のゲート９まで樹脂を搬送するためのランナー１４も形成されている。図１に示すように（その他の図面では省略しているが）、下金型３の２つのポット１２，１３内にはプランジャー１５，１６がそれぞれ配置され、さらにこのポット１２，１３にはそれぞれ異なる樹脂供給手段１７，１８が接続されている。
また、図６に示すように中間プレート２には、保持爪２５（図９参照）によって保持されるための凹部２６ａ，２６ｂが設けられており、図５に示すように上金型１および下金型３には、保持爪２５を逃がして当接を避けるための切り欠き部２７，２８が設けられている。
図８に示すように、各金型には製品イジェクト用のエジェクターピンが埋設されている。具体的には、上金型１には、上パッケージ用エジェクターピン２９と、ばね３０で付勢されている中間プレートエジェクト用リターンピン３１が設けられている。中間プレート２には、下パッケージ用エジェクターピン３２とランナー保持ピン３３が設けられている。下金型３には、ランナーエジェクターピン３４が設けられている。各エジェクターピンの構成および動作については従来より公知のあらゆる構成および方法を使用できるので、詳細な説明は省略する。
次に、このような構成の封止装置を用いる本実施形態の封止方法（半製品２４のパッケージング）について図９を参照して説明する。ここでいう半製品２４とは、図１に示すように、１対の基板１９，２０が仮固定板２１を介して積層固定されて各面に半導体素子２２，２３がそれぞれ実装されたものである。
まず、図９（ａ）に示すように、型開き状態において、半製品２４が載せられた中間プレート２を、図示しないローダハンドによってクリーニングを実施しながら、上金型１と中間プレート２との間に挿入する。次に、保持爪２５を適切なタイミングで作動させて、図９（ｂ）に示すように、中間プレート２を下金型３上に置いて保持する。これによって、下金型３と中間プレート２とが実質的に一体化する。樹脂供給手段１７，１８からポット１２，１３に封止用の樹脂を供給してから、型締め動作を行って、図９（ｃ）に示すように中間プレート２と上金型１とによって半製品２４を挟持させる。このとき、図１に示すように、樹脂供給手段１７が接続されているポット１２、カル４、ランナー５、ゲート６、キャビティ７が連通して、上側の樹脂流路が構成される。同様に、樹脂供給手段１８が接続されているポット１３、カル１０、ランナー１１，１４、ゲート９、キャビティ８が連通して、下側の樹脂流路が構成される。これらの樹脂流路は外部に対してシールされている。そして、上側の樹脂流路と下側の樹脂流路は互いに完全に独立しており、合流や干渉する部分は全く存在しない。なお、型開き動作や型締め動作は、図１０に概略的に示すプレス機構３５を用いて行われる。プレス機構３５については従来より公知のあらゆる構成のものを使用できるので、詳細な説明は省略する。
図１，３，９（ｃ）に示す型締め状態において、樹脂供給手段１７およびプランジャー１５によって上側の樹脂流路に封止用の樹脂を供給して、基板１９上の半導体素子２２およびその周囲を封止するとともに、樹脂供給手段１８およびプランジャー１６によって下側の樹脂流路に封止用の樹脂を供給して、基板２０上の半導体素子２３およびその周囲を封止する。このとき、前記したように樹脂供給手段１７および上側の樹脂流路と、樹脂供給手段１８および下側の樹脂流路とは完全に独立しているため、それぞれ異なる樹脂を用いて異なる条件下で同時に封止を行うことができる。すなわち、樹脂供給手段１７と１８で異なる樹脂を供給できるのみならず、プランジャー１５と１６の動作を独立して制御することができるため、樹脂の温度や射出速度や射出温度等の条件も異なるように設定することができる。従って、基板１９に対する樹脂封止と基板２０に対する樹脂封止とは完全に別工程として互いに干渉されずに自在に行うことができ、しかも同時に封止処理を行うことができる。なお、図１１に概略的に示すトランスファーユニット３６には、上側の樹脂流路に樹脂を射出させるプランジャー１５に、中間プレート２および半製品２４の基板または図示しないフレームに相当する厚さを吸収するためのアジャスター機構３７が接続されている。このアジャスター機構３７によって、上側の樹脂流路と下側の樹脂流路に同時に射出を開始したり、異なる任意のタイミングで射出を開始したりすることができる。トランスファーユニット３６およびアジャスター機構３７については従来より公知のあらゆる構成のものを使用できるので、詳細な説明は省略する。
このようにして樹脂の射出が完了したら、樹脂を硬化させた後に型開きする。このとき、まず上金型１に設けられている上パッケージエジェクターピン２９と、中間プレート２が上金型１に食いつかないようにするリターンピン３１とによって、図９（ｄ）に示すように半製品２４および中間プレート２を上金型からエジェクトする（離れさせる）。その後、保持爪２５を作動させて、図９（ｅ）に示すように中間プレート２と下金型３とを離れさせる。このとき、下金型３にランナーおよびカルを保持させた状態で中間プレート２を離れさせて半製品２４からランナーおよびカルを取り除いてもよいが、ランナーおよびカルを下金型３からエジェクトして全て中間プレート２へ保持させてもよい。そして、ローダハンドによって、樹脂封止された半製品２４を載せた状態のまま中間プレート２を搬出する。搬出された中間プレート２は、図示しないエジェクト部において半製品２４をエジェクトされる。ランナーおよびカルが半製品２４に保持されている場合には、カル、ランナー、ゲートを除去する。なお、半製品２４を載せた状態のまま中間プレート２を図示しない後工程の処理装置へ搬送してもよい。さらに、例えば樹脂封止後の半製品２４を中間プレート２から収納部へ搬送して、エージング工程等の次工程に供給してもよい。
半製品２４は、各基板１９，２０がそれぞれ仮固定板２１から分離され、その後各基板１９，２０がそれぞれ所望の形状に切断されて、製品（半導体装置）が完成する。なお、前記した封止工程を連続的に行う場合には、樹脂封止された半製品２４が取り除かれた後に、中間プレート２はクリーニングされ、次に樹脂封止すべき半製品２４がセットされた状態で、次の樹脂封止工程まで待機する
なお、上金型１のエジェクト機構は、フィルムによって離型させる構成にすることもできる。中間プレート２は、半製品を適温に保持しながら搬送するように温度調節機構を有していてもよい。
本実施形態によると、基板の両面にそれぞれ独立した樹脂流路（カルおよびランナー）が設けられているので、両面の樹脂封止をそれぞれ異なる条件や異なる樹脂材料で実施することができる。また、両面の樹脂流路のキャビティの形状を変えることによって、基板の両面を異なる形状にパッケージングすることができる。この両面の樹脂封止をいずれもトランスファーモールディングで実質的に同時に行うことができるので、製造コストと工程の削減が可能である。
基板の一方の面に設けられた樹脂流路から貫通孔を他方の面に樹脂を供給する場合に比べて、樹脂流路を短縮できるため、樹脂の特性劣化を最低限にすることができる。また、基板の両面の樹脂流路を実質的に同じ長さに形成することによって、所望の封止条件を得やすくなる。
トランスファーユニット３６にアジャスター機構３７が設けられているため、このアジャスター機構３７を調整することによって任意のタイミングで樹脂封止することができ、高機能の複合パッケージ封止が容易に可能になる。中間プレートが設けられているため、様々な形態のパッケージへの応用範囲をさらに広げることができる。
なお、前記した説明では、積層された状態の基板の両面に樹脂封止した後に、２枚に分離する例について説明したが、１枚の基板の両面に樹脂封止するパッケージを形成することもできる。基板の一方の面の樹脂封止は、単に反り対策等のための補強用であってもよい。
次に、本発明の第２の実施形態について図１２を参照して説明する。なお、第１の実施形態と同様の部分については説明を省略する。
本実施形態では、中間プレートを用いず、下金型１にカル１０、ランナー１１、キャビティ８を設けている。なお、ランナー１１およびキャビティ８の形状を変更することによって、図１２に示すように複数の半導体素子を一括封止する場合に限らず、図１と同様に半導体素子を個別に封止する場合にも対応可能である。
本実施形態では、第１の実施形態と同様な効果に加えて、中間プレートを必要としないため、装置の簡略化が図れ、低コストで量産能力の向上を図ることができる。
本発明の樹脂封止装置の、図５のＡ−Ａ線の位置で切断した断面図である。 図１に示す樹脂封止装置の、図５のＡ−Ａ線の位置で切断した分解断面図である。 図１に示す樹脂封止装置の、図５のＢ−Ｂ線の位置で切断した断面図である。 図１に示す樹脂封止装置の、図５のＢ−Ｂ線の位置で切断した分解断面図である。 （ａ）は図１に示す樹脂封止装置の上金型の底面図、（ｂ）はその正面図、（ｃ）はその側面図である。 図１に示す樹脂封止装置の中間プレートの底面図、（ｂ）はその正面図、（ｃ）はその側面図である。 （ａ）は図１に示す樹脂封止装置の下金型の平面図、（ｂ）はその正面図、（ｃ）はその側面図である。 図１に示す樹脂封止装置のエジェクターピンの構成を概略的に示す分解断面図である。 （ａ）〜（ｅ）は本発明の第１の実施形態の樹脂封止方法を工程順に示す概略断面図である。 図１に示す樹脂封止装置において用いられるトランスファーユニットを示す概略断面図である。 図１に示す樹脂封止装置において用いられるプレス機構を示す概略断面図である。 本発明の樹脂封止装置の他の実施形態を示す断面図である。 従来のパッケージングされた半導体装置の半製品の一例を示す断面図である。 図１３に示す従来の半導体装置の製造方法を例示する概略断面図である。
符号の説明
１ 上金型
２ 中間プレート
３ 下金型
４ カル
５，１１，１４ ランナー
６，９ ゲート
７，８ キャビティ
１０ カル
１２，１３ ポット
１５，１６ プランジャー
１７，１８ 樹脂供給手段
１９，２０ 基板
２１ 仮固定板
２２，２３ 半導体素子
２４ 半製品
２５ 保持爪
２６ａ，２６ｂ 凹部
２７，２８ 切り欠き部
２９ 上パッケージ用エジェクターピン
３０ ばね
３１ 中間プレートエジェクト用リターンピン
３２ 下パッケージ用エジェクターピン
３３ ランナー保持ピン
３４ ランナーエジェクターピン
３５ プレス機構
３６ トランスファーユニット
３７ アジャスター機構

Claims (12)

  1. 基板の両面を実質的に同時に樹脂で封止する樹脂封止方法において、
    前記基板の両面にそれぞれ設けられている少なくとも２系統の樹脂流路が互いに干渉せずかつ合流せず独立した状態で、前記各樹脂流路にそれぞれ異なる条件によって樹脂を供給し、供給された樹脂を前記基板の両面にて固化させることを特徴とする樹脂封止方法。
  2. 前記各樹脂流路にはそれぞれ異なる樹脂を供給する、請求項１に記載の樹脂封止方法。
  3. 上金型と下金型を接合させることによって、両金型と前記基板の間に前記樹脂流路を形成する、請求項１または２に記載の樹脂封止方法。
  4. 上金型と中間プレートと下金型とを接合させることによって、両金型と前記中間プレートと前記基板との間に前記樹脂流路を形成する、請求項１または２に記載の樹脂封止方法。
  5. 前記中間プレートを、前記基板を搭載した状態で前記両金型間に進入させ、前記基板の両面に樹脂を供給して封止を行った後、前記中間プレートを、樹脂封止された前記基板を搭載した状態で前記両金型間から退出させる、請求項４に記載の樹脂封止方法。
  6. 前記基板の両面の樹脂封止をいずれもトランスファーモールディングによって行う、請求項１〜５のいずれか１項に記載の樹脂封止方法。
  7. 基板の両面を樹脂で封止する樹脂封止装置において、
    少なくともポットとカルとランナーとキャビティとからなる樹脂流路を、少なくとも２系統有しており、
    前記各樹脂流路は互いに干渉せずかつ合流せず独立していることを特徴とする樹脂封止装置。
  8. 前記各樹脂流路の前記ポットにはそれぞれ異なる樹脂供給手段が接続されている、請求項７に記載の樹脂封止装置。
  9. 上金型と下金型とを有し、型締め時に両金型と前記基板との間に前記樹脂流路が形成される、請求項７または８に記載の樹脂封止装置。
  10. 上金型と中間プレートと下金型とを有し、型締め時に両金型と前記中間プレートと前記基板との間に前記樹脂流路が形成される、請求項７または８に記載の樹脂封止装置。
  11. 前記中間プレートは、前記基板を搭載した状態で前記両金型間に進入可能であり、かつ前記両金型間から退出可能である、請求項１０に記載の樹脂封止装置。
  12. 前記基板の両面の樹脂封止をいずれもトランスファーモールディングによって行う、請求項７〜１１のいずれか１項に記載の樹脂封止装置。
JP2003427124A 2003-12-24 2003-12-24 樹脂封止方法および樹脂封止装置 Expired - Fee Related JP4417096B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003427124A JP4417096B2 (ja) 2003-12-24 2003-12-24 樹脂封止方法および樹脂封止装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003427124A JP4417096B2 (ja) 2003-12-24 2003-12-24 樹脂封止方法および樹脂封止装置

Publications (2)

Publication Number Publication Date
JP2005191064A true JP2005191064A (ja) 2005-07-14
JP4417096B2 JP4417096B2 (ja) 2010-02-17

Family

ID=34786482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003427124A Expired - Fee Related JP4417096B2 (ja) 2003-12-24 2003-12-24 樹脂封止方法および樹脂封止装置

Country Status (1)

Country Link
JP (1) JP4417096B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009078479A (ja) * 2007-09-27 2009-04-16 Tokai Rubber Ind Ltd 金具付きゴム製品の成形方法及び成形用型並びに成形装置
KR101087031B1 (ko) 2010-10-19 2011-11-28 신한다이아몬드공업 주식회사 봉지재 성형장치 및 방법
KR101108500B1 (ko) * 2009-08-28 2012-01-31 주식회사 참테크 2단 적층 성형몰드구조
KR101147211B1 (ko) 2010-02-22 2012-05-25 주식회사 참테크 수지성형물 성형몰드
WO2012096354A1 (ja) * 2011-01-14 2012-07-19 ミツミ電機株式会社 高周波モジュール
JP2013089668A (ja) * 2011-10-14 2013-05-13 Apic Yamada Corp 樹脂封止装置
CN103262226A (zh) * 2010-12-14 2013-08-21 罗伯特·博世有限公司 用于制造具有成型体的电子组件的方法
JP2014086609A (ja) * 2012-10-25 2014-05-12 Renesas Electronics Corp 半導体装置の製造方法
WO2016053600A1 (en) * 2014-10-01 2016-04-07 Apple Inc. Simultaneous independently controlled dual side pcb molding technique
JP2016167583A (ja) * 2015-03-04 2016-09-15 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置
JP2018014412A (ja) * 2016-07-21 2018-01-25 アピックヤマダ株式会社 樹脂モールド装置
US10099411B2 (en) * 2015-05-22 2018-10-16 Infineon Technologies Ag Method and apparatus for simultaneously encapsulating semiconductor dies with layered lead frame strips
WO2020059349A1 (ja) * 2018-09-21 2020-03-26 日立オートモティブシステムズ株式会社 電子制御装置、及び、電子制御装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824821B (zh) * 2014-03-11 2016-04-06 湖南进芯电子科技有限公司 一种塑料密闭封装的开关电源模块及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0976276A (ja) * 1995-09-13 1997-03-25 Nec Corp 樹脂モールド装置および樹脂モールド方法
JPH10144827A (ja) * 1996-11-13 1998-05-29 Oki Electric Ind Co Ltd 樹脂封止半導体装置、その製造方法及びその金型
JP2000156385A (ja) * 1998-11-20 2000-06-06 Towa Corp 電子部品の樹脂封止成形方法
JP2003324118A (ja) * 2002-05-02 2003-11-14 Towa Corp 電子部品の樹脂封止成形方法及び金型

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0976276A (ja) * 1995-09-13 1997-03-25 Nec Corp 樹脂モールド装置および樹脂モールド方法
JPH10144827A (ja) * 1996-11-13 1998-05-29 Oki Electric Ind Co Ltd 樹脂封止半導体装置、その製造方法及びその金型
JP2000156385A (ja) * 1998-11-20 2000-06-06 Towa Corp 電子部品の樹脂封止成形方法
JP2003324118A (ja) * 2002-05-02 2003-11-14 Towa Corp 電子部品の樹脂封止成形方法及び金型

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009078479A (ja) * 2007-09-27 2009-04-16 Tokai Rubber Ind Ltd 金具付きゴム製品の成形方法及び成形用型並びに成形装置
KR101108500B1 (ko) * 2009-08-28 2012-01-31 주식회사 참테크 2단 적층 성형몰드구조
KR101147211B1 (ko) 2010-02-22 2012-05-25 주식회사 참테크 수지성형물 성형몰드
KR101087031B1 (ko) 2010-10-19 2011-11-28 신한다이아몬드공업 주식회사 봉지재 성형장치 및 방법
WO2012053757A2 (ko) * 2010-10-19 2012-04-26 신한다이아몬드공업(주) 봉지재 성형장치 및 방법
WO2012053757A3 (ko) * 2010-10-19 2012-06-14 신한다이아몬드공업(주) 봉지재 성형장치 및 방법
JP2013512807A (ja) * 2010-10-19 2013-04-18 新韓鑽石工業股▲ふん▼有限公司 封止材成形装置及び方法
TWI466340B (zh) * 2010-10-19 2014-12-21 Shinhan Diamond Ind Co Ltd 封膠材料形成裝置及其方法
JP2014506395A (ja) * 2010-12-14 2014-03-13 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 成形体を有する電子ユニットを製造する方法
CN103262226A (zh) * 2010-12-14 2013-08-21 罗伯特·博世有限公司 用于制造具有成型体的电子组件的方法
WO2012096354A1 (ja) * 2011-01-14 2012-07-19 ミツミ電機株式会社 高周波モジュール
JP2013089668A (ja) * 2011-10-14 2013-05-13 Apic Yamada Corp 樹脂封止装置
JP2014086609A (ja) * 2012-10-25 2014-05-12 Renesas Electronics Corp 半導体装置の製造方法
KR101968429B1 (ko) * 2014-10-01 2019-04-11 애플 인크. 동시에 독립적으로 제어되는 양면 pcb 몰딩 기법
WO2016053600A1 (en) * 2014-10-01 2016-04-07 Apple Inc. Simultaneous independently controlled dual side pcb molding technique
US9484228B2 (en) 2014-10-01 2016-11-01 Apple Inc. Simultaneous independently controlled dual side PCB molding technique
KR20170051464A (ko) * 2014-10-01 2017-05-11 애플 인크. 동시에 독립적으로 제어되는 양면 pcb 몰딩 기법
CN106715075A (zh) * 2014-10-01 2017-05-24 苹果公司 同步独立控制的双侧pcb模塑技术
JP2017530038A (ja) * 2014-10-01 2017-10-12 アップル インコーポレイテッド 同時に独立制御された両面ｐｃｂ型成形技法
TWI620480B (zh) * 2014-10-01 2018-04-01 蘋果公司 同時獨立地控制之雙側印刷電路板模製技術
JP2016167583A (ja) * 2015-03-04 2016-09-15 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置
US10099411B2 (en) * 2015-05-22 2018-10-16 Infineon Technologies Ag Method and apparatus for simultaneously encapsulating semiconductor dies with layered lead frame strips
JP2018014412A (ja) * 2016-07-21 2018-01-25 アピックヤマダ株式会社 樹脂モールド装置
WO2020059349A1 (ja) * 2018-09-21 2020-03-26 日立オートモティブシステムズ株式会社 電子制御装置、及び、電子制御装置の製造方法
JPWO2020059349A1 (ja) * 2018-09-21 2021-06-03 日立Astemo株式会社 電子制御装置、及び、電子制御装置の製造方法
JP7026254B2 (ja) 2018-09-21 2022-02-25 日立Astemo株式会社 電子制御装置、及び、電子制御装置の製造方法
US11956908B2 (en) 2018-09-21 2024-04-09 Hitachi Astemo, Ltd. Electronic control unit and method for manufacturing electronic control unit

Also Published As

Publication number Publication date
JP4417096B2 (ja) 2010-02-17

Similar Documents

Publication Publication Date Title
JP4417096B2 (ja) 樹脂封止方法および樹脂封止装置
US20090291532A1 (en) Method of resin encapsulation molding for electronic part
US20080020510A1 (en) Fabrication method of semiconductor device
JP2010010702A (ja) 半導体装置の製造方法
TWI753157B (zh) 模製模具及樹脂模製方法
US20130140737A1 (en) Stacked substrate molding
JP5054923B2 (ja) 電子部品の樹脂封止成形方法
JP6779209B2 (ja) 電子部品を有するキャリアのオーバーモールド制御用の金型、成形装置および方法ならびに成形品
JP2007208158A5 (ja)
JP6423677B2 (ja) 成形金型、成形装置および成形品の製造方法
KR20210045922A (ko) 수지 성형품의 제조 방법 및 수지 성형 장치
US10960583B2 (en) Molding system for applying a uniform clamping pressure onto a substrate
US7030504B2 (en) Sectional molding system
US20040214371A1 (en) System and method for conventional molding using a new design potblock
JP6397808B2 (ja) 樹脂成形金型および樹脂成形方法
KR20010041616A (ko) 캐리어에 장착된 전자 부품을 밀봉하기 위한 몰드 부품,몰드 및 방법
JP2006269786A (ja) 樹脂封止金型、それを用いた樹脂封止装置、および、樹脂封止方法
KR100848746B1 (ko) 전자 부품의 수지 밀봉 성형 장치
JP6886341B2 (ja) 樹脂成形用成形型、樹脂成形装置、樹脂成形用成形型調整方法、及び樹脂成形品製造方法
JPH08142105A (ja) リリースフィルムを用いる樹脂モールド装置
JP2004311855A (ja) 電子部品の樹脂封止成形用金型
KR100622173B1 (ko) 주형, 캡슐에 넣기 위한 장치 및 캡슐에 넣는 방법
JP2004319900A (ja) 樹脂封止用型及び樹脂封止用型の仕様決定方法
CN104111184B (zh) 密合性评价方法、评价用试验片及其制作模具、制作方法
JPH1187433A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees