KR100558039B1 - 반도체 소자의 절연막 평탄화 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 절연막 평탄화 방법에 관한 것으로, 절연막 형성 후 셀 영역과 주변 영역간의 단차 및 불균일한 평탄도를 개선하기 위하여, 절연막을 형성한 후 전체구조 상에 갭 매립 특성이 우수한 평탄화 희생막을 형성한 다음, 절연막과 희생막의 식각 선택비를 거의 동일한 수준으로 하여 블랭킷 에치 백(blanket etch back)하므로써, 절연막의 단차 및 평탄도를 개선할 수 있는 반도체 소자의 절연막 평탄화 방법이 개시된다.

절연막, 평탄화, 희생막

Description

반도체 소자의 절연막 평탄화 방법{Method of planarization an insulating film in a semiconductor devide}

도 1a 및 1c는 본 발명에 따른 반도체 소자의 층간 절연막 평탄화 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.

도 2a 및 2b는 평탄화 방법에 따른 절연막의 단차를 비교하기 위해 도시한 셈(SEM) 사진.

<도면의 주요 부분에 대한 부호 설명>

11 : 반도체 기판 12 : 도전성 패턴

13 : BPSG막(절연막) 14 : SOG막(희생막)

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 절연막의 단차 및 평탄도를 개선하여 소자의 신뢰성을 향상시키기 위한 반도체 소자의 절연막 평탄화 방법에 관한 것이다.

종래에는 절연막으로써 예를 들어, BPSG막을 형성한 후, 퍼니스에서 열처리를 실시하므로써 절연막 표면을 평탄화시켰다. 그런데 반도체 소자가 고집적화됨에 따라 평탄화에 대한 중요성은 더욱 요구되고 있으며, 고온 열처리로는 절연막 표면을 효과적으로 평탄화 하기 어려운 문제점이 있다. 즉, 절연막의 평탄도 개선을 위해서는 BPSG막을 형성한 후 열처리의 시간을 늘리거나 온도를 높여야 하는데, 이 경우 접합 두께가 증가하는 현상이 발생하게 된다.

절연막의 단차를 개선하기 위한 다른 방법으로, BPSG막 형성시 보론이나 인의 농도를 증가시키는 방법이 있다. 그런데, 이 방법은 결정 결함의 발생을 유발할 수 있어 공정상 한계를 지니고 있다. 또한, 절연막 평탄화를 위한 BPSG의 증착과 플로우에서 야기되는 문제점을 해결하기 위하여 CMP 공정을 적용하는데, 이에 따라 제작 공정이 추가되고 소요 제조비가 증가되어 생산성을 감소시키는 단점이 있다.

따라서, 본 발명은 절연막 증착 후 저온 열처리를 실시하고 전체구조 상에 갭 매립 특성이 우수한 희생막을 코팅한 다음, 절연막과 희생막의 식각선택비를 거의 동일하게 하여 식각 공정을 실시하므로써, 절연막의 평탄화 및 단차를 개선할 수 있는 반도체 소자의 절연막 평탄화 방법을 제공하는데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 절연막 평탄화 방법은 도전성 패턴 등의 하부구조가 형성된 반도체 기판 상에 절연막을 형성하고 600 내지 800℃의 온도로 저온 열처리 공정을 실시하는 단계와, 상기 절연막이 형성된 전체구조상에 수분 방지막을 형성하는 단계와, 상기 전체 구조상에 희생막을 형성하고 큐링하는 단계와, 상기 절연막과 상기 수분방지막 및 상기 희생막을 동일 챔버 내에서 블랭킷 에치 백하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.

도 1a 내지 1c는 본 발명에 따른 반도체 소자의 절연막 평탄화 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.

도 1a에 도시된 바와 같이, 하부구조가 형성된 반도체 기판(11) 상에 도전성 패턴(12)을 형성하고, 전체구조 상에 절연막으로써 BPSG막(13)을 형성한다. 이후, 퍼니스에서 600 내지 800℃의 저온 열처리를 실시한다. 이 상태에서, BPSG막(1 3)은 도전성 패턴(12)이 형성된 셀 여역과 주변 영역 사이에서 큰 단차를 갖는 것을 알 수 있다. 여기에서 사용되는 절연막으로는 BPSG막 뿐만 아니라 PSG, USG, 산화질화막 등 산화막 계열의 물질이 사용된다. 절연막 형성 후 저온에서 열처리를 실시하기 때문에 접합 두께가 두꺼워 지는 등의 문제는 발생하지 않게 된다.

도 1b에 도시된 바와 같이, 전체구조 상에 희생막으로써 SOG막(14)을 형성하고, 350 내지 450℃의 온도에서 큐링(curing)을 실시한다. SOG막(14)은 갭 매립 특성이 우수하기 때문에 BPSG막(13)에 의해 발생한 단차를 완화시키면서 전체구조 상에 거의 평탄하게 형성된다. SOG막(14) 형성 전 SOG막의 수분이 BPSG막으로 침투하는 것을 방지하기 위하여 SiON막과 같은 수분 방지막을 350 내지 480℃의 온도에서 증착한다.

도 1c에 도시된 바와 같이, 절연막으로써 증착된 BPSG막(13)과 희생막으로써 증착된 SOG막(14)을 동일 챔버 내에서 블랭킷 에치 백(blanket etch back)한다. 이때 SOG막(14)과 BPSG막(13)의 식각 선택비를 1:1 내지 1:1.5로 하여, 절연막과 희생막의 식각율이 거의 같도록 제어한다. 이와 같이 에치백을 실시함에 의해 잔류하는 BPSG막(13)의 평탄도 및 단차를 개선할 수 있다.

이와 같은 방법으로 절연막을 평탄화시키게 되면 후속으로 진행되는 비아홀 매립, 금속 배선간 브리지 문제를 해결할 수 있어 안정된 소자의 제작이 가능하게 된다.

도 2a 및 2b는 평탄화 방법에 따른 절연막의 단차를 비교하기 위해 도시한 셈(SEM) 사진이다.

도 2a는 BPSG막을 8000Å의 두께로 형성한 후 에치백에 의해 5000Å만큼 제거한 상태를 나타내는 것으로, 셀 영역과 주변 영역과의 단차는 4500Å이고, 플로우 각은 16°로 나타났다.

도 2b는 8000Å 두께의 BPSG막 상에 4000Å의 SOG막을 형성한 후 에치백에 의해 상부 8000Å을 제거한 상태를 나타내는 것으로, 셀 영역과 주변 영역과의 단차는 2000Å이고, 플로우 각은 9°로 나타났다.

이와 같이, 절연막 상에 평탄화 희생막을 적용한 후 에치백하므로써, 절연막 의 평탄도가 현저히 개선된 것을 알 수 있다.

상술한 바와 같이 본 발명은 절연막 형성 후 저온에서 열처리를 실시하기 때문에 접합 영역을 얇게 형성할 수 있고, 절연막 상에 평탄화 희생막을 형성한 후 에치백하여 절연막 표면을 평탄화시키므로써, 후속 공정을 안정적으로 진행할 수 있다. 또한, 소자의 신뢰성을 향상시킬 수 있어 수율이 증대되고 설계 마진을 충분히 확보할 수 있어 생산성을 크게 향상시킬 수 있는 효과가 있다.

Claims (9)

1. 도전성 패턴 등의 하부구조가 형성된 반도체 기판 상에 절연막을 형성하고 600 내지 800℃의 온도로 저온 열처리 공정을 실시하는 단계;

   상기 절연막이 형성된 전체구조상에 수분 방지막을 형성하는 단계;

   상기 전체 구조상에 희생막을 형성하고 큐링하는 단계;

   상기 절연막과 상기 수분방지막 및 상기 희생막을 동일 챔버 내에서 블랭킷 에치 백하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 절연막 평탄화 방법.
2. 제 1 항에 있어서,

   상기 저온 열처리 공정은 퍼니스에서 실시하는 것을 특징으로 하는 반도체 소자의 절연막 평탄화 방법.
3. 제 1 항에 있어서,

   상기 절연막은 BPSG막, PSG막, USG막, 산화질화막 중 어느 하나를 이용하여 형성되는 것을 특징으로 하는 반도체 소자의 절연막 평탄화 방법.
4. 제 1 항에 있어서,

   상기 절연막은 산화막 계열의 물질을 이용하여 형성되는 것을 특징으로 하는 반도체 소자의 절연막 평탄화 방법.
5. 제 1 항에 있어서,

   상기 희생막은 SOG막을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 절연막 평탄화 방법.
6. 제 1 항에 있어서,

   상기 큐링 공정은 350 내지 450℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 절연막 평탄화 방법.
7. 제 1 항에 있어서,

   상기 절연막과 희생막의 블래킷 에치백시 상기 절연막과 희생막의 식각 선택비는 1:1 내지 1:1.5인 것을 특징으로 하는 반도체 소자의 절연막 평탄화 방법.
8. 삭제
9. 제 1 항에 있어서,

   상기 수분 방지막은 SiON막을 이용하여 350 내지 480℃의 온도에서 형성하는 것을 특징으로 하는 반도체 소자의 절연막 평탄화 방법.

Images