KR100557916B1 - 금속막 화학적기계연마 방법 - Google Patents

금속막 화학적기계연마 방법 Download PDF

Info

Publication number
KR100557916B1
KR100557916B1 KR1020040030433A KR20040030433A KR100557916B1 KR 100557916 B1 KR100557916 B1 KR 100557916B1 KR 1020040030433 A KR1020040030433 A KR 1020040030433A KR 20040030433 A KR20040030433 A KR 20040030433A KR 100557916 B1 KR100557916 B1 KR 100557916B1
Authority
KR
South Korea
Prior art keywords
polishing
metal film
damascene pattern
chemical mechanical
cmp
Prior art date
Application number
KR1020040030433A
Other languages
English (en)
Other versions
KR20050104961A (ko
Inventor
김봉천
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040030433A priority Critical patent/KR100557916B1/ko
Publication of KR20050104961A publication Critical patent/KR20050104961A/ko
Application granted granted Critical
Publication of KR100557916B1 publication Critical patent/KR100557916B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883Post-treatment or after-treatment of the conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 금속막 화학적기계연마 방법을 개시한다. 개시된 본 발명의 방법은, 다마신 패턴 내에 금속막을 증착한 후, 상기 금속막을 화학적기계연마하여 금속배선을 형성하는 공정에서의 금속막 화학적기계연마 방법으로서, 상기 금속막의 연마는 금속막의 증착 두께를 연마속도로 나누어 얻은 시간으로 평균 연마를 수행한 후, 기판 전체에 대해서 위로 올라가는 증착 프로파일을 갖게 되는 다마신 패턴이 차지하는 패턴 밀도와 다마신 패턴 위로 가장 높이 돌출된 금속막 높이를 곱한 값을 연마속도로 나누어 얻은 시간으로 추가 연마를 수행하는 것을 특징으로 한다.

Description

금속막 화학적기계연마 방법{Metal film CMP method}
도 1 내지 도 4는 본 발명의 실시예에 따른 금속막 화학적기계연마 방법을 설명하기 위한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
11 : 반도체 기판 12 : 도전층
13 : 층간절연막 14,14a,14b : 다마신 패턴
15 : 배리어 금속막 16 : 구리막
16a : 구리배선
본 발명은 금속막 화학적기계연마 방법에 관한 것으로, 보다 상세하게는, 연마종점검출(EPD) 장치를 사용하지 않고도 연마 시간을 결정할 수 있는 금속막 화학적기계연마 방법에 관한 것이다.
주지된 바와 같이, 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP)는 슬러리(slurry)에 의한 화학반응과 연마 패드(pad)에 의한 기계적가공이 동시에 수행되는 평탄화 공정으로서, 표면 평탄화를 위해 기존에 이용되어져 왔던 리 플로우(reflow) 또는 에치-백(etch-back) 등과 비교해서 글로벌 평탄화를 얻을 수 있고, 또한, 저온에서 수행될 수 있다는 잇점을 갖는다.
이러한 CMP는 평탄화 공정으로 제안된 것이지만, 최근에 들어서는 콘택 플러그 형성을 위한 폴리실리콘막의 식각 및 금속배선의 형성을 위한 금속막의 식각 공정에 이용되고 있고, 점차 그 이용 분야가 확대되고 있는 실정이다.
한편, CMP를 진행함에 있어서 적절한 연마시간의 조절이 필요한데, 이를 위해 종래에는 연마종점검출(End Point Detection : 이하, EPD) 장치를 이용하여 그 시간을 조절하고 있다.
여기서, EPD 기술은 다마신(Damascene) 공정, 얕은 트랜치 소자분리(Shallow Trench Isolation, STI) 공정 등 주로 최종 연마대상막이 두 종류 이상일 경우에 적용된다. CMP에서 최종 연마 상태를 자동으로 인식하여 연마 시간을 조절하는 EPD 기술은 패드와 웨이퍼 간의 마찰력의 변화를 이용하는 방법, 패드 온도의 변화를 이용하는 방법, 또는, 광원을 적용하는 방법 등을 이용하고 있다.
그러나, EPD 장치의 신뢰성 및 사용의 제한으로 인해 CMP 자체의 신뢰성을 확보함에 그 한계가 있다. 또한, EPD 장치를 사용하더라도 국부적인 금속 잔류물이 남아 추가적인 연마를 필요로 하므로, EPD 장치의 효율성은 떨어지게 된다.
아울러, 구리(Cu)막 CMP에서의 국부적인 금속 잔류물은 구리 전기도금시에 형성되는 프로파일(profile)과 연관성이 있는데, EPD 장치로 연마 시간을 조절하는 경우에는 구리막 증착 프로파일을 고려치 않으므로 구리 잔류물의 발생을 피할 수 없고, 그래서, 추가 연마 시간의 불안정으로 인해 CMP 불량이 일어나게 된다.
따라서, 본 발명은 상기와 같은 종래 문제점을 해결하기 위해 안출된 것으로서, EPD 장치를 사용하지 않고도 용이하게 연마 시간을 조절할 수 있는 금속막 CMP 방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 다마신 패턴 내에 금속막을 증착한 후, 상기 금속막을 CMP하여 금속배선을 형성하는 공정에서의 금속막 CMP 방법으로서, 상기 금속막의 연마는 금속막의 증착 두께를 연마속도로 나누어 얻은 시간으로 평균 연마를 수행한 후, 기판 전체에 대해서 위로 올라가는 증착 프로파일을 갖게 되는 다마신 패턴이 차지하는 패턴 밀도와 다마신 패턴 위로 가장 높이 돌출된 금속막 높이를 곱한 값을 연마속도로 나누어 얻은 시간으로 추가 연마를 수행하는 것을 특징으로 하는 금속막 CMP 방법을 제공한다.
여기서, 상기 평균 연마는 연마 시간이 1분을 초과할 경우에 다수회로 나누어 진행함이 바람직하다.
또한, 상기 추가 연마는 0.5∼1.0㎛의 폭을 갖는 다마신 패턴으로부터 구한다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 간략하게 설명한다.
본 발명은 연마대상층인 금속막의 증착 두께를 연마속도로 나누어 연마 시간을 구한 후, 이 시간 동안 1차로 평균 연마를 수행한다. 그런다음, 금속막 증착 프로파일을 반영하기 위해 기판 전체에서 위로 올라가는 증착 프로파일을 갖게 되는 다마신 패턴이 차지하는 비율, 즉, 패턴 밀도(Pattern Density)와 다마신 패턴 위로 가장 높이 돌출된 금속막 높이를 곱한 값을 연마속도로 나누어 얻은 시간으로 추가 연마를 수행한다.
이렇게 하면, 연마 시간의 최적화를 통해 EPD 장치의 사용없이도 신뢰성있게 CMP가 이루어지도록 할 수 있으며, 또한, 추가 연마에 기인하는 CMP 불량을 방지할 수 있다.
자세하게, 도 1 내지 도 4는 본 발명에 따른 금속막 CMP 방법을 설명하기 위한 단면도들로서, 이를 설명하면 다음과 같다.
먼저, 도 1에 도시된 바와 같이, 도전층(12)을 구비한 반도체 기판(11)의 전면 상에 층간절연막(13)을 형성한 상태에서 상기 층간절연막(13)을 식각하여 도전층(12)을 노출시키면서 구리배선이 형성될 영역을 한정하는 트렌치, 즉, 다마신 패턴(14)을 형성한다. 그런다음, 상기 다마신 패턴(14) 및 층간절연막(13) 상에 베리어 금속막(15)을 증착한 후, 다마신 패턴(14)이 완전 매립되도록 상기 베리어 금속막(15) 상에 구리막(16)을 증착한다.
다음으로, 도 2에 도시된 바와 같이, 층간절연막(13)이 노출되도록 상기 구리막(16)과 베리어 금속막(15)을 CMP하고, 이를 통해, 구리배선(16a)을 형성한다. 이때, 베리어 금속막(15)을 포함한 구리막(16)의 CMP는 다음과 같이 진행한다.
우선, 구리막의 두께를 연마속도로 나누어 연마 시간을 결정하고, 이 시간 동안 1차로 평균 연마를 수행한다. 이때, 구리막의 두께는 전기도금으로 형성한 구리막 두께와 PVD법으로 증착한 두께를 합한 두께에 해당하며, 특정 두께에 대한 상기 평균 연마 시간이 1분을 초과할 경우에는 바람직하게 상기 평균 연마를 다수회로 나누어 실시한다.
그런다음, 금속 잔류물의 완전한 제거를 위해 평균 연마가 수행된 구리막에 대해 추가 연마를 수행한다. 이때, 상기 추가 연마 시간은 구리막의 증착 프로파일을 반영하기 위해 특정 크기의 다마신 패턴이 기판 전체에 대해 차지하는 비율, 즉, 패턴 밀도와 다마신 패턴 위로 가장 높이 돌출된 금속막 높이를 곱한 값을 연마속도로 나누어 얻는다.
다시말해, 구리막을 전기도금으로 형성할 경우, 0.8㎛의 선폭을 기준으로, 도 3에 도시된 바와 같이, 그 보다 작은 다마신 패턴(14a)에서는 구리막 (16)의 프로파일이 위로 올라오게 되며, 반면, 도 4에 도시된 바와 같이, 그 보다 큰 다마신 패턴(14b)에서는 구리막(16)의 프로파일이 아래로 내려가게 된다.
따라서, 본 발명은 구리막(16)의 프로파일이 위로 올라오게 되는 다마신 패턴의 폭, 예컨데, 0.5∼1.0㎛의 선폭, 바람직하게, 0.8㎛의 선폭 보다 작은 다마신 패턴이 기판 전체에 대해 차지하는 비율을 구하고, 이 값과 다마신 패턴 위로 가장 높이 올라온 금속막 높이를 곱한 값을 연마속도로 나누어 추가 연마에 필요한 최적의 시간을 얻으며, 이 시간 동안 추가 연마를 행하여 과도 또는 과소 연마로 인한 불량 발생없이 신뢰성있게 추가 연마가 이루어지도록 한다.
그러므로, 본 발명은 상기와 같이 EPD 장치의 사용없이 적절한 연마 시간을 결정하여 CMP를 수행하므로, CMP 자체의 신뢰성을 확보할 수 있음은 물론 추가 연마로 인한 불량 발생을 방지할 수 있다.
한편, 전술한 본 발명의 실시예에서는 구리막에 대해서 설명하였지만, 구리막 이외의 다른 금속막, 예컨데, 텅스텐막, 알루미늄막 등에 대해서도 본 발명의 CMP 방법을 동일하게 적용할 수 있다.
이상에서와 같이, 본 발명은 EPD 장치를 사용하지 않고 평균 연마 시간과 추가 연마 시간을 결정할 수 있으므로, CMP의 신뢰성을 확보할 수 있음은 물론 공정상 잇점을 얻을 수 있다.
또한, 본 발명은 추가 연마시 증착 프로파일이 반영되도록 하므로, 과소 또는 과도 연마로 인한 디싱(Dishing) 또는 부식(Erosion)의 발생도 효과적으로 방지할 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

  1. 다마신 패턴 내에 금속막을 증착한 후, 상기 금속막을 화학적기계연마하여 금속배선을 형성하는 공정에서의 금속막 화학적기계연마 방법으로서,
    상기 금속막의 연마는 금속막의 증착 두께를 연마속도로 나누어 얻은 시간으로 평균 연마를 수행한 후, 웨이퍼 내에서 위로 올라가는 증착 프로파일을 갖게 되는 다마신 패턴이 차지하는 패턴 밀도와 다마신 패턴 위로 가장 높이 돌출된 금속막 높이를 곱한 값을 연마속도로 나누어 얻은 시간으로 추가 연마를 수행하는 것을 특징으로 하는 금속막 화학적기계연마 방법.
  2. 제 1항에 있어서, 상기 평균 연마는 그 시간이 1분을 초과하는 경우에 다수회로 나누어 진행하는 것을 특징으로 하는 금속막 화학적기계연마 방법.
  3. 제 1항에 있어서, 상기 추가 연마는 0.5∼1.0㎛의 폭을 갖는 다마신 패턴으로부터 구하는 것을 특징으로 하는 금속막 화학적기계연마 방법.
KR1020040030433A 2004-04-30 2004-04-30 금속막 화학적기계연마 방법 KR100557916B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040030433A KR100557916B1 (ko) 2004-04-30 2004-04-30 금속막 화학적기계연마 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040030433A KR100557916B1 (ko) 2004-04-30 2004-04-30 금속막 화학적기계연마 방법

Publications (2)

Publication Number Publication Date
KR20050104961A KR20050104961A (ko) 2005-11-03
KR100557916B1 true KR100557916B1 (ko) 2006-03-10

Family

ID=37282409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040030433A KR100557916B1 (ko) 2004-04-30 2004-04-30 금속막 화학적기계연마 방법

Country Status (1)

Country Link
KR (1) KR100557916B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660916B1 (ko) 2006-02-09 2006-12-26 삼성전자주식회사 트렌치들의 패턴 밀도 및 깊이를 매개 변수로 이용하는도전층 평탄화 단계를 포함하는 반도체 소자의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110603A (ja) 2000-09-27 2002-04-12 Matsushita Electric Ind Co Ltd 化学機械研磨方法および化学機械研磨装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110603A (ja) 2000-09-27 2002-04-12 Matsushita Electric Ind Co Ltd 化学機械研磨方法および化学機械研磨装置

Also Published As

Publication number Publication date
KR20050104961A (ko) 2005-11-03

Similar Documents

Publication Publication Date Title
US7208404B2 (en) Method to reduce Rs pattern dependence effect
US20070105247A1 (en) Method And Apparatus For Detecting The Endpoint Of A Chemical-Mechanical Polishing Operation
KR100557916B1 (ko) 금속막 화학적기계연마 방법
US6809032B1 (en) Method and apparatus for detecting the endpoint of a chemical-mechanical polishing operation using optical techniques
US6514858B1 (en) Test structure for providing depth of polish feedback
KR100452039B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100528449B1 (ko) 화학·기계적 평탄화 및 스핀 에치 공정을 이용한 반도체 소자의 상감형 금속배선 형성방법
KR100497165B1 (ko) 반도체 소자의 금속배선 형성방법
JP2000114259A (ja) 半導体装置における配線の形成方法
KR100571406B1 (ko) 반도체 소자의 금속배선 제조 방법
KR100434323B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100605909B1 (ko) 금속배선의 절연막 평탄화 방법
KR20010003142A (ko) 화학·기계적 평탄화 및 스핀 에치 공정을 이용한 반도체 소자의 상감형 금속배선 형성방법
KR20050012651A (ko) 반도체 소자의 금속배선 형성방법
KR100664788B1 (ko) 반도체 소자의 금속막 평탄화 방법
KR100831265B1 (ko) 반도체 소자의 제조 방법
KR20040050118A (ko) 반도체 소자의 금속 배선 형성 방법
KR20060074122A (ko) 반도체 메모리 소자의 평탄화 방법
KR100800667B1 (ko) 반도체 소자 제조 방법
KR100889544B1 (ko) 반도체 소자 형성방법
KR100587603B1 (ko) 반도체 장치의 제조에서의 연마 방법
KR100850087B1 (ko) 구리배선의 전도도 향상을 위한 식각 방법
KR20040058944A (ko) 반도체 소자의 제조 방법
KR20010063718A (ko) 반도체 소자의 금속 배선 형성 방법
JP2009004598A (ja) 研磨時間の設定方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee