KR100546358B1 - Wet etching method of silicon oxide layer and method for manufacturing a semiconductor device including the wet etching method - Google Patents

Wet etching method of silicon oxide layer and method for manufacturing a semiconductor device including the wet etching method Download PDF

Info

Publication number
KR100546358B1
KR100546358B1 KR1020030053076A KR20030053076A KR100546358B1 KR 100546358 B1 KR100546358 B1 KR 100546358B1 KR 1020030053076 A KR1020030053076 A KR 1020030053076A KR 20030053076 A KR20030053076 A KR 20030053076A KR 100546358 B1 KR100546358 B1 KR 100546358B1
Authority
KR
South Korea
Prior art keywords
wet etching
film
silicon oxide
oxide film
forming
Prior art date
Application number
KR1020030053076A
Other languages
Korean (ko)
Other versions
KR20050014439A (en
Inventor
이원준
황인석
고용선
윤병문
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030053076A priority Critical patent/KR100546358B1/en
Priority to US10/855,313 priority patent/US20050026452A1/en
Priority to JP2004217953A priority patent/JP2005057263A/en
Priority to DE200410037007 priority patent/DE102004037007B4/en
Publication of KR20050014439A publication Critical patent/KR20050014439A/en
Application granted granted Critical
Publication of KR100546358B1 publication Critical patent/KR100546358B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Abstract

미세 패턴이 개재되어 있는 실리콘산화막에 대한 습식식각 공정에서 국부적인 실리콘산화막의 미식각 현상이 생기는 것을 방지할 수 있는 습식식각 공정을 포함하는 반도체 소자의 제조방법에 대하여 개시한다. 본 발명의 일 실시예에 의한 반도체 소자의 제조방법에서는 노드 분리된 실린더형 스토리지 노드가 개재되어 있는 실리콘산화막을 습식식각 공정을 사용하여 제거할 경우에, 습식식각 단계를 수행하기 이전에 기포의 안착을 방지할 수 있는 물막 등을 먼저 형성한 다음에 LAL 500과 같은 식각액을 사용하여 습식식각 공정을 실시한다.A method of manufacturing a semiconductor device including a wet etching process capable of preventing a local etching of the silicon oxide film from occurring in a wet etching process of a silicon oxide film having a fine pattern interposed therebetween. In the method of manufacturing a semiconductor device according to an embodiment of the present invention, when removing a silicon oxide film having a cylindrical cylindrical storage node separated by a wet etching process, bubbles are deposited before the wet etching step is performed. After forming a water film and the like to prevent the first, the wet etching process is performed using an etchant such as LAL 500.

반도체, 습식식각, 실리콘산화막, 기포Semiconductor, Wet Etch, Silicon Oxide, Bubble

Description

실리콘산화막에 대한 습식식각 방법 및 이를 포함하는 반도체 소자의 제조방법{Wet etching method of silicon oxide layer and method for manufacturing a semiconductor device including the wet etching method}Wet etching method of silicon oxide layer and method for manufacturing a semiconductor device including the wet etching method}

도 1a 내지 도 1d는 실리콘산화막에 대한 습식식각 공정을 포함하는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art, including a wet etching process for a silicon oxide film.

도 2는 종래 기술에 따른 실리콘산화막에 대한 습식식각 공정을 보여주는 공정 흐름도이다.2 is a process flowchart showing a wet etching process for a silicon oxide film according to the prior art.

도 3은 종래 기술에 따른 실리콘산화막에 대한 습식식각 공정의 문제점을 설명하기 위한 도면이다.3 is a view for explaining the problem of the wet etching process for the silicon oxide film according to the prior art.

도 4는 본 발명의 일 실시예에 따른 실리콘산화막에 대한 습식식각 공정을 보여주는 공정 흐름도이다.4 is a process flowchart showing a wet etching process for a silicon oxide film according to an embodiment of the present invention.

도 5a 내지 도 5b는 실리콘산화막에 대한 습식식각 공정를 포함하는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도이다.5A through 5B are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention, including a wet etching process for a silicon oxide film.

도 6a 내지 도 6c는 실리콘산화막에 대한 습식식각 공정을 포함하는 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도이다.6A through 6C are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with another embodiment of the present invention including a wet etching process for a silicon oxide film.

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 구체적으로는 실리콘산화막에 대한 습식식각 방법 및 이 방법을 포함하는 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a wet etching method for a silicon oxide film and a method for manufacturing a semiconductor device including the method.

실리콘산화막은 반도체 제조 공정에서 가장 많이 사용되고 있는 물질막의 하나이다. 실리콘산화막은 일반적으로 소자분리용 절연막, 게이트 산화막과 층간 절연막 등의 용도로 널리 사용되고 있다. 그리고, 실린더형 스토리지 노드와 같은 특정한 구조물을 형성하는 공정에서는 몰드용 절연막과 버퍼용 절연막으로 실리콘산화막이 일반적으로 이용되고 있다. 반도체 제조 공정에서는 실리콘산화막도 다른 물질막과 마찬가지로 소정의 두께로 증착한 다음, 포토리소그라피 공정을 사용하여 패턴을 형성하기도 하고, 불필요한 부분은 식각 공정을 사용하여 제거하기도 한다.Silicon oxide film is one of the most used material film in the semiconductor manufacturing process. BACKGROUND ART Silicon oxide films are generally widely used for applications such as device isolation insulating films, gate oxide films, and interlayer insulating films. In the process of forming a specific structure such as a cylindrical storage node, a silicon oxide film is generally used as a mold insulating film and a buffer insulating film. In the semiconductor manufacturing process, a silicon oxide film is deposited to a predetermined thickness like other material films, and then a pattern is formed using a photolithography process, and unnecessary portions are removed using an etching process.

식각 공정은 크게 건식식각(dry etching) 공정과 습식식각(wet etching) 공정으로 구분할 수 있다. 습식식각 공정(이하, 본 명세서에서 '습식식각 공정'이라고 기술하는 경우에는 습식식각 후의 린스, 세정 및 건조 단계 등을 포함하는 광의의 개념이다. 반면, '습식식각 단계'라고 기술하는 경우에는 상기한 린스, 세정 및 건조 단계는 포함하지 않는 협의의 개념이다)은 일반적으로 등방성(isotropic) 공정이기 때문에 패턴의 미세화가 진전될수록 적용하는 분야가 계속 감소하는 반면에 건식식각 공정을 적용하는 분야는 넓어지고 있다. 그러나, 습식식각 공정은 배치 타입의 공정으로서 공정 소요 시간을 단축할 수 있을 뿐만이 아니라 설비 투자비용을 절감할 수 있기 때문에 현재에도 반도체 제조 공정에 광범위하게 사용되고 있다.The etching process can be largely classified into a dry etching process and a wet etching process. Wet etching process (hereinafter, referred to herein as a 'wet etching process' is a broad concept including rinsing, cleaning, and drying steps after wet etching. On the other hand, when describing as a 'wet etching step,' The concept of consultation, which does not include a rinse, rinse and dry step) is generally an isotropic process, and as the pattern refines, the field of application continues to decrease, while the area of application of the dry etching process is broad. ought. However, the wet etching process is a batch type process, which is widely used in the semiconductor manufacturing process because it can not only shorten the process time but also reduce the capital investment cost.

실리콘산화막에 대한 습식식각 공정에서는 습식식각액으로 희석화된 불화수소(Diluted HF, DHF) 또는 완충 불화수소와 같은 완충 산화막 식각제(Buffered Oxide Etchants, BOE)를 일반적으로 사용한다. 완충 산화막 식각제는 불화암모늄(NH4F)을 함유한 불화수소(HF)용액으로서, 특히 실리콘산화막의 식각율이 500(Å/분)이하인 완충 산화막 식각제는 랄(LAL)이라고 불린다. LAL은 예컨대, LAL 500과 LAL 200 등의 종류가 있는데, 이것은 LAL의 식각율이 각각 500(Å/분)과 200(Å/분)인 것을 나타낸다. LAL은 식각 특성이 균일한 장점이 있기 때문에 실리콘산화막의 식각 공정에 널리 이용되고 있다.In the wet etching process for silicon oxide, buffered oxide etchants (BOE) such as dilute hydrogen fluoride (Diluted HF, DHF) or buffered hydrogen fluoride are commonly used. The buffer oxide film etchant is a hydrogen fluoride (HF) solution containing ammonium fluoride (NH 4 F). In particular, the buffer oxide film etchant having a silicon oxide film having an etching rate of 500 (dl / min) or less is called LAL. There are LAL types, for example, LAL 500, LAL 200, etc. This indicates that the etching rate of the LAL is 500 (dl / min) and 200 (dl / min), respectively. LAL is widely used in the etching process of the silicon oxide film because it has the advantage of uniform etching characteristics.

그리고, 완충 산화막 식각제는 불화암모늄 외에도 계면 활성제를 더 포함한다. 예를 들어, LAL 500은 약 2.5중량%의 불화수소, 약 17중량%의 불화암모늄 및 약 400ppm의 계면활성제를 포함하는 식각제이다.The buffer oxide etchant further includes a surfactant in addition to ammonium fluoride. For example, LAL 500 is an etchant comprising about 2.5 wt% hydrogen fluoride, about 17 wt% ammonium fluoride, and about 400 ppm surfactant.

도 1a 내지 도 1d에는 종래 기술에 따른 실리콘산화막에 대한 습식식각 공정을 포함하는 반도체 소자의 제조방법의 일 예가 도시되어 있다. 도시된 종래 기술은 보다 구체적으로는 실린더형 스토리지 노드의 제조방법에 대한 것이다.1A to 1D illustrate an example of a method of manufacturing a semiconductor device including a wet etching process for a silicon oxide film according to the prior art. The prior art shown is more particularly directed to a method of manufacturing a cylindrical storage node.

도 1a를 참조하면, 기판(100) 상에 식각 방지막 및 몰드 산화막을 순차적으로 증착한다. 기판(100)과 식각 방지막 사이에는 게이트 라인 및/또는 비트 라인을 포함하는 층이 더 포함되어 있을 수 있다. 계속해서, 포토리소그라피 공정을 이용하여 몰드 산화막 및 식각 방지막을 순차적으로 패터닝한다. 그 결과, 기판(100)의 소정 부분을 노출시키는 몰드 산화막 패턴(120) 및 식각 방지막 패턴(110)이 형성된다.Referring to FIG. 1A, an etch stop layer and a mold oxide layer are sequentially deposited on the substrate 100. A layer including a gate line and / or a bit line may be further included between the substrate 100 and the etch stop layer. Subsequently, the mold oxide film and the etch stop film are sequentially patterned using a photolithography process. As a result, the mold oxide film pattern 120 and the etch stop layer pattern 110 exposing a predetermined portion of the substrate 100 are formed.

도 1b를 참조하면, 상기 결과물 상에 단차를 따라서 스토리지 노드 형성용 도전체막(130)을 균일한 두께로 형성한다. 도전체막(130)은 도핑된 폴리실리콘 또는 금속 등으로 형성할 수 있다. 다음으로, 도전체막(130) 상에 버퍼 산화막(140)을 형성한다.Referring to FIG. 1B, a conductive layer 130 for forming a storage node may be formed on the resultant layer in a uniform thickness along a step. The conductor film 130 may be formed of doped polysilicon or metal. Next, a buffer oxide film 140 is formed on the conductor film 130.

도 1c를 참조하면, 도전체막(130) 등을 식각하여 스토리지 노드(130a)의 노드를 분리하는 공정을 진행한다. 노드 분리 공정은 에치 백이나 CMP 등의 방법을 사용하는데, 이 공정에서는 몰드 산화막 패턴(120)의 상면이 노출될 때까지 버퍼 산화막(140) 및 도전체막(130)을 식각하는 것이 이상적이다. 그러나, 통상적으로는 몰드 산화막 패턴(120) 상부의 일정 부분까지 과식각을 함으로써, 스토리지 노드의 노드가 확실하게 분리될 수 있도록 한다. 다음으로, 식각 잔류물을 제거하기 위한 세정 공정을 실시하며, 세정 후에는 린스 및 건조 공정을 실시한다. Referring to FIG. 1C, a process of separating the node of the storage node 130a by etching the conductive layer 130 or the like is performed. The node separation process uses a method such as etch back or CMP. In this process, it is ideal to etch the buffer oxide layer 140 and the conductor layer 130 until the top surface of the mold oxide layer pattern 120 is exposed. However, by overetching a portion of the upper part of the mold oxide layer pattern 120, the nodes of the storage node can be reliably separated. Next, a washing process for removing etch residues is carried out, followed by a rinsing and drying process.

그런데, 종래 기술에 의하면 노드 분리 공정의 결과, 스토리지 노드(130a)가 몰드 산화막 패턴(120a) 및 버퍼 산화막 패턴(140a) 사이에서 약간 돌출되도록 형성된다. 그 이유는 여러 가지가 있다.However, according to the related art, as a result of the node separation process, the storage node 130a is formed to slightly protrude between the mold oxide film pattern 120a and the buffer oxide film pattern 140a. There are many reasons for this.

첫 번째 이유는 식각 매체의 특성과 관련이 있다. 즉, 노드 분리 공정에서 건식 에치백이나 CMP를 사용하여 식각해서 제거해야 할 물질의 양이 도전체막(130)에 비하여 실리콘산화막(120, 140)이 더 많은 것이 일반적이다. 따라서, 노드 분리를 위한 식각 매체로서 실리콘산화막에 대한 식각 특성이 우수한 매체를 사용하며, 그 결과 실리콘산화막이 도전체막보다 많이 식각되기가 쉽다.The first reason is related to the nature of the etching medium. That is, the amount of the material to be removed by etching using dry etch back or CMP in the node separation process is generally greater than that of the silicon oxide film (120, 140) than the conductor film (130). Therefore, a medium having excellent etching characteristics with respect to the silicon oxide film is used as an etching medium for node separation, and as a result, the silicon oxide film is more easily etched than the conductor film.

두 번째 이유는 피식각 대상의 구조와 관련이 있다. 즉, 상기한 과식각 중의 피식각면을 살펴보면, 실리콘산화막이 스토리지 노드(130a)에 비하여 넓은 면적을 차지하고 있다. 그리고, 식각 공정의 특성상 넓은 면적을 식각할 경우에는 가장자리의 식각량에 비하여 가운데 부분의 식각량이 더 많다. 특히, 넓은 표면의 내부에 패턴이 개재되어 있는 경우에는 이러한 현상이 더욱 발생하기가 쉽다. 따라서, 식각 공정시에 도전체막에 대하여 높은 식각율을 보이는 식각 매체를 특별히 선택하여 식각 공정을 진행하지 않는 한, 과식각이 진행되는 동안에는 실리콘산화막이 도전체막에 비하여 더 많이 식각된다.The second reason is related to the structure of the object to be etched. In other words, the etching surface of the over-etching process has a silicon oxide layer occupying a larger area than the storage node 130a. In the case of etching a large area due to the nature of the etching process, the amount of etching in the center portion is larger than that of the edge. In particular, such a phenomenon is more likely to occur when a pattern is interposed inside a wide surface. Therefore, the silicon oxide film is more etched than the conductor film during the overetching unless an etching medium having a high etching rate with respect to the conductor film is specifically selected during the etching process and the etching process is performed.

다른 하나의 이유는 식각 후에 실시하는 세정 공정과 관련이 있다. 왜냐하면, 세정 공정에서 사용하는 세정액(예컨대, SC-1)은 식각 부산물을 제거하는 기능을 할 뿐만이 아니라 자연 산화막 등을 제거하기 위하여 실리콘산화막과도 반응을 하는 물질도 포함하고 있다. 따라서, 세정 공정에서 몰드 산화막 패턴 및 버퍼 절연막 패턴의 손실이 불가피하게 발생한다.Another reason relates to the cleaning process performed after etching. This is because the cleaning liquid used in the cleaning process (eg, SC-1) not only functions to remove etching by-products but also includes a material that reacts with the silicon oxide film to remove the natural oxide film and the like. Therefore, loss of the mold oxide film pattern and the buffer insulating film pattern inevitably occur in the cleaning process.

도 1d를 참조하면, 몰드 산화막 패턴(120a) 및 버퍼 산화막 패턴(140a)을 제거하기 위한 습식식각 공정을 실시한다. 습식식각 공정에서는 전술한 바와 같이 LAL 500과 같은 완충 산화막 식각액을 사용할 수가 있다. 도 1d에는 습식식각 후에도 스토리지 노드(130a)의 내부에 버퍼 산화막 패턴(140b)이 잔류하고 있는 것으로 도시되어 있는데, 그 이유는 후술한다.Referring to FIG. 1D, a wet etching process for removing the mold oxide layer pattern 120a and the buffer oxide layer pattern 140a may be performed. In the wet etching process, a buffered oxide etchant such as LAL 500 may be used as described above. In FIG. 1D, the buffer oxide layer pattern 140b remains inside the storage node 130a even after wet etching, which will be described later.

이 단계에서 사용할 수 있는 습식식각 공정의 공정 플로우는 도 2에 도시되어 있다.The process flow of the wet etching process that can be used at this stage is shown in FIG.

도 2를 참조하면, 먼저 습식식각 설비에 피처리 기판을 로딩한다(S11). 습식식각 설비는 예컨대, 식각용 배쓰(bath), 린스용 배쓰 및 세정용 배쓰 등과 건조기를 포함한다. 그리고, 카세트 또는 보우트에 탑재되어 있는 피처리 기판은 스토리지 노드의 노드 분리 후에 세정 및 건조 단계를 완료한 상태로 습식식각 설비에 로딩될 예정이다. 습식식각 설비에서 피처리 기판은 로봇 등의 기판 이동 수단에 의하여 하나의 배쓰에서 다른 배쓰로 이동된다.Referring to FIG. 2, first, a substrate to be processed is loaded into a wet etching apparatus (S11). The wet etching equipment includes, for example, an etching bath, a rinse bath, a cleaning bath, and a dryer. The substrate to be mounted in the cassette or the boat is to be loaded into the wet etching facility after the cleaning and drying steps are completed after the node separation of the storage node. In a wet etching installation, the substrate to be processed is moved from one bath to another by a substrate moving means such as a robot.

계속해서 도 2를 참조하면, 본 공정인 습식식각 단계를 실시한다(S12). 습식식각 단계는 식각액을 담고 있는 식각용 배쓰에 피처리 기판을 담그는 방식 즉 디핑(dipping)법으로 실시된다. 예컨대, 식각액이 LAL 500이고, 제거해야 하는 실리콘산화막의 두께가 약 15000Å 정도인 경우에 공정 시간은 약 1500초 정도일 수 있다. 그러나, 공정 시간은 식각액의 종류 및 제거해야 하는 실리콘산화막의 물성 및 두께에 따라서 다를 수 있다.Subsequently, referring to FIG. 2, a wet etching step of the present process is performed (S12). The wet etching step is performed by dipping a method of dipping a substrate into an etching bath containing an etchant. For example, when the etchant is LAL 500 and the thickness of the silicon oxide film to be removed is about 15000 kPa, the process time may be about 1500 seconds. However, the process time may vary depending on the type of etching solution and the physical properties and thickness of the silicon oxide film to be removed.

계속해서 도 2를 참조하면, 습식식각 후의 세정 공정을 실시한다. 이를 위하여 먼저 피처리 기판에 대하여 퀵 드레인 린스(Quick Drain Rinse, QDR) 즉 제1 린스 공정을 실시한다(S13). QDR 공정은 예컨대 탈이온수를 담고 있는 린스용 배쓰에서 약 600초 정도 실시할 수 있다. 다음으로, 피처리 기판에 대하여 세정 공정을 실시한 다음 바로 제2 린스 공정 즉 QDR 공정을 실시한다(S14). 세정 공정은 습식식각 공정의 부산물을 제거하기 위하여 실시하는데, 예를 들어 SC-1을 담고 있는 세정용 배쓰에서 진행한다. 세정 및 제2 린스 공정은 약 300초 정도의 시간 동안 실시할 수 있다. 마지막으로, 피처리 기판에 대하여 건조 공정을 실시하면 세정 공정은 종료한다. 건조 공정은 예컨대 약 300초 정도의 시간 동안 진행할 수 있다.Subsequently, referring to FIG. 2, a cleaning step after wet etching is performed. To this end, first, a quick drain rinse (QDR), that is, a first rinse process, is performed on the substrate to be processed (S13). The QDR process can be performed, for example, for about 600 seconds in a rinse bath containing deionized water. Next, a second rinse process, that is, a QDR process, is performed immediately after the cleaning process is performed on the substrate to be processed (S14). The cleaning process is carried out to remove the by-products of the wet etching process, for example in a cleaning bath containing SC-1. The cleaning and second rinsing process can be carried out for a time of about 300 seconds. Finally, when the drying step is performed on the substrate to be processed, the cleaning step is terminated. The drying process may proceed, for example, for about 300 seconds.

그런데, 디자인 룰이 계속 감소함에 따라서 습식식각 단계(S12)에서 국부적으로 실리콘산화막이 식각되지 않는 현상이 발생하고 있다. 이로 인하여, 도 1d에 도시되어 있는 것과 같이, 습식식각 공정 후에도 스토리지 노드(130a) 내부의 버퍼 산화막(140b) 또는 스토리지 노드(130a) 사이의 몰드 산화막(120a)이 다 식각되지 않고 남아 있게 된다. 몰드 산화막(140b) 등이 전부 제거되지 않으면, 커패시터가 만들어지지 않거나 만들어진 커패시터가 충분한 정전 용량을 가지지 못할 수가 있다. 이러한 실리콘산화막의 미식각 현상은 다른 습식식각 공정에서도 자주 발생한다. 예를 들어, 콘택 형성 공정에서도 층간 절연막을 식각하는 경우에도 이와 같은 문제가 생긴다.However, as the design rule continues to decrease, there is a phenomenon in which the silicon oxide film is not etched locally in the wet etching step S12. As a result, as illustrated in FIG. 1D, even after the wet etching process, the buffer oxide layer 140b inside the storage node 130a or the mold oxide layer 120a between the storage nodes 130a are left without being etched. If the mold oxide film 140b and the like are not completely removed, no capacitor may be made or the capacitor may not have sufficient capacitance. Etching of the silicon oxide film often occurs in other wet etching processes. For example, such a problem occurs even when the interlayer insulating film is etched in the contact forming process.

도 3에는 상기한 실리콘산화막의 미식각 현상이 나타나는 이유를 설명하기 위한 도면이 도시되어 있다. 그 이유를 간단히 요약하면, 습식식각액에 포함되어 있는 기포 때문이다. 다시 말하면, 기포가 피식각막인 실리콘산화막에 안착되어 습식식각액과 접촉하는 것을 방해하기 때문이다.3 is a view for explaining the reason why the taste of the silicon oxide film is shown. The reason is briefly summarized because of the bubbles contained in the wet etching solution. In other words, the bubble is deposited on the silicon oxide film, which is the etched film, to prevent contact with the wet etching solution.

그리고, 이와 같은 현상은 반도체 소자의 디자인 룰이 축소되고 실린더형 스토리지 노드 또는 콘택 홀의 평면 모양이 원형 또는 정방형에 가까워짐으로 인하여 더 심화될 수가 있다. 이하에서는 도 3을 참조하여 이를 보다 구체적으로 살펴보기로 한다.Such a phenomenon may be further exacerbated by the reduction of design rules of the semiconductor device and the planar shape of the cylindrical storage node or the contact hole approaching a circular or square shape. Hereinafter, this will be described in more detail with reference to FIG. 3.

도 3을 참조하면, LAL 500등과 같은 완충 산화막 식각액은 구성 성분인 불화암모늄 및/또는 계면 활성제 등으로 인하여 내부에 다수의 미세 기포(B)를 포함하고 있다. 미세 기포(B)는 식각액을 원활하게 순환시켜서 식각 작용을 돕는 역할을 한다. 미세 기포(B)는 거의 구형에 가까우며 크기는 식각액의 조건에 따라 여러 가지가 존재할 수 있다. 종래에는 디자인 룰이 상대적으로 크기 때문에, 가장 크기가 큰 미세 기포(B) 보다도 패턴 사이의 간격(도 3에서는 스토리지 노드의 평면 크기)이 더 컸다. 그리고, 스토리지 노드의 평면 모양도 타원형이었기 때문에, 스토리지 노드(130a)가 약간 돌출되어 있어도 미세 기포(B)가 그 패턴 사이에 안착되는 현상은 거의 발생하지가 않았다.Referring to FIG. 3, a buffered oxide etchant such as LAL 500 or the like includes a plurality of fine bubbles B therein due to ammonium fluoride and / or a surfactant. Fine bubbles (B) serves to help the etching action by circulating the etchant smoothly. Micro bubble (B) is almost spherical and may be present in various sizes depending on the conditions of the etching solution. In the past, since the design rule was relatively large, the spacing between patterns (the plane size of the storage node in FIG. 3) was larger than that of the largest fine bubble B. FIG. Since the planar shape of the storage node was also elliptical, even if the storage node 130a slightly protruded, the phenomenon in which the microbubbles B settled between the patterns hardly occurred.

그러나, 디자인 룰이 감소하고 그리고 스토리지 노드의 평면 모양이 원형에 가까워지면서 도 3에서 오른쪽 스토리지 노드 상에 도시되어 있는 바와 같이, 습식식각 공정 중에 미세 기포(B)가 패턴 사이에 안착되는 현상이 자주 발생하게 되었다. 미세 기포(B)가 패턴 사이에 안착되면 식각액이 미세 기포(B) 하부의 실리콘산화막과는 접촉하는 것을 방해한다. 따라서, 그 부분이 기포에 의해서 차단되어 거의 식각되지 않거나 다른 부분보다 식각율이 낮아지게 됨으로써 실리콘산화막의 국부적인 미식각 현상이 발생하는 것이다.However, as design rules decrease and the planar shape of the storage node approaches a circle, as shown on the right storage node in FIG. 3, microbubbles (B) are often settled between patterns during the wet etching process. It happened. When the microbubble B is deposited between the patterns, the etchant prevents contact with the silicon oxide film under the microbubble B. Therefore, the part is blocked by the bubbles and hardly etched, or the etch rate is lower than that of other parts, so that the local taste of the silicon oxide film occurs.

디자인 룰이 감소하면서, 실린더형 스토리지 노드의 경우에는 충분한 정전 용량을 확보하면서 동시에 스토리지 노드의 쓰러짐 현상을 방지하기 위해서 점차 그 평면 모양을 원형 내지는 원형과 유사한 모양으로 제조하고 있다. 그러므로, 스토리지 노드의 평면 모양을 종래와 같이 타원형 등으로 만드는 것은 고집적화에 바람직하지 않다. 그리고, 특정한 실시예에서는 식각 마스크의 패턴 모양이 원형 또는 사각형에 유사한 모양을 가질 수가 있다. 결론적으로, 기포의 안착을 방지하기 위하여 패턴의 평면 모양을 변화시키는 것은 적절한 방법이 될 수 없으며, 이와는 다른 방법을 사용할 필요가 있다.As design rules decrease, cylindrical planar nodes are gradually manufactured in a circular or circular shape in order to secure sufficient capacitance while preventing the collapse of the storage node. Therefore, it is not preferable to make the planar shape of the storage node into elliptical or the like as conventionally. And, in a particular embodiment, the pattern shape of the etch mask may have a shape similar to a circle or a rectangle. In conclusion, it is not a proper method to change the planar shape of the pattern in order to prevent the settling of bubbles, and it is necessary to use a different method.

본 발명이 이루고자 하는 기술적 과제는 실리콘산화막의 국부적인 미식각 현상이 발생하는 것을 방지할 수 있는 실리콘산화막에 대한 습식식각 방법 및 이 방법을 포함하는 반도체 소자의 제조방법을 제공하는데 있다.An object of the present invention is to provide a wet etching method for a silicon oxide film and a method for manufacturing a semiconductor device including the method, which can prevent a local gasoline etch phenomenon of the silicon oxide film from occurring.

상기한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 실리콘산화막에 대한 습식식각 방법은, 습식식각액을 사용하여 실리콘산화막을 식각하기 이전에 실리콘산화막 상에 물막 등과 같은 기포 안착 방지막을 형성한 다음에, 실리콘산화막에 대한 습식식각 공정을 진행한다. 그리고, 이 기포 안착 방지막은 기포가 실리콘산화막에 안착되는 것을 방지하며, 따라서 습식식각액이 기포에 의한 방해을 받지 않고 실리콘산화막의 전면에 걸쳐서 균일하게 접촉할 수 있다. 그 결과 습식식각 공정에서 실리콘산화막의 국부적인 미식각 현상이 발생하는 것을 방지할 수 있다.In the wet etching method for the silicon oxide film according to an embodiment of the present invention for achieving the above technical problem, before the etching of the silicon oxide film using a wet etching solution to form a bubble deposition prevention film such as a water film on the silicon oxide film Next, a wet etching process is performed on the silicon oxide film. In addition, the bubble deposition prevention film prevents bubbles from being deposited on the silicon oxide film, and thus the wet etching solution can be uniformly contacted over the entire surface of the silicon oxide film without being disturbed by bubbles. As a result, it is possible to prevent the local etching of the silicon oxide film in the wet etching process.

본 실시예의 일 측면에 의하면, 상기한 실리콘산화막은 그 내부에 소정의 물질막 패턴이 개재되어 있을 수 있다. 그리고, 상기한 물질막 패턴의 평면 모양은 원형, 원형에 가까운 타원형, 정방형, 정방형에 가까운 다각형 또는 마름모 형상일 수 있다.According to one aspect of the present embodiment, the silicon oxide film may have a predetermined material film pattern interposed therein. In addition, the planar shape of the material layer pattern may be a circle, an ellipse close to a circle, a square, a polygon close to a square, or a rhombus shape.

본 실시예의 다른 측면에 의하면, 이 물질막 패턴은 상기 실리콘산화막의 상면으로 돌출되어 있는 돌출부를 가질 수가 있다. 이와 같이, 물질막 패턴이 돌출부를 갖는 경우에는 이 돌출부도 감싸도록 기포 안착 방지막을 형성하는 것이 바람직하다.According to another aspect of the present embodiment, the material film pattern may have a protruding portion protruding to the upper surface of the silicon oxide film. As described above, in the case where the material film pattern has protrusions, it is preferable to form a bubble seating prevention film so as to surround the protrusions.

본 실시예의 또 다른 측면에 의하면, 상기한 기포 안착 방지막은 상기 반도체 기판을 상기 기포 안착 방지막 형성용 물질을 담고 있는 배쓰에 디핑(dipping)하여 형성하거나, 또는 이 물질을 스프레이함으로써 형성할 수가 있다.According to still another aspect of the present embodiment, the above-mentioned bubble seating prevention film can be formed by dipping the semiconductor substrate into a bath containing the material for forming the bubble seating prevention film, or by spraying the material.

본 실시예의 또 다른 측면에 의하면, 상기 기포 안착 방지막은 탈이온수, 오존수 또는 과수를 사용하여 형성할 수가 있다. 그리고, 기포 안착 방지막을 형성하는 단계는 탈이온수 등이 있는 담겨 있는 배쓰에서 약 30초 내지 180초 동안 실시하는 것이 바람직하다. 기포 안착 방지막을 형성하는 공정 시간이 짧은 경우에는 반도체 기판 상에 물막 등이 제대로 형성되지 않기 때문에, 여전히 실리콘산화막의 국부적인 미식각 현상이 나타날 수가 있다. 그리고, 상기 기포 안착 방지막을 형성한 다음에는 가능한 빠른 시간 내에 예를 들어, 2분 이내에 습식식각 공정을 수행하는 것이 바람직하다.According to another aspect of the present embodiment, the bubble seating prevention film can be formed using deionized water, ozone water or fruit water. In addition, the step of forming the bubble seating prevention film is preferably performed for about 30 seconds to 180 seconds in a bath containing deionized water. In the case where the process time for forming the bubble deposition prevention film is short, since a water film or the like is not properly formed on the semiconductor substrate, local taste of the silicon oxide film may still appear. Then, after forming the bubble seating prevention film, it is preferable to perform a wet etching process within, for example, within 2 minutes as soon as possible.

상기한 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법은 실리콘산화막에 대한 습식식각 공정을 포함하며, 실린더형 스토리지 노드 또는 스택형 스토리지 노드의 제조방법과 관련된다. 예를 들어, 실린더형 스토리지 노드를 형성할 경우에는 먼저 반도체 기판 상에 식각 방지막 및 몰드 산화막을 순차적으로 형성한다. 그리고, 상기 몰드 산화막 및 상기 식각 방지막을 패터닝하여 스토리지 노드 형성 영역을 한정한다. 그리고, 상기 결과물 상에 단차를 따라서 스토리지 노드 형성용 도전체막을 형성한다. 그리고, 상기 도전체막 상에 버퍼 산화막을 형성한다. 그리고, 상기 몰드 산화막이 노출될 때까지 상기 버퍼 산화막 및 상기 도전체막을 식각하여 스토리지 노드를 형성한다. 그리고, 상기 결과물 상에 기포 안착 방지막을 형성하고, 식각액을 사용하여 습식식각법으로 상기 몰드 산화막 및 상기 버퍼 산화막을 제거하는 습식식각 공정을 실시한다. A method of manufacturing a semiconductor device according to another embodiment of the present invention for achieving the above technical problem includes a wet etching process for a silicon oxide film, and relates to a method of manufacturing a cylindrical storage node or a stacked storage node. For example, when forming a cylindrical storage node, an etch stop layer and a mold oxide layer are sequentially formed on a semiconductor substrate. The mold oxide layer and the etch stop layer are patterned to define a storage node formation region. The conductive film for forming the storage node is formed on the resultant along the step. A buffer oxide film is formed on the conductor film. The buffer oxide layer and the conductor layer are etched until the mold oxide layer is exposed to form a storage node. In addition, a bubble deposition prevention film is formed on the resultant product, and a wet etching process of removing the mold oxide film and the buffer oxide film by a wet etching method using an etching solution is performed.

본 실시예의 일 측면에 따르면, 상기한 스토리지 노드를 형성하는 단계에서는 상기 스토리지 노드가 상기 버퍼 산화막 및 상기 몰드 산화막의 상면으로부터 돌출되는 돌출부를 갖도록 식각 공정을 진행할 수가 있다.According to an aspect of the present embodiment, in the forming of the storage node, an etching process may be performed such that the storage node has protrusions protruding from an upper surface of the buffer oxide layer and the mold oxide layer.

상기한 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조방법은 실리콘산화막에 대한 습식식각 공정을 포함하며 콘택 홀 등과 같은 오프닝(opening) 형성 공정과 관련된다. 예를 들면, 본 실시예에서는 먼저 반도체 기판 상에 식각 방지막을 형성한다, 그리고, 상기 식각 방지막 상에 실리콘산화막으로 층간 절연막을 형성한다. 그리고, 상기 층간 절연막 상에 콘택 홀과 같은 오프닝을 한정하는 식각 마스크막 패턴을 형성한다. 그리고, 상기 층간 절연막 및 상기 식각 마스크막 패턴 상에 기포 안착 방지막을 형성하고, 식각액을 사용하여 습식식각법으로 상기 층간 절연막을 식각하고, 계속해서 상기 식각 방지막을 식각함으로써 콘택 홀과 같은 오프닝을 형성한다. A method of manufacturing a semiconductor device according to another embodiment of the present invention for achieving the above technical problem includes a wet etching process for a silicon oxide film and is related to an opening forming process such as a contact hole. For example, in this embodiment, an etch stop film is first formed on a semiconductor substrate, and an interlayer insulating film is formed on the etch stop film with a silicon oxide film. An etch mask film pattern defining an opening such as a contact hole is formed on the interlayer insulating film. In addition, an air bubble deposition prevention film is formed on the interlayer insulating film and the etching mask film pattern, an etching solution is used to etch the interlayer insulating film by a wet etching method, and then the etching prevention film is etched to form an opening such as a contact hole. do.

이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소재되는 실시예는 본 발명의 기술적 사상이 철저하고 완전하게 개시될 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위하여 예시적으로 제공되어지는 것이다. 도면에 있어서, 층의 두께 및 영역들의 크기 등은 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조 번호는 동일한 구성요소를 나타낸다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments described herein are provided by way of example so that the technical spirit of the present invention can be thoroughly and completely disclosed, and to fully convey the spirit of the present invention to those skilled in the art. In the drawings, the thickness of layers and the size of regions are exaggerated for clarity. Like numbers refer to like elements throughout.

도 4에는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법에 사용할 수 있는 실리콘산화막에 대한 습식식각 공정의 공정 흐름도가 도시되어 있다.4 is a process flowchart of a wet etching process for a silicon oxide film that may be used in a method of manufacturing a semiconductor device according to an embodiment of the present invention.

도 4를 참조하면, 소정의 공정이 완료된 피처리 기판을 습식식각 설비에 로딩한다(S21). 습식식각 설비는 종래에 사용하던 습식식각 설비를 본 실시예에서도 그대로 사용할 수 있다. 예를 들어, 습식식각 설비는 식각용 배쓰, 린스용 배쓰 및 세정용 배쓰 등과 건조기를 포함할 수 있다. 본 실시예에서는 식각용 배쓰에는 예컨대 LAL 500과 같은 습식식각액이 담겨 있으며, 린스용 배쓰에는 탈이온수가 그리고 세정용 배쓰에는 SC-1이 담겨 있을 수 있다.Referring to FIG. 4, a substrate to be processed in which a predetermined process is completed is loaded into a wet etching facility (S21). The wet etching equipment can be used as it is in the present embodiment, the conventional wet etching equipment. For example, the wet etching apparatus may include an etching bath, a rinse bath, a cleaning bath, and a dryer. In this embodiment, the etching bath may contain a wet etchant such as LAL 500, for example, deionized water may be included in the rinse bath, and SC-1 may be contained in the washing bath.

피처리 기판은 실리콘산화막에 대한 습식식각 공정을 요하는 기판이다. 예컨대 피처리 기판은 스택형 스토리지 노드 또는 실린더형 스토리지 노드 형성 공정에서 몰드 산화막 및/또는 버퍼 산화막을 제거하기 위한 공정을 실시할 필요가 있는 기판일 수 있다. 이 경우에 상기 몰드 산화막 및/또는 버퍼 산화막 사이에는 스토리지 노드 등이 개재되어 있을 수 있는데, 상기한 스토리지 노드는 상기 몰드 산화막 및/또는 버퍼 산화막의 상면에 대하여 돌출되어 있는 돌출부를 가지고 있을 수가 있다.The substrate to be treated is a substrate requiring a wet etching process for the silicon oxide film. For example, the substrate to be processed may be a substrate which needs to perform a process for removing a mold oxide film and / or a buffer oxide film in a stacked storage node or a cylindrical storage node forming process. In this case, a storage node or the like may be interposed between the mold oxide film and / or the buffer oxide film. The storage node may have a protrusion protruding from an upper surface of the mold oxide film and / or the buffer oxide film.

그러나, 피처리 기판은 콘택 홀을 형성하기 위하여 층간 절연막을 습식식각하는 공정을 실시할 필요가 있는 기판일 수 있다. 이러한 피처리 기판은 모두 습식식각 공정이 실시되기 이전에 필요한 소정을 공정을 모두 완료한 다음, 불순물에 대한 세정 및 건조 공정도 완료한 상태의 기판이다.However, the substrate to be treated may be a substrate which needs to perform a process of wet etching the interlayer insulating film to form the contact hole. The substrates to be treated are all substrates in which a predetermined process required before the wet etching process is completed, and then the cleaning and drying processes for impurities are also completed.

계속해서 도 4를 참조하면, 본 공정인 습식식각 공정을 실시하기 전에 피처리 기판 상에 기포 안착 방지막을 형성하기 위한 단계를 먼저 실시한다(S22). 기포 안착 방지막은 기포 안착 방지막 형성용 물질 예컨대, 탈이온수, 오존수 또는 과수(H2O2)를 담고 있는 배쓰에 소정의 시간 동안 피처리 기판을 디핑하는 방식으로 진행할 수 있다. 또는, 기포 안착 방지막 형성욤 물질을 상기 피처리 기판 상에 스프레이하여 형성할 수도 있다. 그러나, 기포 안착 방지막을 형성하기 위하여 알코올을 사용하는 것은 휘발성이 강한 알코올의 특성을 고려할 때 바람직하지 않다. 피처리 기판에 개재되어 있는 패턴(예컨대, 스토리지 노드)이 상기한 돌출부를 갖는 경우에는, 이 기포 안착 방지막은 상기한 돌출부도 감싸도록 하는 것이 바람직하다.Subsequently, referring to FIG. 4, a step for forming an anti-bubble film on the substrate to be treated is first performed before performing the wet etching process, which is the present process (S22). The bubble restraining film may proceed by dipping the substrate to be treated for a predetermined time in a bath containing a material for forming a bubble restraining film, for example, deionized water, ozone water, or fruit water (H 2 O 2 ). Alternatively, the bubble-deposition film-forming substance may be sprayed onto the substrate to be treated. However, it is not preferable to use alcohol in order to form an air bubble prevention film in consideration of the characteristics of the highly volatile alcohol. When the pattern (for example, a storage node) interposed on the to-be-processed substrate has said protrusion, it is preferable that this bubble seating prevention film also covers said protrusion.

피처리 기판을 탈이온수 등에 담그는 시간은 안정적인 기포 안착 방지막의 형성 및 공정 소요 시간을 고려하여 결정한다. 예컨대, 피처리 기판을 10초 동안 탈이온수에 담그는 경우에는, 기포 안착 방지막이 제대로 형성되지 않기 때문에 바람직하지 않다. 또한, 피처리 기판을 너무 오랜 시간 동안 탈이온수에 담그는 것은 전체 공정에 소요되는 시간을 증가시키기 때문에 생산성을 저하시키는 문제가 있다. 따라서, 기포 안착 방지막을 형성하는 단계는 약 30초 내지 180초 동안 실시하는 것이 바람직하다.The time for immersing the substrate to be treated in deionized water or the like is determined in consideration of the formation of a stable bubble prevention film and the time required for the process. For example, when the substrate to be treated is immersed in deionized water for 10 seconds, it is not preferable because the bubble deposition prevention film is not properly formed. In addition, immersing the substrate in deionized water for too long increases the time required for the entire process, thereby lowering productivity. Therefore, the step of forming the bubble seating prevention film is preferably carried out for about 30 seconds to 180 seconds.

계속해서 도 4를 참조하면, 본 공정인 습식식각 공정을 실시한다(S23). 습식식각 공정은 실리콘산화막을 식각하기 위한 습식식각액을 담고 있는 식각용 배쓰에서 진행한다. 상기한 식각액은 예컨대 LAL 500 등과 같은 완충 산화막 식각액일 수 있다. 습식식각 공정 시간은 식각액의 종류 및 피식각막의 물성 및 두께 등에 따라서 다를 수 있다. 4, the wet etching process which is this process is performed (S23). The wet etching process is performed in an etching bath containing a wet etchant for etching a silicon oxide film. The etchant may be, for example, a buffered oxide etchant such as LAL 500 or the like. The wet etching process time may vary depending on the type of etching solution and the physical properties and thickness of the etching target.

본 실시예에 의하면, 피식각막인 실리콘산화막 상에는 물막 등과 같은 기포 안착 방지막이 형성되어 있다. 기포 안착 방지막은 식각공정 중에 식각액 내에 포함되어 있는 다수의 기포가 실리콘산화막 상에 안착되는 것을 방지한다. 따라서, 식각액은 기포에 의한 방해를 받지 않고 노출되어 있는 모든 실리콘산화막과 접촉을 하므로, 본 실시예에 의하면 종래와 같이 국부적인 실리콘산화막의 미식각 현상은 발생하지 않는다.According to this embodiment, a bubble deposition prevention film such as a water film or the like is formed on the silicon oxide film as the etching film. The bubble deposition prevention film prevents a plurality of bubbles contained in the etching solution from being deposited on the silicon oxide film during the etching process. Therefore, since the etchant contacts all of the exposed silicon oxide films without being disturbed by bubbles, the etching solution of the local silicon oxide film does not occur according to the present embodiment.

계속해서 도 4를 참조하면, 종래 습식식각 공정과 마찬가지로 탈이온수를 담고 있는 배쓰에서 QDR 등과 같은 제1 린스 공정을 실시한다(S24). 그리고, SC-1 등을 담고 있는 세정용 배쓰에서 식각 부산물 및 잔류물을 제거하기 위한 세정 공정을 실시한 다음에, 제2 린스 공정을 실시한다(S25). 그리고, 건조기에서 건조 공정을 실시하여 피처리 기판으로부터 수분 등을 제거한다(S26).Subsequently, referring to FIG. 4, a first rinse process such as QDR is performed in a bath containing deionized water as in the conventional wet etching process (S24). Then, a cleaning process for removing etching by-products and residues is performed in a cleaning bath containing SC-1 and the like, followed by a second rinsing process (S25). Then, the drying process is performed in a dryer to remove moisture and the like from the substrate to be processed (S26).

도 5a 내지 도 5b에는 전술한 실리콘산화막에 대한 습식식각 방법을 포함하는 반도체 소자의 제조방법에 대한 일 실시예가 도시되어 있다. 본 실시예는 전술한 실시콘산화막에 대한 습식식각 공정을 실린더형 스토리지 노드를 형성하기 위한 실리콘산화막의 습식식각 공정에 적용한 것이다.5A to 5B illustrate an embodiment of a method of manufacturing a semiconductor device including the wet etching method for the silicon oxide film described above. In the present embodiment, the wet etching process for the embodiment cone oxide film is applied to the wet etching process of the silicon oxide film for forming the cylindrical storage node.

먼저 도 5a을 참조하면, 기판(200) 상에 식각 저지막 패턴(210)이 형성되어 있고, 그 위에는 다수의 실린더형 스토리지 노드(230a)가 개재되어 있는 실리콘산화막이 형성되어 있다. 실리콘산화막은 몰드 산화막 패턴(220a) 및 버퍼 산화막 패턴(240a)이다. 그리고, 스토리지 노드(230a)는 몰드 산화막 패턴(220a) 및 버퍼 산화막 패턴(240a)의 상면보다 약간 돌출되어 있는 돌출부를 가질 수 있다. 상기한 반도체 소자의 구조는 도 1c에 도시되어 있는 반도체 소자와 동일하다.First, referring to FIG. 5A, an etch stop layer pattern 210 is formed on a substrate 200, and a silicon oxide layer including a plurality of cylindrical storage nodes 230a is formed thereon. The silicon oxide film is a mold oxide film pattern 220a and a buffer oxide film pattern 240a. The storage node 230a may have a protrusion that slightly protrudes from the top surface of the mold oxide layer pattern 220a and the buffer oxide layer pattern 240a. The structure of the semiconductor device described above is the same as that of the semiconductor device shown in Fig. 1C.

계속해서 도 5a를 참조하면, 몰드 산화막 패턴(220a) 및 버퍼 산화막 패턴(240a) 상에 디핑법 또는 스프레이법을 사용하여 기포 안착 방지막 예컨대 물막(250) 등을 형성한다. 기포 안착 방지막은 물막 이외에 오존수 또는 과수를 사용하여 형성할 수도 있다. 그리고, 스토리지 노드(230a)가 돌출부를 가지는 경우에는 물막(250)이 돌출부도 감싸도록 하는 것이 바람직하다. 물막(250)을 형성하는 과정은 도 4의 기포 안착 방지막 형성 단계(S22)에서 설명한 방법을 이용할 수 있다.Subsequently, referring to FIG. 5A, a bubble deposition prevention film such as a water film 250 and the like are formed on the mold oxide film pattern 220a and the buffer oxide film pattern 240a by using a dipping method or a spray method. The bubble seating prevention film may be formed using ozone water or fruit water in addition to the water film. When the storage node 230a has a protrusion, it is preferable that the water film 250 also covers the protrusion. The process of forming the water film 250 may use the method described in the foam seating prevention film forming step (S22) of FIG.

도 5b를 참조하면, 습식식각법을 이용하여 반도체 기판(200)으로부터 실리콘산화막(220a, 240a)을 제거한다. 습식식각 공정은 물막(250)을 형성한 다음에 가능한 빨리, 적어도 2분 이내에 실시하는 것이 바람직하다. 실리콘산화막(220a, 240a)을 제거하는 과정도 역시 도 4의 습식식각 단계(S23)에서 설명한 방법을 이용한다. 습식식각 단계를 지난 후에는 린스, 세정 및 건조 등(S24 내지 S26)의 단계를 수행한다. 도 5b에는 상기한 습식식각 공정의 결과물이 도시되어 있다. 도 5b를 참조하면 알 수 있는 바와 같이, 본 실시예에 의한 반도체 소자의 제조방법을 이용하면, 실린더형 스토리지 노드 내부 또는 인접한 스토리지 노드 사이에서 실리콘산화막이 국부적으로 미식각되는 현상이 발생하지 않는다.Referring to FIG. 5B, the silicon oxide layers 220a and 240a are removed from the semiconductor substrate 200 using a wet etching method. The wet etching process is preferably performed within at least 2 minutes as soon as possible after the water film 250 is formed. The process of removing the silicon oxide films 220a and 240a also uses the method described in the wet etching step S23 of FIG. 4. After the wet etching step, the steps of rinsing, washing and drying (S24 to S26) are performed. 5b shows the result of the wet etching process described above. As it can be seen with reference to Figure 5b, using the method of manufacturing a semiconductor device according to the present embodiment, the phenomenon that the silicon oxide film is locally etched in the cylindrical storage node or between adjacent storage nodes does not occur.

도 6a 내지 도 6c에는 전술한 실리콘산화막에 대한 습식식각 공정을 포함하는 반도체 소자의 제조방법에 대한 다른 실시예가 도시되어 있다. 본 실시예는 전술한 실시콘산화막에 대한 습식식각 공정을 콘택 홀(H)을 형성하기 위한 실리콘산화막의 습식식각 공정에 적용한 것이다. 하지만, 상기 실시예는 콘택 홀(H)을 형성하는 공정에만 한정되는 것은 아니며 실리콘산화막에 콘택 홀(H)과 같은 오프닝(opening)을 형성하는 다른 습식식각 공정에도 적용할 수가 있다.6A to 6C illustrate another embodiment of a method of manufacturing a semiconductor device including the wet etching process for the silicon oxide film described above. In the present embodiment, the wet etching process for the embodiment cone oxide film is applied to the wet etching process of the silicon oxide film for forming the contact hole (H). However, the embodiment is not limited to the process of forming the contact hole H, but may be applied to other wet etching processes of forming an opening such as the contact hole H in the silicon oxide film.

도 6a를 참조하면, 기판(300) 상에는 식각 방지막(310) 및 실리콘산화막으로 형성된 층간 절연막(320)이 순차적으로 적층되어 있다. 그러나, 도시된 것과 달리 기판(300)과 식각 방지막(310) 사이에는 소정의 패턴을 포함하는 하나 이상의 다른 층이 더 형성되어 있을 수 있다. 그리고, 층간 절연막(320) 내부에는 게이트 라인이나 비트 라인과 같은 소정의 패턴이 형성되어 있을 수도 있다.Referring to FIG. 6A, an etch stop layer 310 and an interlayer insulating layer 320 formed of a silicon oxide layer are sequentially stacked on the substrate 300. However, unlike illustrated, one or more other layers including a predetermined pattern may be further formed between the substrate 300 and the etch stop layer 310. In addition, a predetermined pattern such as a gate line or a bit line may be formed in the interlayer insulating layer 320.

콘택 홀을 형성하기 위하여 먼저, 층간 절연막(320) 상에 습식식각 공정의 마스크로 사용하기 위한 물질막 패턴을 형성한다. 물질막 패턴은 일반적으로 포토레지스트(PR)로 형성하지만, 실리콘산화막과 식각 선택비가 큰 다른 물질로 형성할 수도 있다. 현재는 디자인 룰이 계속 작아지고 있으며, 그 결과 콘택 홀의 크기도 작아지고, 결국 포토레지스트 패턴(PR) 사이의 간격도 계속 줄어들고 있다.In order to form a contact hole, a material film pattern for use as a mask of a wet etching process is first formed on the interlayer insulating film 320. The material film pattern is generally formed of a photoresist PR, but may be formed of a silicon oxide film and another material having a high etching selectivity. Currently, design rules continue to decrease, and as a result, contact holes also become smaller, and thus, spacing between photoresist patterns PR continues to decrease.

다음으로, 콘택 홀(H)을 형성하기 위하여 습식식각 공정을 실시한다. 도 6b를 참조하면, 먼저 습식식각 설비에 로딩된 반도체 기판의 상면에 디핑법 또는 스프레이법으로 기포 안착 방지막을 형성한다. 예를 들어, 기판(300) 상의 포토레지스트 패턴(PR) 및 층간 절연막(320) 상에 물막(350) 등을 형성한다. 다음으로, 물막(350)이 없어지기 전(예컨대, 물막을 형성한 뒤 2분 이내)에 습식식각 단계를 진행한다. 그러면, 층간 절연막(320)이 식각되고 식각 방지막(310)의 일부가 노출된다. 계속해서, 노출된 식각 방지막(310) 및 포토레지스트 패턴(PR)을 제거하면 도 6c에 도시된 것과 같이 층간 절연막 패턴(320a) 및 식각 저지막 패턴(310a)에 의하여 한정되는 콘택 홀(H)이 형성된다. Next, a wet etching process is performed to form the contact hole H. Referring to FIG. 6B, first, a bubble deposition prevention film is formed on the upper surface of the semiconductor substrate loaded in the wet etching apparatus by dipping or spraying. For example, the water film 350 may be formed on the photoresist pattern PR on the substrate 300 and the interlayer insulating layer 320. Next, the wet etching step is performed before the water film 350 disappears (eg, within 2 minutes of forming the water film). Then, the interlayer insulating layer 320 is etched and a part of the etch stop layer 310 is exposed. Subsequently, when the exposed etch stop layer 310 and the photoresist pattern PR are removed, the contact hole H defined by the interlayer insulating layer pattern 320a and the etch stop layer pattern 310a as shown in FIG. 6C. Is formed.

본 실시예에서도 실리콘산화막에 대한 습식식각 단계 이전에 물막 등을 형성하기 때문에 기포가 포토레지스트 패턴(PR) 사이에 안착할 수 없으며, 그 결과 실리콘산화막의 국부적인 미식각 현상이 발생하는 것을 방지할 수가 있다.In this embodiment, since the water film is formed before the wet etching step of the silicon oxide film, bubbles cannot be settled between the photoresist patterns PR, and as a result, it is possible to prevent the local etching of the silicon oxide film from occurring. There is a number.

본 발명에 의하면 패턴의 미세화 및 원형화에도 불구하고 실리콘산화막에 대한 습식식각 공정에서 국부적인 실리콘산화막의 미식각 현상이 생기는 것을 방지할 수가 있다. 특히, 본 발명은 실린더형 스토리지 노드나 스택형 스토리지 노드 형성 공정에서 실리콘산화막을 제거하는 경우 또는 층간 절연막에 콘택 홀을 형성하기 위하여 실리콘산화막을 식각하는 경우에 유용하게 적용할 수가 있다. 따라서, 본 발명에 의한 반도체 소자의 제조방법을 사용하면, 반도체 소자의 집적도를 더욱 향상시킬 수 있을 뿐만이 아니라 반도체 소자의 불량율을 현저히 감소시킬 수가 있다. According to the present invention, in spite of the miniaturization and circularization of the pattern, it is possible to prevent the local etching of the silicon oxide film from occurring in the wet etching process of the silicon oxide film. In particular, the present invention can be usefully applied to the removal of the silicon oxide film during the cylindrical storage node or the stacked storage node formation process or the etching of the silicon oxide film to form contact holes in the interlayer insulating film. Therefore, by using the method for manufacturing a semiconductor element according to the present invention, not only the degree of integration of the semiconductor element can be further improved, but also the defect rate of the semiconductor element can be significantly reduced.                     

Claims (31)

상면에 실리콘산화막 및 소정의 물질막 패턴이 노출되어 있는 반도체 기판을 준비하는 단계와, Preparing a semiconductor substrate having a silicon oxide film and a predetermined material film pattern exposed on an upper surface thereof; 상기 실리콘 산화막 및 물질막 패턴상에 기포 안착 방지막을 형성하는 단계와, Forming a bubble restraining film on the silicon oxide film and the material film pattern; 상기 실리콘산화막을 습식식각하는 단계를 포함하는 실리콘산화막에 대한 습식식각 방법.Wet etching the silicon oxide film comprising the step of wet etching the silicon oxide film. 삭제delete 제1항에 있어서, The method of claim 1, 상기 물질막 패턴은 상기 실리콘산화막의 상면으로 돌출되는 돌출부를 갖는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 방법.The material layer pattern is a wet etching method for the silicon oxide film, characterized in that it has a protrusion protruding to the upper surface of the silicon oxide film. 제3항에 있어서, The method of claim 3, 상기 물질막 패턴은 그 평면 모양이 원형, 원형에 가까운 타원형, 정방형, 정방형에 가까운 다각형 또는 마름모 형상인 것을 특징으로 하는 실리콘산화막에 대한 습식식각 방법.The material layer pattern is a wet etching method for a silicon oxide film, characterized in that the planar shape of a circle, an ellipse close to a circle, a square, a polygon close to a square or a rhombus shape. 제3항에 있어서, The method of claim 3, 상기 기포 안착 방지막은 상기 물질막 패턴의 돌출부도 감싸도록 형성하는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 방법.The foam seating prevention film is a wet etching method for the silicon oxide film, characterized in that formed to surround the protrusion of the material film pattern. 제1항에 있어서, The method of claim 1, 상기 기포 안착 방지막은 상기 반도체 기판을 상기 기포 안착 방지막 형성용 물질을 배쓰에 디핑(dipping)하여 형성하는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 방법.The bubble deposition prevention film is a wet etching method for the silicon oxide film, characterized in that the semiconductor substrate is formed by dipping the material for forming the bubble deposition prevention film in a bath (bath). 제1항에 있어서,The method of claim 1, 상기 기포 안착 방지막은 상기 기포 안착 방지막 형성용 물질을 스프레이하여 형성하는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 방법.The foam seating prevention film is a wet etching method for the silicon oxide film, characterized in that formed by spraying the material for forming the bubble seating prevention film. 제1항에 있어서, The method of claim 1, 상기 기포 안착 방지막은 탈이온수, 오존수 또는 과수를 사용하여 형성하는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 방법.The bubble seating prevention film is a wet etching method for the silicon oxide film, characterized in that formed using deionized water, ozone water or fruit water. 제1항에 있어서,The method of claim 1, 상기 기포 안착 방지막 형성 단계는 30초 내지 180초의 동안 실시하는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 방법.The bubble deposition prevention film forming step is a wet etching method for a silicon oxide film, characterized in that performed for 30 seconds to 180 seconds. 제1항에 있어서, The method of claim 1, 상기 기포 안착 방지막 형성 단계를 수행한 다음 2분 이내에 상기 습식식각 단계를 수행하는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 방법.Wet etching method for the silicon oxide film, characterized in that for performing the wet etching step of performing the step of forming the anti-settle film forming film. 제1항에 있어서,The method of claim 1, 상기 습식식각 단계에서 사용하는 식각액은 완충 산화막 식각액인 것을 특징으로 하는 실리콘산화막에 대한 습식식각 방법.The etchant used in the wet etching step is a wet etching method for the silicon oxide film, characterized in that the buffer oxide etching solution. 제11항에 있어서, The method of claim 11, 상기 완충 산화막 식각액은 불화암모늄 및 불화수소를 포함하는 식각액인 것을 특징으로 하는 실리콘산화막에 대한 습식식각 방법.The buffer oxide film etching solution is a wet etching method for a silicon oxide film, characterized in that the etching solution containing ammonium fluoride and hydrogen fluoride. 제1항에 있어서, 상기 습식식각 단계 이후에The method of claim 1, wherein after the wet etching step 상기 반도체 기판을 제1 린스하는 단계;First rinsing the semiconductor substrate; 상기 반도체 기판을 세정하는 단계;Cleaning the semiconductor substrate; 상기 반도체 기판을 제2 린스하는 단계; 및Second rinsing the semiconductor substrate; And 상기 반도체 기판을 건조하는 단계를 더 포함하는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 방법.Wet etching method for the silicon oxide film further comprising the step of drying the semiconductor substrate. 반도체 기판 상에 식각 방지막 및 몰드 산화막을 순차적으로 형성하는 단계;Sequentially forming an etch stop layer and a mold oxide layer on the semiconductor substrate; 상기 몰드 산화막 및 상기 식각 방지막을 패터닝하여 스토리지 노드 형성 영역을 한정하는 단계;Patterning the mold oxide layer and the etch stop layer to define a storage node formation region; 상기 결과물 상에 단차를 따라서 스토리지 노드 형성용 도전체막을 형성하는 단계;Forming a conductive film for forming a storage node along the step on the result; 상기 도전체막 상에 버퍼 산화막을 형성하는 단계;Forming a buffer oxide film on the conductor film; 상기 몰드 산화막이 노출될 때까지 상기 버퍼 산화막 및 상기 도전체막을 식각하여 스토리지 노드를 형성하는 단계;Forming a storage node by etching the buffer oxide layer and the conductive layer until the mold oxide layer is exposed; 상기 결과물 상에 기포 안착 방지막을 형성하는 단계; 및Forming an anti-bubble film on the resultant product; And 상기 몰드 산화막 및 상기 버퍼 산화막을 습식식각하여 제거하는 단계를 포함하는 실리콘산화막에 대한 습식식각 공정을 포함하는 반도체 소자의 제조방법.And wet etching the silicon oxide film by removing the mold oxide film and the buffer oxide film by wet etching. 제14항에 있어서, The method of claim 14, 상기 스토리지 노드를 형성하는 단계에서는 상기 스토리지 노드의 측벽 일부가 상기 버퍼 산화막 및 상기 몰드 산화막의 상면으로부터 돌출되는 돌출부를 갖도록 식각 공정을 진행하는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 공정을 포함하는 반도체 소자의 제조방법.In the forming of the storage node, an etching process including a wet etching process of a silicon oxide layer may be performed such that a portion of a sidewall of the storage node has a protrusion protruding from an upper surface of the buffer oxide layer and the mold oxide layer. Method of manufacturing the device. 제15항에 있어서, The method of claim 15, 상기 스토리지 노드는 그 평면 모양이 원형, 원형에 가까운 타원형, 정방형, 정방형에 가까운 다각형 또는 마름모 형상인 것을 특징으로 하는 실리콘산화막에 대한 습식식각 공정을 포함하는 반도체 소자의 제조방법.The storage node is a method of manufacturing a semiconductor device comprising a wet etching process for the silicon oxide film, characterized in that the planar shape is circular, oval close to the circle, square, polygon close to the square or rhombus shape. 제15항에 있어서,The method of claim 15, 상기 기포 안착 방지막은 상기 스토리지 노드의 돌출부도 감싸도록 형성하는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 공정을 포함하는 반도체 소자의 제조방법.The bubble deposition prevention film is a method of manufacturing a semiconductor device comprising a wet etching process for the silicon oxide film, characterized in that formed to surround the protrusion of the storage node. 제14항에 있어서, The method of claim 14, 상기 기포 안착 방지막은 상기 반도체 기판을 상기 기포 안착 방지막 형성용 물질을 담고 있는 배쓰에 디핑하여 형성하는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 공정을 포함하는 반도체 소자의 제조방법.The bubble deposition prevention film is a method of manufacturing a semiconductor device comprising a wet etching process for the silicon oxide film, characterized in that formed by dipping the semiconductor substrate in a bath containing the material for forming the bubble deposition prevention film. 제14항에 있어서,The method of claim 14, 상기 기포 안착 방지막은 상기 기포 안착 방지막 형성용 물질을 스프레이하여 형성하는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 공정을 포함하는 반도체 소자의 제조방법.The bubble seating prevention film is a method of manufacturing a semiconductor device comprising a wet etching process for the silicon oxide film, characterized in that formed by spraying the material for forming the bubble seating prevention film. 제14항에 있어서, The method of claim 14, 상기 기포 안착 방지막은 탈이온수, 오존수 또는 과수를 사용하여 형성하는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 공정을 포함하는 반도체 소자의 제조방법.The bubble deposition prevention film is a method of manufacturing a semiconductor device comprising a wet etching process for the silicon oxide film, characterized in that formed using deionized water, ozone water or fruit water. 제14항에 있어서,The method of claim 14, 상기 기포 안착 방지막 형성 단계는 30초 내지 180초 동안 실시하는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 공정을 포함하는 반도체 소자의 제조방법.The bubble deposition prevention film forming step is a method of manufacturing a semiconductor device comprising a wet etching process for a silicon oxide film, characterized in that performed for 30 seconds to 180 seconds. 제14항에 있어서,The method of claim 14, 상기 기포 안착 방지막 형성 단계를 수행한 후에 2분 이내에 상기 습식식각 단계를 수행하는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 공정을 포함하는 반도체 소자의 제조방법.And a wet etching process for the silicon oxide film, wherein the wet etching step is performed within 2 minutes after the bubble seating prevention film forming step is performed. 제14항에 있어서,The method of claim 14, 상기 습식식각 단계에서 사용하는 식각액은 완충 산화막 식각액인 것을 특징으로 하는 반도체 소자의 제조방법.The etching solution used in the wet etching step is a method of manufacturing a semiconductor device, characterized in that the buffer oxide etching solution. 제14항에 있어서,The method of claim 14, 상기 스토리지 노드를 형성하는 단계 이후에,After forming the storage node, 상기 반도체 기판을 세정하는 단계; 및Cleaning the semiconductor substrate; And 상기 반도체 기판을 건조하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.The method of manufacturing a semiconductor device further comprising the step of drying the semiconductor substrate. 반도체 기판 상에 식각 방지막을 형성하는 단계;Forming an etch stop layer on the semiconductor substrate; 상기 식각 방지막 상에 실리콘산화막으로 층간 절연막을 형성하는 단계Forming an interlayer insulating film on the etch stop layer using a silicon oxide film 상기 층간 절연막 상에 오프닝을 한정하는 식각 마스크막 패턴을 형성하는 단계;Forming an etch mask film pattern defining an opening on the interlayer insulating film; 상기 층간 절연막 및 상기 식각 마스크막 패턴 상에 기포 안착 방지막을 형성하는 단계;Forming a bubble deposition prevention film on the interlayer insulating film and the etch mask film pattern; 상기 층간 절연막을 습식식각하는 단계; 및Wet etching the interlayer insulating film; And 상기 식각 방지막을 식각하여 상기 층간 절연막 내에 오프닝을 형성하는 단계를 포함하는 실리콘산화막에 대한 습식식각 공정을 포함하는 반도체 소자의 제조방법.And etching the anti-etching layer to form an opening in the interlayer insulating layer. 제25항에 있어서,The method of claim 25, 상기 기포 안착 방지막은 상기 반도체 기판을 상기 기포 안착 방지막 형성용 물질을 담고 있는 배쓰에 디핑하여 형성하는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 공정을 포함하는 반도체 소자의 제조방법.The bubble deposition prevention film is a method of manufacturing a semiconductor device comprising a wet etching process for the silicon oxide film, characterized in that formed by dipping the semiconductor substrate in a bath containing the material for forming the bubble deposition prevention film. 제25항에 있어서,The method of claim 25, 상기 기포 안착 방지막은 상기 기포 안착 방지막 형성용 물질을 스프레이하여 형성하는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 공정을 포함하는 반도체 소자의 제조방법.The bubble seating prevention film is a method of manufacturing a semiconductor device comprising a wet etching process for the silicon oxide film, characterized in that formed by spraying the material for forming the bubble seating prevention film. 제25항에 있어서, The method of claim 25, 상기 기포 안착 방지막은 탈이온수, 오존수 또는 과수를 사용하여 형성하는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 공정을 포함하는 반도체 소자의 제조방법.The bubble deposition prevention film is a method of manufacturing a semiconductor device comprising a wet etching process for the silicon oxide film, characterized in that formed using deionized water, ozone water or fruit water. 제25항에 있어서,The method of claim 25, 상기 기포 안착 방지막 형성 단계는 30초 내지 180초 동안 실시하는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 공정을 포함하는 반도체 소자의 제조방법.The bubble deposition prevention film forming step is a method of manufacturing a semiconductor device comprising a wet etching process for a silicon oxide film, characterized in that performed for 30 seconds to 180 seconds. 제25항에 있어서,The method of claim 25, 상기 기포 안착 방지막 형성 단계를 수행한 다음에 2분 이내에 상기 습식식각 단계를 수행하는 것을 특징으로 하는 실리콘산화막에 대한 습식식각 방법.The wet etching method for the silicon oxide film, characterized in that the wet etching step is performed within two minutes after the step of forming the bubble seat prevention film. 제25항에 있어서,The method of claim 25, 상기 습식식각 단계에서 사용하는 식각액은 완충 산화막 식각액인 것을 특징으로 하는 실리콘산화막에 대한 습식식각 공정을 포함하는 반도체 소자의 제조방법.The etching solution used in the wet etching step is a method for manufacturing a semiconductor device comprising a wet etching process for the silicon oxide film, characterized in that the buffer oxide etching solution.
KR1020030053076A 2003-07-31 2003-07-31 Wet etching method of silicon oxide layer and method for manufacturing a semiconductor device including the wet etching method KR100546358B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030053076A KR100546358B1 (en) 2003-07-31 2003-07-31 Wet etching method of silicon oxide layer and method for manufacturing a semiconductor device including the wet etching method
US10/855,313 US20050026452A1 (en) 2003-07-31 2004-05-26 Etching method for manufacturing semiconductor device
JP2004217953A JP2005057263A (en) 2003-07-31 2004-07-26 Etching method for manufacturing semiconductor device
DE200410037007 DE102004037007B4 (en) 2003-07-31 2004-07-30 An etching method for producing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030053076A KR100546358B1 (en) 2003-07-31 2003-07-31 Wet etching method of silicon oxide layer and method for manufacturing a semiconductor device including the wet etching method

Publications (2)

Publication Number Publication Date
KR20050014439A KR20050014439A (en) 2005-02-07
KR100546358B1 true KR100546358B1 (en) 2006-01-26

Family

ID=37225575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030053076A KR100546358B1 (en) 2003-07-31 2003-07-31 Wet etching method of silicon oxide layer and method for manufacturing a semiconductor device including the wet etching method

Country Status (1)

Country Link
KR (1) KR100546358B1 (en)

Also Published As

Publication number Publication date
KR20050014439A (en) 2005-02-07

Similar Documents

Publication Publication Date Title
KR100459724B1 (en) Semiconductor device having a SiN etch stopper by low temperature ALD and fabricating method the same
US7675179B2 (en) Device and method to eliminate shorting induced by via to metal misalignment
US6228739B1 (en) Pre-treatment method performed on a semiconductor structure before forming hemi-spherical grains of capacitor storage node
JPH0697103A (en) Via-contact formation method in manufacture of semiconductor element
KR100769415B1 (en) Method of fabricating semiconductor device
JP2012509576A (en) Method for forming conductive material, method for selectively forming conductive material, method for forming platinum, and method for forming conductive structure
US7199059B2 (en) Method for removing polymer as etching residue
KR19980081052A (en) Semiconductor cleaning solution and method of making semiconductor device using it
KR100546381B1 (en) Method for manufacturing semiconductor device including wet etching process
KR100546358B1 (en) Wet etching method of silicon oxide layer and method for manufacturing a semiconductor device including the wet etching method
KR100955834B1 (en) Method for fabricating mim structure capacitor
US20080102595A1 (en) Etching method for manufacturing semiconductor device
KR100641916B1 (en) Method for forming storage node of semiconductor devices
US6159792A (en) Method for forming a capacitor of semiconductor device
US6613680B2 (en) Method of manufacturing a semiconductor device
KR100474558B1 (en) Manufacturing Method of Semiconductor Device
JPH0888329A (en) Manufacture of semiconductor device
US20050026452A1 (en) Etching method for manufacturing semiconductor device
US20070066056A1 (en) Method of removing a photoresist and method of manufacturing a semiconductor device using the same
KR19990065140A (en) A method of manufacturing a semiconductor device having a gate oxide film structure of different thickness on a single semiconductor substrate
KR100327425B1 (en) Method for fabricating capacitor of semiconductor device
KR100265340B1 (en) Method of fabricating semiconductor device
KR100499628B1 (en) Cleaning Method of Semiconductor Device
KR100384858B1 (en) Method for fabricating capacitor
JP2003045894A (en) Manufacturing method for semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee