KR100545165B1 - 반도체 소자의 접촉부 및 그의 형성 방법 - Google Patents

반도체 소자의 접촉부 및 그의 형성 방법 Download PDF

Info

Publication number
KR100545165B1
KR100545165B1 KR1020030047265A KR20030047265A KR100545165B1 KR 100545165 B1 KR100545165 B1 KR 100545165B1 KR 1020030047265 A KR1020030047265 A KR 1020030047265A KR 20030047265 A KR20030047265 A KR 20030047265A KR 100545165 B1 KR100545165 B1 KR 100545165B1
Authority
KR
South Korea
Prior art keywords
pad
contact hole
semiconductor device
film
metal
Prior art date
Application number
KR1020030047265A
Other languages
English (en)
Other versions
KR20050007695A (ko
Inventor
이대근
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030047265A priority Critical patent/KR100545165B1/ko
Publication of KR20050007695A publication Critical patent/KR20050007695A/ko
Application granted granted Critical
Publication of KR100545165B1 publication Critical patent/KR100545165B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48992—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체 소자의 접촉부는 외부와 전기적으로 연결하기 위해 형성되어 있으며, 기판에 형성되어 있는 반도체 소자와 전기적으로 연결되어 있는 패드, 기판을 덮고 있으며 패드를 드러내는 접촉구를 가지는 절연막, 접촉구의 내벽에 형성되어 절연막의 측벽을 덮고 있는 금속막을 포함한다.
와이어, 본딩, 패드, 반도체

Description

반도체 소자의 접촉부 및 그의 형성 방법{Via hole and fabricating method thereof}
도 1은 종래 기술에 따른 반도체 소자의 패드를 도시한 단면도이다.
도 2는 본 발명의 실시예에 따른 반도체 소자의 패드를 도시한 단면도이다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체 소자의 패드의 형성 방법을 공정 순서대로 도시한 단면도이다.
※도면의 주요 부분에 대한 부호 설명※
100 : 기판 102 : 산화막
104 : 알루미늄층 106 : 질화 티타늄층
108 : 산화막 110 : 질화막
112 : 금속 측벽 114 : 접촉구
116 : 와이어 118 : 접합제
120: 보호막
본 발명은 반도체 소자의 패드 및 그의 형성 방법에 관한 것이다.
반도체 소자를 제조 하는 공정은 크게 FAB(fabricating) 공정, EDS(electrionic die sorting) 공정, 조립(assembly) 공정으로 구분할 수 있다.
FAB 공정은 막을 증착하는 증착 공정, 이온등을 도핑하고 확산하는 공정, 막을 패터닝하는 사진 공정 등으로 반도체 칩을 형성하는 공정이고, EDS 공정은 FAB 공정?? 통하여 완성된 반도체 칩을 해당하는 특성에 적합한지 검사하는 공정이고, 마지막으로 조립 공정은 웨이퍼 단위로 완성된 다수개의 칩을 각각 분리시킨 후 리드 프레임에 실장한 다음 와이어를 통하여 반도체 칩의 패드와 리드 프레임의 리드를 각각 연결하여 회로부로부터 신호를 입력 받거나 외부로 신호를 전달 할 수 있도록 한 다음 외부의 충격 도는 조건으로부터 보호하기 위해 반도체 칩과 와이어를 몰딩(molding)하는 공정이다.
조립 공정에서 와이어와 패드가 연결된 구조를 도 1을 참조하여 좀 더 구체적으로 설명한다.
도1은 종래 기술에 따른 반도체 소자의 패드를 도시한 단면도이다.
도 1에 도시한 바와 같이, 반도체 칩이 형성되어 있는 기판(10) 상부에 반도체 소자와 전기적으로 연결되어 있으며 삼중층으로 이루어진 금속 배선(12, 14, 16)이 형성되어 있고, 금속 배선(12, 14, 16) 위에는 금속 배선(12, 14, 16)을 보호하기 위한 층간 절연막(18, 20) 등이 형성되어 있고, 층간 절연막(14, 20) 에는 금속 배선의 상부를 노출하는 접촉구(22)가 형성되어 있다. 이때 접촉구(22)는 층간 절연막(18, 20)을 제거하여 형성하므로 접촉구(22)의 측면은 층간 절연막(18, 20)이 노출된다.
그러나, 이러한 종래의 구조에서는 와이어(24)를 접촉구(22)를 통해 금속 배선(12, 14, 16))에 연결시킬 때 접합제와의 접착력이 떨어진다. 즉, 접촉구(22)의 측면은 절연 물질로 이루어지고 접합제(26)는 납과 같은 금속을 사용하기 때문에 이들간의 접합성이 떨어지게 된다. 따라서 접촉 불량에 의한 반도체 소자의 불량을 유발하게 되는 문제점이 있다. 또한, 와이어를 고정시킨 후 에폭시 수지를 이용하여 몰딩부(28)을 형성할 때 접착제(26)와 층간 절연막(18, 20)의 측벽과의 접합성이 떨어져 노출되어 있는 접촉구(22)의 측벽을 통하여 층간 절연막(18, 200에 수분이 흡수되는 문제점이 발생한다.
상기한 문제점을 해결하기 위해서 와이어를 더욱 견고하게 고정시킬 수 있는 반도체 소자의 소자의 패드 및 그의 형성 방법을 제공하는 것이다.
상기한 목적을 달성하기 본 발명에 따른 반도체 소자의 접촉부는 외부와 전기적으로 연결하기 위해 형성되어 있으며, 기판에 형성되어 있는 반도체 소자와 전기적으로 연결되어 있는 패드, 기판을 덮고 있으며 패드를 드러내는 접촉구를 가지는 절연막, 접촉구의 내벽에 형성되어 절연막의 측벽을 덮고 있는 금속막을 포함한다.
그리고 접촉구를 통해 패드와 연결되어 있는 와이어, 와이어를 패드에 고정시키기 위한 접합제, 와이어가 접합된 접촉구를 보호하기 위한 몰딩체를 더 포함할 수 있다.
여기서 반도체 소자는 트랜지스터, 레지스터, 캐퍼시터, 다이오드 중 적어도 하나로 이루어진 것이 바람직하다. 또한, 금속막은 알루미늄, 티타늄, 질화 티타늄 중 하나로 형성되어 있는 것이 바람직하다.
상기한 다른 목적을 달성하기 위한 본 발명에 다른 반도체 소자의 접촉부의 형성 방법은 기판에 패드를 포함하는 반도체 소자를 형성하는 단계, 기판 상부에 패드를 드러내는 접촉구를 가지는 절연막을 형성하는 단계, 기판 상부에 금속막과 산화막을 차례로 형성하는 단계, 산화막 및 금속막을 에치백으로 제거하여 접촉구 내벽에만 산화막과 금속막을 남기는 단계, 접촉구의 측벽에 잔류하는 산화막을 제거하는 단계를 포함한다.
여기서 금속막은 알루미늄, 티타늄, 질화 티타늄 중 하나로 형성하는 것이 바람직하다. 그리고 금속막은 500~1500Å, 산화막은 500~1500Å의 두께로 형성하는 것이 바람직하다.
또한, 측벽의 산화막은 SC1과 HF 혼합액으로 세정하여 제거하는 것이 바람직하다.
또한, 측벽의 산화막은 플라즈마 장치에서 CF4, O2 가스로 건식 식각하여 제거하는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예를 참조한 도면과 함께 상세히 설명한다.
도 2는 본 발명에 따른 반도체 소자의 패드를 도시한 단면도이다.
본 발명은 반도체 소자를 제조 하는 공정 중 마지막 금속 배선까지 형성된 칩에 외부 신호를 입력하기 위한 와이어를 연결하기 위한 패드 및 그의 형성 방법에 관한 것이다. 따라서 최종 금속 배선 이전에 기판에 칩을 구성하는 트랜지스터, 다이오드, 캐퍼시터, 레지스터 등과 같은 단위 소자에 대한 도시는 생략하고, 최종 금속 배선 이후의 단면도 및 공정만을 도시한다.
도2에 도시한 바와 같이, 반도체 소자가 완성되어 형성되어 있는 기판(100) 위에 층간 절연막(102)이 형성되어 있고, 층간 절연막(102) 위에는 알루미늄층(104), 질화 티타늄층(106)의 이중층으로 이루어지는 금속 배선(104, 106)이 형성되어 있다.
기판(100)은 반도체 소자의 칩을 형성하기 위한 트랜지스터, 레지스터, 캐퍼시터 등의 형성 공정에 따라 기판의 상태가 다르다. 따라서 금속 배선(104, 106)의 아래에 위치하는 하부층은 실리콘 등으로 형성한 도전층 또는 반도체 기판일 수 도 있고, 단위 소자를 포함하고 있으며 비아홀(via hole)을 가지고 있는 질화막이나 산화막과 같은 층간 절연막일 수도 있다.
이때, 금속 배선은 Ti, TiN, Al 또는 Cu와 같은 금속의 단일층으로 형성할 수도 있고, 본 발명에서와 같이 이들을 조합한 복수층으로 형성할 수도 있다. 복수층은 단일층에 비해 저항을 감소시킬 수 있는 구조를 취할 수 있다.
금속 배선(104, 106) 위에는 금속 배선(104, 106)을 보호하기 위해서 산화막, 질화막으로 이루어지는 제1 및 제2 층간 절연막(108, 110)이 형성되어 있다. 층간 절연막(108, 110)은 칩 형성 공정에 따라 달라질 수 있다. 즉, 칩을 형성할 때 사용되는 절연막 형성 공정에 따라서 산화막 또는 질화막의 단일막으로 형성될 수도 있고 도시한 바와 같이 복수층으로 형성할 수도 있다.
그리고 층간 절연막(108, 110)에는 금속 배선(104, 106)을 노출하는 접촉구(114)가 형성되어 있다. 접촉구(114)의 내벽에는 접합제와 접합력이 우수한 물질로 예를 들면 알루미늄, 질화 티타늄, 티타늄과 같은 금속 물질로 형성한 금속 측벽(112)이 형성되어 있다.
와이어(116)는 접촉구(114) 내에 충진되어 있으며, 납 등으로 이루어진 접합제(118)에 의해 금속 배선(104, 106)에 접촉 및 고정되어 있다. 그리고 접합제(118)로 와이어(116)를 고정시킨 접촉구(114)와 기판에 형성되어 있는 반도체 소자를 보호하기 위해서 에폭시 수지로 이루어진 몰딩체(120)로 기판은 둘러싸여 있다.
이처럼 접촉구(114) 측면에 금속 측벽(112)이 형성되어 있기 때문에 접합제(118)와 접촉구(114)의 접합 면적이 증가하여 와이어(116)를 금속 배선(104, 106)에 더욱 견고하게 접합 시킬 수 있다.
이상 설명한 본 발명의 실시예에 따른 반도체 소자 패드의 제조 방법을 첨부한 도면을 참조하여 설명한다. 도 3a 내지 도 3f는 본 발명에 따른 반도체 소자의 패드를 형성하는 방법을 공정 순서대로 도시한 단면도이다.
도 3a에 도시한 바와 같이, 기판(100) 위에 칩(도시하지 않음) 및 칩과 연결되는 금속 배선(104, 104)을 형성한다. 여기서 금속 배선(104, 106) 아래에는 칩 형성시에 형성된 절연막 형성되어 있다.
칩은 트랜지스터, 다이오드, 레지스터, 다이오드 중 적어도 한 개 이상의 단위 소자를 포함하도록 형성한다. 그리고 금속 배선(104, 106)은 알루미늄층(104), 질화 티타늄층(106)으로 형성한다. 이때 알루미늄, 질화 티타늄의 단일층으로 형성할 수도 있다.
이때 칩 형성 공정에서 형성되는 반도체 소자 및 금속 배선(104, 106)이 형성되어 있는 기판(100)의 상부에 산화막과 질화막을 차례로 적층하여 이중층으로 이루어지는 층간 절연막(108, 110)을 형성한다. 층간 절연막(108, 110)은 산화막, 질화막의 단일막으로 형성될 수도 있다.
이어, 도 3b에 도시한 바와 같이, 산화막(108)과 질화막(110)을 사진 식각 공정으로 차례로 패터닝하여 금속 배선(104, 106)의 소정 영역이 노출되는 접촉구(114)를 형성한다. 이러한 패터닝 공정은 식각액을 이용한 습식 식각 또는 식각 가스를 이용한 건식 식각으로 실시할 수 있다. 이어 드러나 금속 배선(104, 106)의 일부를 식각하여 알루미늄층(104)의 일부를 노출시킨다.
이어 도 3c에 도시한 바와 같이, 기판(100) 전면 상부에 금속막(200A)를 적층하고 그 상부에 산화 규소를 적층하여 산화막(200B)를 형성한다.
금속막(200A)은 알루미늄, 티타늄, 질화티타늄 등과 같은 금속을 스퍼터 방식 등으로 증착하여 형성한다. 이때 금속막(200A)은 접합제의 접합을 용이하게 하기 위한 것으로 접합을 위한 최소한의 두께로 형성하며 바람직하게는500~1500의 두께로 형성한다.
그리고 산화막(200B)은 알루미늄막을 보호하기 위한 것으로 500~1500의 두께로 형성하는 것이 바람직하다.
이어, 도 3d에 도시한 바와 같이, 산화막(200B) 및 금속막(200B)을 순차적으로 에치백으로 제거하여 접촉구(114) 측면에만 남겨 측벽 산화막과 측벽 금속막을 형성한다. 에치백은 플라즈마 장치에서 RF 파워를 1000W로 하고 주입되는 가스는CF를 480sccm, SF를 610sccm, CHF3을 15sccm, 아르곤을 500sccm 주입하여 진행한다.
금속막(200A) 위에는 산화막(200B)이 형성되어 있기 때문에 에치백 공정시에 금속막(200A)이 에치백 조건에 의해 손상되는 것을 방지할 수 있다.
이어, 도 3e에 도시한 바와 같이, 측벽 산화막(200B)을 세정 또는 식각 공정으로 제거하여 금속막(112)만을 접촉구의 측벽으로 남긴다.
이때 세정은 황산과 과산화수소 및 초순수물이 혼합된 용액인 SC1 용액과 HF의 혼합액을 60도로 유지하고 3000sec 동안 세정한다. 다른 방법인 식각은 플라 즈마 장치를 이용하여 건식 식각한다. 이때 플라즈마 장치는 파워를 1000~2000W, 압력을 500mt~2torr로 하고, 플라즈마 장치내에 주입되는 식각 가스는 CF4를 0~30sccm, 산소를 0~300sccm을 혼합한 가스를 사용한다.
이어 반도체 기판을 반도체 칩 단위로 분리한 다음 도 3f에 도시한 바와 같이, 반도체 칩과 리드 프레임(도시하지 않음)의 리드와 전기적으로 연결하기 위해 접촉구(114)를 통해 와이어(116)를 금속 배선(104, 106)에 접합시킨다. 이때 납과 같은 금속 접합제(118)를 이용하여 와이어(116)를 금속 배선(104, 106)에 완전히 고정시킨다. 이때 접촉구(114) 측면에는 금속 접합제(118)와 접합성이 좋은 금속 측벽(112)이 형성되어 있기 때문에 종래보다 더욱 견고하게 와이어(116)를 금속 배선(104, 106)에 고정시킬 수 있다.
도 2에 도시한 바와 같이, 와이어(116)가 접합된 부분 에 에폭시 수지 등으로 몰딩부(120)를 형성하여 반도체 소자 및 패드를 보호한다. 이때 접촉구(114) 측면에는 금속 측벽(112)이 형성되어 있어 층간 절연막(108)의 측벽은 드러나지 않게 되며, 이를 통하여 에폭시 수지로 몰딩부(120)를 형성할 때 산화막(108)으로 수분이 흡수되는 것을 방지할 수 있다.
따라서 산화막(108)에 흡수된 수분을 제거하기 위한 공정 및 흡수된 수분으로 인한 접합 불량등을 최소화할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 기술된 바와 같이, 반도체 소자의 금속 배선과 와이어를 접촉구를 통해 연결할 때 접촉구의 측면에 금속으로 된 측벽을 형성하면 와이어와 금속 배선의 접촉 면적이 증가하고, 금속 측벽과 접합제인 납과의 접합력이 우수하기 때문에 반도체 소자의 불량률을 최소화할 수 있다.

Claims (9)

  1. 외부와 전기적으로 연결하기 위해 형성되어 있으며, 기판에 형성되어 있는 반도체 소자와 전기적으로 연결되어 있는 패드,
    상기 기판을 덮고 있으며 상기 패드를 드러내고 상기 패드의 내부까지 연장되어 있는 접촉구를 가지는 절연막,
    상기 접촉구의 내벽에 형성되어 상기 절연막 및 상기 패드의 측벽을 덮고 있는 금속막,
    상기 접촉구를 통해 상기 패드와 연결되어 있는 와이어,
    상기 와이어를 상기 패드에 고정시키기 위한 접합제,
    상기 와이어가 접합된 상기 접촉구를 보호하기 위한 몰딩체
    를 포함하는 반도체 소자의 접촉부.
  2. 삭제
  3. 제1항에서,
    상기 반도체 소자는 트랜지스터, 레지스터, 캐퍼시터, 다이오드 중 적어도 하나로 이루어진 반도체 소자의 접촉부.
  4. 제1항에서,
    상기 금속막은 알루미늄, 티타늄, 질화 티타늄 중 하나로 형성되어 있는 반도체 소자의 접촉부.
  5. 기판에 패드를 포함하는 반도체 소자를 형성하는 단계,
    상기 기판 상부에 상기 패드를 덮는 절연막을 형성하느 단계,
    상기 패드 및 상기 절연막을 식각하여 접촉구를 가지는 절연막을 형성하는 단계,
    상기 기판 상부에 금속막과 산화막을 차례로 형성하는 단계,
    상기 산화막 및 금속막을 에치백으로 제거하여 상기 접촉구 내벽에만 상기 산화막과 상기 금속막을 남기는 단계,
    상기 접촉구의 측벽에 잔류하는 상기 산화막을 제거하는 단계,
    상기 접촉구를 통해 상기 패드와 연결되어 있는 와이어를 형성하는 단계,
    접합제를 이용하여 상기 와이어를 상기 패드에 고정시키는 단계,
    상기 와이어가 접합된 상기 접촉구를 보호하기 위한 몰딩체를 형성하는 단계
    를 포함하는 반도체 소자의 접촉부 형성 방법.
  6. 제5항에서,
    상기 금속막은 알루미늄, 티타늄, 질화 티타늄 중 하나로 형성하는 반도체 소자의 접촉부 형성 방법.
  7. 제5항에서,
    상기 금속막은 500~1500Å, 상기 산화막은 500~1500Å의 두께로 형성하는 반도체 소자의 접촉부 형성 방법.
  8. 제5항에서,
    상기 측벽의 산화막은 SC1과 HF 혼합액으로 세정하여 제거하는 반도체 소자의 접촉부 형성 방법.
  9. 제5항에서,
    상기 측벽의 산화막은 플라즈마 장치에서 CF4, O2 가스로 건식 식각하여 제거하는 반도체 소자의 접촉부 형성 방법.
KR1020030047265A 2003-07-11 2003-07-11 반도체 소자의 접촉부 및 그의 형성 방법 KR100545165B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030047265A KR100545165B1 (ko) 2003-07-11 2003-07-11 반도체 소자의 접촉부 및 그의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030047265A KR100545165B1 (ko) 2003-07-11 2003-07-11 반도체 소자의 접촉부 및 그의 형성 방법

Publications (2)

Publication Number Publication Date
KR20050007695A KR20050007695A (ko) 2005-01-21
KR100545165B1 true KR100545165B1 (ko) 2006-01-24

Family

ID=37221035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030047265A KR100545165B1 (ko) 2003-07-11 2003-07-11 반도체 소자의 접촉부 및 그의 형성 방법

Country Status (1)

Country Link
KR (1) KR100545165B1 (ko)

Also Published As

Publication number Publication date
KR20050007695A (ko) 2005-01-21

Similar Documents

Publication Publication Date Title
US9728451B2 (en) Through silicon vias for semiconductor devices and manufacturing method thereof
KR100918129B1 (ko) 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
US6163075A (en) Multilayer wiring structure and semiconductor device having the same, and manufacturing method therefor
US7880256B2 (en) Semiconductor device with passivation layer covering wiring layer
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
KR100659625B1 (ko) 반도체 장치 및 그 제조 방법
KR100889553B1 (ko) 시스템 인 패키지 및 그 제조 방법
US20050101116A1 (en) Integrated circuit device and the manufacturing method thereof
CN1947247A (zh) 通用互连芯片
JP2010103433A (ja) 半導体装置および半導体装置の製造方法
US20120119384A1 (en) Semiconductor device and manufacturing method thereof
US7557017B2 (en) Method of manufacturing semiconductor device with two-step etching of layer
US20090321958A1 (en) Semiconductor device having a simplified stack and method for manufacturing thereof
US6479376B1 (en) Process improvement for the creation of aluminum contact bumps
KR100718804B1 (ko) 반도체 소자 및 그 제조 방법
KR100545165B1 (ko) 반도체 소자의 접촉부 및 그의 형성 방법
CN110875201A (zh) 晶圆级封装方法以及封装结构
KR20030063217A (ko) 반도체 장치 및 그 제조 방법
US7696615B2 (en) Semiconductor device having pillar-shaped terminal
JP3729680B2 (ja) 半導体装置の製造方法および半導体装置
KR100702120B1 (ko) 반도체 소자의 본딩 패드 구조 및 그의 형성 방법
KR100640948B1 (ko) 반도체 소자의 패드 형성방법
KR100301061B1 (ko) 씨.에스.피(ｃｓｐ)용 반도체 칩 및 그 제조방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법
KR20040023311A (ko) 반도체 소자의 패드 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee