KR100543648B1 - Charge pumping circuit - Google Patents

Charge pumping circuit Download PDF

Info

Publication number
KR100543648B1
KR100543648B1 KR1020000047409A KR20000047409A KR100543648B1 KR 100543648 B1 KR100543648 B1 KR 100543648B1 KR 1020000047409 A KR1020000047409 A KR 1020000047409A KR 20000047409 A KR20000047409 A KR 20000047409A KR 100543648 B1 KR100543648 B1 KR 100543648B1
Authority
KR
South Korea
Prior art keywords
diode
charge pumping
control signal
pumping circuit
operational amplifier
Prior art date
Application number
KR1020000047409A
Other languages
Korean (ko)
Other versions
KR20020014238A (en
Inventor
이수성
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020000047409A priority Critical patent/KR100543648B1/en
Publication of KR20020014238A publication Critical patent/KR20020014238A/en
Application granted granted Critical
Publication of KR100543648B1 publication Critical patent/KR100543648B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 고속의 연산 증폭기를 사용하여 기생 커패시턴스 성분을 제거한 차지 펌핑 회로를 제공하기 위한 것으로, 이를 위해 본 발명은 차지 펌핑 회로에 있어서, 연산 증폭기; 애노드단에 상기 차지 펌핑 회로의 충전 동작 시 인에이블되는 제1 제어신호가 연결되고, 캐소드단이 상기 연산 증폭기의 비반전 입력단에 연결되는 제1 다이오드; 상기 차지 펌핑 회로의 방전 동작 시 인에이블되는 제2 제어신호를 반전하는 반전 수단; 및 상기 연산 증폭기의 비반전 입력단과 상기 반전 수단의 출력단 사이에 순방향 연결되는 제2 다이오드를 포함한다.The present invention provides a charge pumping circuit that eliminates parasitic capacitance components using a high speed operational amplifier. To this end, the present invention provides a charge pumping circuit comprising: an operational amplifier; A first diode connected to an anode terminal, the first control signal being enabled during a charging operation of the charge pumping circuit, and a cathode terminal connected to a non-inverting input terminal of the operational amplifier; Inverting means for inverting a second control signal enabled during the discharging operation of the charge pumping circuit; And a second diode forward connected between the non-inverting input end of the operational amplifier and the output end of the inverting means.

차지 펌핑 회로, 연산 증폭기, 위상 디텍터, 루프 필터, 전압제어발진기, 타이밍 복원부Charge Pumping Circuits, Op Amps, Phase Detectors, Loop Filters, Voltage Controlled Oscillators, Timing Recovery Units

Description

차지 펌핑 회로{CHARGE PUMPING CIRCUIT} Charge Pumping Circuit {CHARGE PUMPING CIRCUIT}             

도 1은 디지털 TV의 타이밍 복원부에 대한 내부 블록도.1 is an internal block diagram of a timing recovery unit of a digital TV.

도 2는 종래 기술에 따른 차지 펌핑 회로부의 내부 회로도.2 is an internal circuit diagram of a charge pumping circuit part according to the prior art.

도 3은 본 발명의 일실시예에 따른 차지 펌핑 회로부의 내부 회로도.3 is an internal circuit diagram of a charge pumping circuit unit according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 설명* Description of the main parts of the drawing

100 : 디지털 위상 디텍터 120 : 차지 펌핑 회로부100: digital phase detector 120: charge pumping circuit portion

140 : 루프 필터부 160 : 전압제어발진기140 loop filter 160 voltage controlled oscillator

200 : 연산 증폭기 D1, D2 : 다이오드200: operational amplifier D1, D2: diode

INV1 : 인버터 INV1: Inverter

본 발명은 차지 펌핑 회로(charge pumping circuit}에 관한 것으로, 특히 디지털 TV의 타이밍 복원부에 적용되어 타이밍 복원 고정 시간을 빠르게 하는 차지 펌핑 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charge pumping circuit, and more particularly, to a charge pumping circuit which is applied to a timing recovery unit of a digital TV to speed up a timing recovery fixed time.

잘 알려진 바와 같이, 차지 펌핑 회로는 입력되는 제어 신호에 응답하여 충방전 동작을 교대로 수행하는 회로를 통칭하는 데, 본 발명에서는 설명의 편리함을 위해 디지털 TV의 타이밍 복원부에 적용되는 차지 펌핑 회로를 일예로 들어 설명하도록 한다.As is well known, the charge pumping circuit collectively refers to a circuit for alternately performing charge and discharge operations in response to an input control signal. In the present invention, the charge pumping circuit is applied to a timing recovery unit of a digital TV for convenience of description. This will be described as an example.

먼저, 디지털 TV의 타이밍 복원부에 대해 간략히 설명하면 다음과 같다.First, the timing restoration unit of the digital TV will be briefly described as follows.

일반적으로, 송신소(방송국)에서 전파를 수신측으로 송출하면, 수신측의 안테나에서 고주파(Radio Frequency)(이하, RF라 함) 신호를 감지하고, 튜너(Tuner)에서 중간 주파수(Intermediate Frequency)(이하, IF라 함)로 바꾸어 준다. 바뀐 IF 신호는 주변 주파수의 간섭이 심하기 때문에 표면 탄성파 필터(SAW FILTER)를 거쳐 필터링되며, 필터링된 IF 신호는 VSB 복조기(Vestigial Side Band Demodulator)를 거쳐 베이스밴드(baseband) 신호로 출력된다. 이후, 출력된 베이스밴드 신호는 아날로그-디지털 변환기(Analog-to-Digital Converter)로 입력되어 디지털 신호로 변환된 후 각종 정보를 얻기 위한 프로세싱 과정을 거치게 된다. 이때, 프로세싱을 수행하기 위해서는 송신측에서 보낸 정확한 타이밍 정보를 추출하는 작업이 선행되어야 하는 데, 이 타이밍 정보가 정확하게 추출이 되지 않으면 송신측으로부터 수신된 데이터를 정확하게 복원할 수 없다. 따라서, 수신된 데이터를 정확하게 복원하기 위한 클럭 신호가 필요하며, 디지털 TV의 타이밍 복원부에서 수신측에서 사용하는 이러한 클럭 신호를 발생한다.In general, when a transmitting station (broadcasting station) transmits a radio wave to a receiving side, an antenna on the receiving side detects a radio frequency signal (hereinafter referred to as RF), and a tuner (Intermediate Frequency) (hereinafter referred to as an RF). , IF). The changed IF signal is filtered through a surface acoustic wave filter (SAW FILTER) because the interference of the surrounding frequency is severe, and the filtered IF signal is output as a baseband signal through a VSB demodulator. Thereafter, the output baseband signal is input to an analog-to-digital converter, converted into a digital signal, and then processed to obtain various information. In this case, in order to perform the processing, an operation of extracting the correct timing information sent from the transmitting side must be preceded. If the timing information is not extracted accurately, the data received from the transmitting side cannot be correctly restored. Therefore, a clock signal is required to accurately recover the received data, and generates such a clock signal for use by the receiving side in the timing recovery unit of the digital TV.

도 1은 디지털 TV의 타이밍 복원부에 대한 내부 블록도로서, 디지털 위상 디 텍터(100), 차지 펌핑 회로부(120), 루프 필터부(140) 및 전압제어발진기(Voltage Controlled Crystal Oscillator)(이하, VCXO라 함)(160)로 구성된다.FIG. 1 is an internal block diagram of a timing recovery unit of a digital TV, and includes a digital phase detector 100, a charge pumping circuit unit 120, a loop filter unit 140, and a voltage controlled oscillator (hereinafter, referred to as a voltage control oscillator). VCXO).

먼저, 디지털 위상 디텍터(100)는 입력되는 데이터의 위상을 기준 데이터의 위상과 비교하여 위상 일치 여부를 감지하여 위상이 빠른지 느린지를 나타내는 제어신호(CHGUP, CHGDN)를 출력하고, 차지 펌핑 회로부(120)는 디지털 위상 디텍터(100)로부터 출력되는 제어신호(CHGUP, CHGDN)에 응답하여 충방전 동작을 반복 수행한다. 그리고, 루프 필터부(140)는 VCXO(160)의 출력 주파수를 아날로그이면서 일정한 직류 전압으로 만들어주기 위해 차지 펌핑 회로부(120)의 출력을 필터링하며, VCXO(160)는 루프 필터부(140)로부터 출력되는 변화된 직류 전압에 의해 정확한 타이밍 복원을 위한 적절한 주파수를 생성한다.First, the digital phase detector 100 compares the phase of the input data with the phase of the reference data, detects whether the phase coincides, and outputs control signals CHGUP and CHGDN indicating whether the phase is fast or slow, and the charge pumping circuit unit 120 ) Repeats the charge / discharge operation in response to the control signals CHGUP and CHGDN output from the digital phase detector 100. In addition, the loop filter unit 140 filters the output of the charge pumping circuit unit 120 to make the output frequency of the VCXO 160 analog and constant DC voltage, and the VCXO 160 from the loop filter unit 140. The altered DC voltage output produces an appropriate frequency for accurate timing recovery.

보다 구체적으로, 디지털 위상 디텍터(100)에서의 위상 비교 결과, 위상이 빠른 경우 그 차이만큼을 보상하기 위해 제어신호(CHGDN)를 출력하고, 반대로 위상이 느린 경우 그 차이만큼을 보상하기 위해 제어신호(CHGUP)를 출력한다. 이렇게 위상 비교 결과에 따라 출력되는 제어 신호에 응답하여 차지 펌핑 회로부(120)에서 충방전 동작을 교대로 수행한다.More specifically, as a result of the phase comparison in the digital phase detector 100, when the phase is fast, the control signal CHGDN is output to compensate for the difference, and in contrast, when the phase is slow, the control signal to compensate for the difference. Outputs (CHGUP). In response to the control signal output according to the phase comparison result, the charge pumping circuit unit 120 alternately performs charging and discharging operations.

도 2는 종래 기술에 따른 차지 펌핑 회로부의 내부 회로도이다.2 is an internal circuit diagram of a charge pumping circuit part according to the prior art.

도 2를 참조하면, 종래의 차지 펌핑 회로부는 디지털 위상 디텍터(100)로부터의 제어 신호(CHGUP, CHGDN)에 각기 제어되는 2개의 트랜지스터(TR1, TR2), 다수의 저항 및 가변 저항으로 이루어진다.Referring to FIG. 2, the conventional charge pumping circuit part includes two transistors TR1 and TR2, a plurality of resistors and variable resistors, respectively, controlled by the control signals CHGUP and CHGDN from the digital phase detector 100.

상기 도 2와 같이 구성되는 차지 펌핑 회로부의 문제는 트랜지스터(TR1, TR2)에 기생 커패시턴스 성분이 존재함에 따라 차지 펌핑 회로부가 민감하게 변하는 채널 환경에 적응하는 데 방해가 된다. 따라서, 이 기생 커패시턴스를 얼마나 효과적으로 제거하느냐가 타이밍 복원부의 성능 개선에 직접 연관된다. The problem of the charge pumping circuit unit configured as shown in FIG. 2 prevents the charge pumping circuit unit from adapting to a channel environment in which the charge pumping circuit unit is sensitively changed due to the presence of parasitic capacitance components in the transistors TR1 and TR2. Therefore, how effectively the parasitic capacitance is removed is directly related to the performance improvement of the timing recovery unit.

또한, 이러한 종래의 차지 펌핑 회로부는 차지 펌핑 회로부 구성에 사용되는 트랜지스터의 기생 커패시턴스 성분으로 인해 타이밍 복원부가 고정 범위(Locking range) 안에 드는 데 걸리는 시간을 길어지게 만들고, 실제 필드(field)에서 수시로 변하는 채널 상황에 대응하여 빠르게 타이밍 복원부가 동작되지 못하여 고정 범위를 벗어나 고정된 상태가 풀려 버리는 문제가 발생한다. In addition, such a conventional charge pumping circuit part makes the timing recovery part take a long time to fall into the locking range due to the parasitic capacitance component of the transistor used in the charge pumping circuit part configuration, and changes from time to time in the actual field. In response to the channel situation, the timing recovery unit may not operate quickly, and thus the fixed state may be released out of the fixed range.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 고속의 연산 증폭기를 사용하여 기생 커패시턴스 성분을 제거한 차지 펌핑 회로를 제공하는데 그 목적이 있다.An object of the present invention is to provide a charge pumping circuit that eliminates parasitic capacitance components using a high speed operational amplifier.

또한, 본 발명은 디지털 TV의 타이밍 복원부에 적용되어 타이밍 복원 고정 시간을 빠르게 하고, 고정된 상태를 풀리지 않도록 하는 차지 펌핑 회로를 제공하고자 한다.
In addition, the present invention is to provide a charge pumping circuit that is applied to the timing recovery unit of the digital TV to speed up the timing recovery fixed time and not to release the fixed state.

상기 목적을 달성하기 위한 본 발명은 순방향 접속되어 충전 동작시 인에이블되어 애노드로 입력되는 제1 제어신호를 전달하는 제1 다이오드와, 방전 동작시 인에이블되어 입력되는 제2 제어신호를 반전시켜 출력하는 인버터와, 상기 인버터와 역방향 접속되어 상기 제2 제어신호가 캐소드로 입력되는 제2 다이오드와, 비반전 입력단에 상기 제1 다이오드의 캐소드와 상기 제2 다이오드의 애노드가 연결되고, 반전 입력단에는 동작전압 중 음전압(-Va)이 입력되는 연산 증폭기를 포함하되, 상기 연산 증폭기는, 상기 충전 동작시에 상기 제1 다이오드로 전달되는 상기 제1 제어신호를 증폭하여 출력하고, 상기 방전 동작시에는 상기 제2 다이오드와 상기 인버터를 통한 방전 경로에 의해 강하된 상기 비반전 입력단의 전위를 증폭하여 출력하는 것을 특징으로 하는 차지 펌핑 회로를 제공한다.
또한, 본 발명은 입력되는 데이터의 위상을 기준 데이터의 위상과 비교하여 위상 일치 여부를 감지하여 위상이 빠른지 느린지를 나타내는 제1 및 제2 제어신호를 출력하는 위상 디텍팅 수단과, 상기 제1 및 제2 제어신호에 응답하여 충방전 동작을 교대로 수행하는 차지 펌핑 회로와, 상기 차지 펌핑 회로의 출력을 소정 레벨의 직류 전압으로 필터링하는 필터링 수단과, 상기 필터링 수단으로부터 출력되는 직류 전압에 응답하여 타이밍 복원을 위한 임의의 주파수를 생성하는 전압제어발진수단으로 이루어진 타이밍 복원부에 있어서, 상기 차지 펌핑 회로는, 순방향 접속되어 충전 동작시 인에이블되어 애노드로 입력되는 제1 제어신호를 전달하는 제1 다이오드와, 방전 동작시 인에이블되어 입력되는 제2 제어신호를 반전시켜 출력하는 인버터와, 상기 인버터와 역방향 접속되어 상기 제2 제어신호가 캐소드로 입력되는 제2 다이오드와, 비반전 입력단에 상기 제1 다이오드의 캐소드와 상기 제2 다이오드의 애노드가 연결되고, 반전 입력단에는 동작전압 중 음전압(-Va)이 입력되는 연산 증폭기를 포함하되, 상기 연산 증폭기는, 상기 충전 동작시에 상기 제1 다이오드로 전달되는 상기 제1 제어신호를 증폭하여 출력하고, 상기 방전 동작시에는 상기 제2 다이오드와 상기 인버터를 통한 방전 경로에 의해 강하된 상기 비반전 입력단의 전위를 증폭하여 상기 필터링 수단으로 출력하는 것을 특징으로 하는 차지 펌핑 회로를 제공한다. The present invention for achieving the above object is forward-connected, the first diode is enabled during the charging operation to transfer the first control signal input to the anode, and the second control signal enabled and input during the discharge operation by inverting the output An inverter connected to the inverter, a second diode in which the second control signal is inputted to the cathode, a cathode of the first diode and an anode of the second diode are connected to a non-inverting input terminal, and an inverting input terminal is operated. An operational amplifier includes a negative voltage (-Va) of the voltage input thereto, wherein the operational amplifier amplifies and outputs the first control signal transmitted to the first diode during the charging operation, and during the discharge operation. And amplifies and outputs a potential of the non-inverting input terminal dropped by the discharge path through the second diode and the inverter. To provide a charge pumping circuit.
In addition, the present invention is a phase detecting means for outputting first and second control signals indicating whether the phase is fast or slow by detecting the phase coincidence by comparing the phase of the input data with the phase of the reference data; A charge pumping circuit for alternately performing charge and discharge operations in response to a second control signal, filtering means for filtering an output of the charge pumping circuit to a predetermined level of DC voltage, and in response to a DC voltage output from the filtering means. A timing restoring unit comprising voltage controlled oscillation means for generating an arbitrary frequency for timing restoring, wherein the charge pumping circuit is forward-connected to enable a first control signal which is enabled during charging operation and transfers a first control signal input to the anode. A diode, an inverter for inverting and outputting a second control signal that is enabled and input during a discharge operation; A second diode connected in a reverse direction to the butter and having the second control signal inputted to the cathode; a cathode of the first diode and an anode of the second diode connected to a non-inverting input terminal; And an operational amplifier to which Va is input, wherein the operational amplifier amplifies and outputs the first control signal transmitted to the first diode in the charging operation, and outputs the amplified first control signal to the second diode in the discharge operation. A charge pumping circuit is provided, characterized in that the potential of the non-inverting input terminal dropped by the discharge path through the inverter is amplified and output to the filtering means.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 3은 본 발명의 일실시예에 따른 차지 펌핑 회로부의 내부 회로도이다.3 is an internal circuit diagram of a charge pumping circuit unit according to an embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 차지 펌핑 회로부는 출력단이 루프 필터부의 입력단에 연결되는 연산 증폭기(200), 애노드단에 디지털 위상 디텍터(100)로부터 출력되는 제어신호(CHGUP)가 연결되고 캐소드단이 연산 증폭기(200)의 비반전 입력단(+)에 연결되는 다이오드(D1), 디지털 위상 디텍터(100)로부터 출력되는 제어신호(CHGDN)를 반전하는 인버터(INV1) 및 연산 증폭기(200)의 비반전 입력단(+)과 인버터(INV1)의 출력단 사이에 순방향 연결되는 다이오드(D2)로 이루어진다. As shown in FIG. 3, the charge pumping circuit of the present invention includes an operational amplifier 200 having an output terminal connected to an input terminal of a loop filter unit, and a control signal CHGUP output from the digital phase detector 100 connected to an anode terminal. The cathode terminal of the diode D1 connected to the non-inverting input terminal (+) of the operational amplifier 200, the inverter INV1 and the operational amplifier 200 inverting the control signal CHGDN output from the digital phase detector 100. It consists of a diode (D2) connected forward between the non-inverting input terminal (+) and the output terminal of the inverter INV1.

상기와 같이 구성되는 본 발명의 차지 펌핑 회로부에 대한 동작을 도 1 및 도 3을 참조하여 구체적으로 설명한다.An operation of the charge pumping circuit unit of the present invention configured as described above will be described in detail with reference to FIGS. 1 and 3.

먼저, 디지털 위상 디텍터(100)에서의 위상 비교 결과, 위상이 느린 경우에 디지털 위상 디텍터(100)로부터 제어신호(CHGUP)가 출력되면, 이 제어신호(CHGUP)는 차지 펌핑 회로부의 다이오드(D1)를 통과한 후 연산 증폭기(200)의 비반전 입력 단(+)에 인가되고, 이후 연산 증폭기(200)에서 비반전 출력이 증폭되어 출력단을 통해 루프 필터부(140)로 보내지게 된다. 이 차지 펌핑 회로부의 출력은 루프 필터부(140)에서 직류 전압으로 필터링된 후 VCXO(160)의 입력단으로 인가된다. 이때, VCXO(160)의 입력단에 인가되는 전압 레벨은 연산 증폭기(200)의 증폭 동작을 통해 상승되어 있으며, 이 상승된 전위로 인하여 VCXO(160)의 출력 주파수가 빨라지게 되어 느리게 움직이고 있던 클럭 신호가 빨라지게 된다.First, as a result of the phase comparison in the digital phase detector 100, when the control signal CHGUP is output from the digital phase detector 100 when the phase is slow, the control signal CHGUP is the diode D1 of the charge pumping circuit part. After passing through is applied to the non-inverting input terminal (+) of the operational amplifier 200, after the non-inverting output is amplified in the operational amplifier 200 is sent to the loop filter unit 140 through the output terminal. The output of the charge pumping circuit unit is filtered by the DC filter in the loop filter unit 140 and then applied to the input terminal of the VCXO 160. At this time, the voltage level applied to the input terminal of the VCXO 160 is increased through the amplification operation of the operational amplifier 200, and the clock signal which is moving slowly due to the output frequency of the VCXO 160 is increased due to the increased potential. Will be faster.

반면, 디지털 위상 디텍터(100)에서의 위상 비교 결과, 위상이 빠른 경우에 디지털 위상 디텍터(100)로부터 제어신호(CHGDN)가 출력되면, 이 제어신호(CHGDN)는 인버터(INV1)를 통해 반전되고, 이와 동시에 다이오드(D2)를 따라서 방전 패스가 열리게 되어 연산 증폭기(200)의 비반전 입력단(+) 전위가 떨어진다. 이후, 연산 증폭기(200)는 전위가 떨어진 비반전 입력단(+)에 대한 증폭 동작을 통해 루프 필터부(140)로 증폭된 결과를 보내게 된다. 이 차지 펌핑 회로부의 출력은 루프 필터부(140)에서 직류 전압으로 필터링된 후 VCXO(160)의 입력단으로 인가된다. 이때, VCXO(160)의 입력단에 인가된 낮은 전압 레벨로 인하여 VCXO(160)의 출력 주파수가 느려지게 되어 빠르게 움직이고 있던 클럭 신호가 느려지게 된다.On the other hand, as a result of the phase comparison in the digital phase detector 100, if the control signal CHGDN is output from the digital phase detector 100 when the phase is fast, the control signal CHGDN is inverted through the inverter INV1. At the same time, a discharge path is opened along the diode D2 so that the potential of the non-inverting input terminal (+) of the operational amplifier 200 drops. Thereafter, the operational amplifier 200 sends an amplified result to the loop filter 140 through an amplification operation on the non-inverting input terminal (+) whose potential is dropped. The output of the charge pumping circuit unit is filtered by the DC filter in the loop filter unit 140 and then applied to the input terminal of the VCXO 160. At this time, due to the low voltage level applied to the input terminal of the VCXO 160, the output frequency of the VCXO 160 is slowed down, thereby slowing down the clock signal that is moving fast.

한편, 상기와 같이 구성되어 동작하는 본 발명의 차지 펌핑 회로부는 내부의 기생 커패시턴스가 없음으로 인해 디지털 TV의 타이밍 복원부에 적용되는 경우에 수시로 변하는 채널 상황에 맞게 보다 빠른 타이밍 복원 고정 시간을 보장할 수 있고, 한번 고정된 상태를 풀리지 않도록 한다.On the other hand, the charge pumping circuit unit of the present invention configured and operated as described above can guarantee a faster timing recovery fixed time for a channel condition that changes frequently when applied to the timing recovery unit of the digital TV due to the absence of internal parasitic capacitance. Do not loosen the fixed state once.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으 나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상기와 같이 이루어지는 본 발명은, 기생 커패시턴스 성분이 존재하는 트랜지스터 대신에 연산 증폭기를 사용하여 차지 펌핑 회로를 구성함으로써 디지털 TV의 타이밍 복원부에 적용될 경우 타이밍 복원 고정 시간을 빠르게 하고, 고정된 상태를 풀리지 않도록 하는 효과가 있다.According to the present invention, the charge pumping circuit is configured by using an operational amplifier instead of a transistor in which parasitic capacitance components are present, thereby speeding up the timing recovery fixed time when being applied to the timing recovery unit of the digital TV, and releasing the fixed state. It is effective to avoid.

Claims (4)

순방향 접속되어 충전 동작시 인에이블되어 애노드로 입력되는 제1 제어신호를 전달하는 제1 다이오드;A first diode forward connected and enabled during the charging operation to transfer a first control signal input to the anode; 방전 동작시 인에이블되어 입력되는 제2 제어신호를 반전시켜 출력하는 인버터;An inverter for inverting and outputting a second control signal that is enabled and input during a discharge operation; 상기 인버터와 역방향 접속되어 상기 제2 제어신호가 캐소드로 입력되는 제2 다이오드; 및 A second diode connected in a reverse direction with the inverter to input the second control signal to the cathode; And 비반전 입력단에 상기 제1 다이오드의 캐소드와 상기 제2 다이오드의 애노드가 연결되고, 반전 입력단에는 동작전압 중 음전압(-Va)이 입력되는 연산 증폭기를 포함하되, A non-inverting input terminal of the cathode of the first diode and the anode of the second diode is connected, the inverting input terminal includes an operational amplifier to input a negative voltage (-Va) of the operating voltage, 상기 연산 증폭기는, The operational amplifier, 상기 충전 동작시에 상기 제1 다이오드로 전달되는 상기 제1 제어신호를 증폭하여 출력하고, 상기 방전 동작시에는 상기 제2 다이오드와 상기 인버터를 통한 방전 경로에 의해 강하된 상기 비반전 입력단의 전위를 증폭하여 출력하는 것을 특징으로 하는 차지 펌핑 회로.Amplifying and outputting the first control signal transmitted to the first diode in the charging operation; and in the discharging operation, the potential of the non-inverting input terminal dropped by the discharge path through the second diode and the inverter. Charge pumping circuit, characterized in that for amplifying and outputting. 입력되는 데이터의 위상을 기준 데이터의 위상과 비교하여 위상 일치 여부를 감지하여 위상이 빠른지 느린지를 나타내는 제1 및 제2 제어신호를 출력하는 위상 디텍팅 수단과, 상기 제1 및 제2 제어신호에 응답하여 충방전 동작을 교대로 수행하는 차지 펌핑 회로와, 상기 차지 펌핑 회로의 출력을 소정 레벨의 직류 전압으로 필터링하는 필터링 수단과, 상기 필터링 수단으로부터 출력되는 직류 전압에 응답하여 타이밍 복원을 위한 임의의 주파수를 생성하는 전압제어발진수단으로 이루어진 타이밍 복원부에 있어서, Phase detecting means for comparing the phase of the input data with the phase of the reference data to detect whether the phase coincides with each other and outputting first and second control signals indicating whether the phase is fast or slow, and to the first and second control signals. A charge pumping circuit for alternately performing charge and discharge operations, filtering means for filtering the output of the charge pumping circuit to a DC voltage of a predetermined level, and arbitrary for timing recovery in response to the DC voltage output from the filtering means. In the timing recovery section consisting of a voltage controlled oscillation means for generating a frequency of 상기 차지 펌핑 회로는, The charge pumping circuit, 순방향 접속되어 충전 동작시 인에이블되어 애노드로 입력되는 제1 제어신호를 전달하는 제1 다이오드;A first diode forward connected and enabled during the charging operation to transfer a first control signal input to the anode; 방전 동작시 인에이블되어 입력되는 제2 제어신호를 반전시켜 출력하는 인버터;An inverter for inverting and outputting a second control signal that is enabled and input during a discharge operation; 상기 인버터와 역방향 접속되어 상기 제2 제어신호가 캐소드로 입력되는 제2 다이오드; 및 A second diode connected in a reverse direction with the inverter to input the second control signal to the cathode; And 비반전 입력단에 상기 제1 다이오드의 캐소드와 상기 제2 다이오드의 애노드가 연결되고, 반전 입력단에는 동작전압 중 음전압(-Va)이 입력되는 연산 증폭기를 포함하되, A non-inverting input terminal of the cathode of the first diode and the anode of the second diode is connected, the inverting input terminal includes an operational amplifier to input a negative voltage (-Va) of the operating voltage, 상기 연산 증폭기는, The operational amplifier, 상기 충전 동작시에 상기 제1 다이오드로 전달되는 상기 제1 제어신호를 증폭하여 출력하고, 상기 방전 동작시에는 상기 제2 다이오드와 상기 인버터를 통한 방전 경로에 의해 강하된 상기 비반전 입력단의 전위를 증폭하여 상기 필터링 수단으로 출력하는 것을 특징으로 하는 차지 펌핑 회로.Amplifying and outputting the first control signal transmitted to the first diode in the charging operation; and in the discharging operation, the potential of the non-inverting input terminal dropped by the discharge path through the second diode and the inverter. Charge pumping circuit, characterized in that the amplification and output to the filtering means. 제 2 항에 있어서, The method of claim 2, 상기 제1 제어 신호는 상기 차지 펌핑 회로의 충전 동작을 위해 상기 위상 디텍팅 수단으로부터 출력되는 신호인 것을 특징으로 하는 차지 펌핑 회로.And the first control signal is a signal output from the phase detecting means for the charging operation of the charge pumping circuit. 제 2 항에 있어서, The method of claim 2, 상기 제2 제어 신호는 상기 차지 펌핑 회로의 방전 동작을 위해 상기 위상 디텍팅 수단으로부터 출력되는 신호인 것을 특징으로 하는 차지 펌핑 회로.And the second control signal is a signal output from the phase detecting means for discharging operation of the charge pumping circuit.
KR1020000047409A 2000-08-17 2000-08-17 Charge pumping circuit KR100543648B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000047409A KR100543648B1 (en) 2000-08-17 2000-08-17 Charge pumping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000047409A KR100543648B1 (en) 2000-08-17 2000-08-17 Charge pumping circuit

Publications (2)

Publication Number Publication Date
KR20020014238A KR20020014238A (en) 2002-02-25
KR100543648B1 true KR100543648B1 (en) 2006-01-20

Family

ID=19683462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000047409A KR100543648B1 (en) 2000-08-17 2000-08-17 Charge pumping circuit

Country Status (1)

Country Link
KR (1) KR100543648B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970013769A (en) * 1995-08-29 1997-03-29 김광호 Operational Improvement Circuit in Active State of Charge Pump Type Phase Locked Loop
KR19980069285A (en) * 1997-02-27 1998-10-26 문정환 Charge pump circuit
JPH10323046A (en) * 1997-05-12 1998-12-04 Sumitomo Metal Ind Ltd Charge pump and direct-current power circuit
JP2000224034A (en) * 1999-02-02 2000-08-11 New Japan Radio Co Ltd Pll circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970013769A (en) * 1995-08-29 1997-03-29 김광호 Operational Improvement Circuit in Active State of Charge Pump Type Phase Locked Loop
KR19980069285A (en) * 1997-02-27 1998-10-26 문정환 Charge pump circuit
JPH10323046A (en) * 1997-05-12 1998-12-04 Sumitomo Metal Ind Ltd Charge pump and direct-current power circuit
JP2000224034A (en) * 1999-02-02 2000-08-11 New Japan Radio Co Ltd Pll circuit

Also Published As

Publication number Publication date
KR20020014238A (en) 2002-02-25

Similar Documents

Publication Publication Date Title
US6133802A (en) Synchronous carrier recovery circuit and injection locked oscillator
EP2924910B1 (en) Apparatus and method for clock and data recovery
EP3208966B1 (en) System and method for reducing false preamble detection in a communication receiver
US6623185B1 (en) Loss of signal detector for low-level optical signals
KR100543648B1 (en) Charge pumping circuit
US20030198302A1 (en) DC-tolerant bit slicer and method
JP5872949B2 (en) PLL frequency synthesizer, semiconductor integrated device, and wireless communication device
JPS6317250B2 (en)
CN110521127B (en) System and method for peak adaptive sampling demodulation in a radio frequency transceiver
JP2004297137A (en) Receiver
KR20180004572A (en) Device and method to calibrate frequency
JP2008099241A (en) Receiver ic with surface acoustic wave-based oscillator
KR100911766B1 (en) Impulse radio-based ultra wideband receiver and triggering circuit
JPH10233746A (en) Reception circuit for tdma radio equipment
KR100737789B1 (en) Architecture for cordless telephones
JP4459469B2 (en) Automatic frequency controller
JP2005286810A (en) Integrated circuit for radio communication, and control method for integrated circuit for radio communication
CN108616270B (en) Recovery circuit and receiving apparatus
JP3171474B2 (en) Tuning circuit
WO2004075426A1 (en) Signal processing device and direct conversion reception device
KR20110067726A (en) Rf signal processing circuit
KR101658076B1 (en) DC Correction Circuit of Ultra-Wideband Impulse Receiver and Ultra-Wideband Impulse Receiver including the same
JP2017098759A (en) Impulse uwb reception circuit
JP3247451B2 (en) Satellite communication receiver
JP5985419B2 (en) Monitor circuit for radar equipment

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 15