KR100541158B1 - 출력 회로 - Google Patents
출력 회로 Download PDFInfo
- Publication number
- KR100541158B1 KR100541158B1 KR1020030034129A KR20030034129A KR100541158B1 KR 100541158 B1 KR100541158 B1 KR 100541158B1 KR 1020030034129 A KR1020030034129 A KR 1020030034129A KR 20030034129 A KR20030034129 A KR 20030034129A KR 100541158 B1 KR100541158 B1 KR 100541158B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- response
- node
- output
- power
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 출력 회로에 관한 것으로, 일반 동작 모드와 딥 파워 다운 모드에서 서로 다른 전위로 인가되는 제어 신호에 의해 일반 동작 모드에서는 제 1 외부 전원을 공급하여 제 2 외부 전원으로 사용되도록 하고, 딥 파워 다운 모드에서는 전원의 공급을 차단하고 출력 드라이버를 하이 임피던스 상태를 유지하도록 함으로써 내부의 전류 소모 및 DQ 단자를 통해 외부로부터의 신호 유입을 방지할 수 있는 출력 회로가 제시된다.
의사 SRAM, 딥 파워 다운 모드, 출력 회로
Description
도 1은 종래의 출력 회로도.
도 2는 본 발명에 따른 출력 회로도.
<도면의 주요 부분에 대한 부호의 설명>
20 : 스위치 21 : NOR 게이트
22 : 제 1 레벨 쉬프터 23 : NAND 게이트
24 : 제 2 레벨 쉬프터
본 발명은 출력 회로에 관한 것으로, 특히 일반 동작 모드에서는 로우 상태로 인가되고 딥 파워 다운 모드에서는 하이 상태로 인가되는 파워 바 신호에 의해 일반 동작 모드에서는 제 1 외부 전원을 공급하여 제 2 외부 전원으로 사용되도록 하고, 딥 파워 다운 모드에서는 전원의 공급을 차단하고 출력 드라이버를 하이 임피던스 상태를 유지하도록 함으로써 내부의 전류 소모 및 DQ 단자를 통해 외부로부터의 신호 유입을 방지할 수 있는 출력 회로에 관한 것이다.
반도체 소자의 전력 소모를 최소화하기 위한 하나의 방법으로서 딥 파워 다운 모드(deep power down mode)를 사용한다. 딥 파워 다운 모드는 내부의 모든 전원을 차단하여 내부에 흐르는 전류를 없애 전류 소모를 줄이는 방법이다. 특히 의사(pseudo) SRAM과 같은 반도체 소자는 출력 회로등에서 내부 전원과 외부 전원을 함께 사용하는데, 종래의 출력 회로를 도 1을 이용하여 설명하면 다음과 같다.
도 1은 종래의 의사(pseudo) SRAM과 같은 반도체 소자에 적용되는 출력 회로도로서, 그 구성을 설명하면 다음과 같다.
제 1 인버터(I11)는 글로벌 입출력 신호(GIO)를 반전시키고, 제 2 인버터(I12)는 출력 인에이블 신호(OE)를 반전시킨다. NOR 게이트(11)는 제 1 인버터(I11)의 출력 신호와 제 2 인버터(I12)의 출력 신호를 입력하고 조합하여 제 1 노드(Q11)의 전위를 조절한다. 제 1 레벨 쉬프터(12)는 NOR 게이트단(11)의 출력 신호의 레벨에 따라 외부 전원(Vextq)의 전위 또는 접지 전위를 출력한다. 제 4 인버터(I14)는 제 1 레벨 쉬프터(12)의 출력을 반전시킨다. 외부 전원(Vextq)과 DQ 단자(DQ) 사이에 접속된 제 7 PMOS 트랜지스터(P17)는 제 4 인버터(I14)의 출력 신호에 따라 구동된다.
NAND 게이트(13)는 제 1 인버터(I11)의 출력 신호와 출력 인에이블 신호(OE)를 입력하고 조합하여 제 5 노드(Q15)의 전위를 조절한다. 제 2 레벨 쉬프터(14)는 NAND 게이트(13)의 출력 신호의 레벨에 따라 외부 전원(Vextq)의 전위 또는 접지 전위를 출력한다. 제 6 인버터(I16)는 제 2 레벨 쉬프터(14)의 출력을 반전시킨다. DQ 단자(DQ)와 접지 단자(Vss) 사이에 접속된 제 7 NMOS 트랜지스터(N17)는 제 6 인버터(I16)의 출력 신호에 따라 구동된다.
상기와 같이 구성되는 종래의 출력 회로는 출력 인에이블 신호(OE)가 하이 상태로 인가될 때 인에이블되어 글로벌 입출력 신호(GIO)를 DQ 단자(DQ)로 출력하는데, 글로벌 입출력 신호(GIO)가 하이 상태로 인가될 때의 구동 방법을 설명하면 다음과 같다.
제 1 인버터(I11)는 하이 상태로 입력되는 글로벌 입출력 신호(GIO)를 반전시켜 로우 상태의 신호를 출력하고, 제 2 인버터(I12)는 하이 상태로 입력되는 출력 인에이블 신호(OE)를 반전시켜 로우 상태의 신호를 출력한다. NOR 게이트(11)는 로우 상태를 유지하는 제 1 인버터(I11)의 출력 신호와 로우 상태를 유지하는 제 2 인버터(I12)의 출력 신호를 입력하여 하이 상태의 신호를 출력한다. 제 1 레벨 쉬프터(12)는 하이 상태를 유지하는 NOR 게이트(11)의 출력 신호에 따라 하이 상태, 즉 외부 전원(Vextq)의 전위를 유지하는 신호를 출력한다. 하이 상태를 유지하는 제 1 레벨 쉬프터(12)의 출력 신호는 제 4 인버터(I14)를 통해 로우 상태로 반전되어 제 4 노드(Q14)는 로우 상태를 유지하게 된다.
한편, NAND 게이트(13)는 로우 상태를 유지하는 제 1 인버터(I11)의 출력 신 호 및 하이 상태로 입력되는 출력 인에이블 신호(OE)를 입력하여 하이 상태의 신호를 출력한다. 제 2 레벨 쉬프터(14)는 하이 상태를 유지하는 NAND 게이트(13)의 출력 신호에 따라 하이 상태, 즉 외부 전원(Vextq)의 전위를 유지하는 신호를 출력한다. 하이 상태를 유지하는 제 2 레벨 쉬프터(14)의 출력 신호는 제 6 인버터(I16)를 통해 로우 상태로 반전되어 제 8 노드(Q18)는 로우 상태를 유지하게 된다.
따라서, 로우 상태를 유지하는 제 4 노드(Q14)의 전위에 의해 제 7 PMOS 트랜지스터(P17)가 턴온되고, 로우 상태를 유지하는 제 8 노드(Q18)의 전위에 의해 제 7 NMOS 트랜지스터(N17)가 턴오프되어 외부 전원(Vextq)이 DQ 단자(DQ)로 출력된다.
상기와 같이 구성 및 구동되는 종래의 출력 회로는 외부 전원을 그대로 사용하기 때문에 딥 파워 다운 모드에서 내부 전원을 차단하더라도 전류를 많이 소모하게 된다. 특히, 제 1 및 제 2 레벨 쉬프터는 내부 전원에 따라 외부 전원을 출력하는 것으로서, 내부 전원이 차단되면 플로팅되게 된다. 이렇게 되면 외부 전원에서 접지 단자로 전류가 흐르게 되어 전류가 소모되기 때문에 딥 파워 다운 모드의 특성을 살리지 못하게 된다. 또한, 내부 전원이 차단되면 제 7 PMOS 트랜지스터 및 제 7 NMOS 트랜지스터가 동작되지 않게 된다. 그런데, DQ 단자를 통해 외부에서 내부로 신호가 유입될 수 있어 내부적으로 전류를 소모하게 된다.
본 발명의 목적은 반도체 소자의 딥 파워 다운 모드에서의 전류 소모를 방지할 수 있는 출력 회로를 제공하는데 있다.
본 발명의 다른 목적은 DQ 단자를 통해 외부에서 내부로 신호가 유입되지 않도록 함으로써 전류 소모를 방지할 수 있는 출력 회로를 제공하는데 있다.
본 발명에 따른 출력 회로는 제 1 외부 전원을 수신하고, 파워 바 신호에 응답하여, 제 1 외부 전원을 제 2 외부 전원으로서 출력하거나 또는 출력 동작을 정지하는 제 1 스위치; 인에이블 신호 또는 파워 바 신호에 응답하여 인에이블 또는 디세이블되고, 인에이블될 때, 입력 신호에 응답하여 제 2 외부 전원 또는 접지 전원의 레벨을 가지는 제1 및 제2 출력 신호들을 제 1 및 제 2 노드들에 각각 출력하는 출력 버퍼; 제1 및 제2 노드들을 통하여 각각 수신되는 제1 및 제2 출력 신호들에 응답하여, 제 2 외부 전원 또는 접지 전원의 레벨을 가지는 제3 출력 신호를 출력하는 출력 드라이버; 파워 바 신호에 응답하여, 제 1 노드에 제 1 외부 전원을 공급하거나 또는 공급 동작을 정지하는 제 2 스위치; 및 파워 바 신호에 응답하여, 제 2 노드에 접지 전원을 공급하거나 또는 공급 동작을 정지하는 제 3 스위치를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 의사(pseudo) SRAM과 같은 반도체 소자에 적용되는 출력 회로도로서, 그 구성을 설명하면 다음과 같다.
도 2를 참고하면, 출력 회로는 제 1 스위치(20), 출력 버퍼, 출력 드라이버, 제 2 스위치, 및 제 3 스위치를 포함한다. 상기 제 1 스위치(20)는 제 1 PMOS 트랜지스터(P21)를 포함한다. 상기 제 1 PMOS 트랜지스터(P21)의 소스에는 제 1 외부 전원(Vextq)이 입력되고, 그 드레인으로부터 제 2 외부 전원(Vextiq)이 출력되고, 그 게이트에는 파워 바 신호(powerb)가 입력된다. 상기 제 1 PMOS 트랜지스터(P21)는 상기 파워 바 신호(powerb)에 의해 구동되어 제 1 외부 전원(Vextq)을 제 2 외부 전원(Vextiq)으로서 출력하거나 또는 출력 동작을 정지한다. 바람직하게, 상기 파워 바 신호(powerb)가 로직 로우 상태일 때, 상기 제 1 PMOS 트랜지스터(P21)가 턴 온되어 소스 단자에 입력되는 상기 제 1 외부 전원(Vextq)을 상기 제 2 외부 전원(Vextiq)으로서 드레인 단자에 출력한다. 여기에서, 상기 파워 바 신호(powerb)는 일반 동작 모드에서는 로우 상태로 인가되고, 딥 파워 다운 모드에서는 하이 상태로 인가되는 신호로서, 외부의 명령에 의해 생성된다.
상기 출력 버퍼는 제 1 인버터(I21), 제 2 인버터(I22), NOR 게이트(21), NAND 게이트(23), 제 1 레벨 쉬프터(22), 제 4 인버터(I24), 제 3 NMOS 트랜지스터(N23), 제 4 PMOS 트랜지스터(P24), 제 2 레벨 쉬프터(24), 및 제 7 인버터(I27)를 포함한다. 상기 제 1 인버터(I21)는 글로벌 입출력 신호(GIO)를 반전시키고, 그 반전된 글로벌 입출력 신호(GIOB)를 출력한다. 상기 제 2 인버터(I22)는 출력 인에이블 신호(OE)를 반전시키고, 그 반전된 출력 인에이블 신호(OEB)를 출력한다. 상기 NOR 게이트(21)는 상기 제 1 인버터(I21)의 출력 신호(즉, 상기 반전된 글로벌 입출력 신호(GIOB))와 상기 제 2 인버터(I22)의 출력 신호(즉, 상기 반전된 출력 인에이블 신호(OEB))에 응답하여, 제 1 노드(Q21)에 제 1 로직 신호(미도시)를 출력한다. 그 결과, 상기 제 1 노드(Q21)의 전위가 조절된다. 여기에서, 상기 제 1 인버터(I21), 상기 제 2 인버터(I22), 및 상기 NOR 게이트(21)는 상기 출력 버퍼의 제 1 입력 회로로서 동작한다. 상기 NAND 게이트(23)는 상기 반전된 글로벌 입출력 신호(GIOB)와 상기 출력 인에이블 신호(OE)에 응답하여, 제 6 노드(Q26)에 제 2 로직 신호(미도시)를 출력한다. 그 결과, 상기 제 6 노드(Q26)의 전위가 조절된다. 여기에서, 상기 NAND 게이트(23)는 상기 출력 버퍼의 제 2 입력 회로로서 동작한다.
상기 제 1 레벨 쉬프터(22)는 상기 NOR 게이트(21)의 출력 신호(즉, 상기 제 1 로직 신호)의 레벨에 따라 상기 제 2 외부 전원(Vextiq) 또는 접지 전원(Vss)의 레벨을 가지는 제 1 구동 신호(미도시)를 제 3 노드(Q23)에 출력한다. 상기 제 1 레벨 쉬프터(22)는 제 2 PMOS 트랜지스터(P22), 제 1 NMOS 트랜지스터(N21), 제 3 PMOS 트랜지스터(P23), 및 제 2 NMOS 트랜지스터(N22)를 포함한다. 상기 제 2 PMOS 트랜지스터(P22)는 상기 제 2 외부 전원(Vextiq)과 제 2 노드(Q22) 사이에 접속되어 상기 제 3 노드(Q23)의 전위에 따라 구동된다. 상기 제 1 NMOS 트랜지스터(N21)는 상기 제 2 노드(Q22)와 접지 단자(Vss) 사이에 접속되어 상기 제 1 로직 신호에 응답하여 구동된다. 상기 제 3 PMOS 트랜지스터(P23)는 상기 제 2 외부 전원(Vextiq)과 상기 제 3 노드(Q23) 사이에 접속되어 상기 제 2 노드(Q22)의 전위에 따라 구동된다. 상기 제 2 NMOS 트랜지스터(N22)는 상기 제 3 노드(Q23)와 상기 접지 단자(Vss) 사이에 접속되어 상기 제 1 로직 신호를 반전시키는 제 3 인버터(I23)의 출력 신호에 따라 구동된다.
상기 제 4 인버터(I24)는 제 5 PMOS 트랜지스터(P25)와 제 4 NMOS 트랜지스터(N24)를 포함하고, 상기 제 1 레벨 쉬프터(22)의 출력 신호(즉, 상기 제 1 구동 신호)를 반전시켜, 상기 제 2 외부 전원(Vextiq) 또는 접지 전원(Vss)의 레벨을 가지는 제 1 출력 신호(미도시)를 제 4 노드(Q24)에 출력한다. 그 결과, 상기 제 1 출력 신호에 의해 상기 제 4 노드(Q24)의 전위가 조절된다. 상기 제 3 NMOS 트랜지스터(N23)는 상기 제 1 레벨 쉬프터(22)의 출력 단자인 상기 제 3 노드(Q23)와 접지 단자(Vss) 사이에 연결되고, 상기 파워 바 신호(powerb)에 따라 구동되어 상기 제 3 노드(Q23)에 접지 전원을 공급하거나 또는 공급 동작을 정지한다. 바람직하게, 상기 제 3 NMOS 트랜지스터(N23)가 상기 일반 동작 모드에서 상기 제 3 노드(Q23)에 상기 접지 전원의 공급 동작을 정지하고, 상기 딥 파워 다운 모드에서 상기 제 3 노드(Q23)에 상기 접지 전원을 공급한다. 상기 제 4 PMOS 트랜지스터(P24)는 상기 제 2 외부 전원(Vextiq)과 상기 제 4 인버터(I24) 사이에 접속되고, 상기 파워 바 신호(powerb)에 따라 구동되어, 상기 제 4 인버터(I24)에 상기 제 2 외부 전원(Vextiq)을 공급하거나 또는 공급 동작을 정지한다. 바람직하게, 상기 제 4 PMOS 트랜지스터(P24)는 상기 일반 동작 모드에서 상기 제 2 외부 전원(Vextiq)을 상기 제 4 인버터(I24)에 공급하고, 상기 딥 파워 다운 모드에서 상기 제 4 인버터(I24)에 상기 제 2 외부 전원(Vextiq)의 공급 동작을 정지한다. 여기에서, 상기 제 1 레벨 쉬프터(22), 상기 제 4 인버터(I24), 상기 제 3 NMOS 트랜지스터(N23), 및 상기 제 4 PMOS 트랜지스터(P24)는, 상기 제 1 로직 신호에 응답하여, 상기 제 4 노드(Q24)에 상기 제 1 출력 신호를 출력하는 상기 출력 버퍼의 제 1 구동 수단으로서 동작한다.
상기 제 1 레벨 쉬프터(22)는 상기 NOR 게이트(21)의 출력 신호(즉, 상기 제 1 로직 신호)의 레벨에 따라 상기 제 2 외부 전원(Vextiq) 또는 접지 전원(Vss)의 레벨을 가지는 제 1 구동 신호(미도시)를 제 3 노드(Q23)에 출력한다. 상기 제 1 레벨 쉬프터(22)는 제 2 PMOS 트랜지스터(P22), 제 1 NMOS 트랜지스터(N21), 제 3 PMOS 트랜지스터(P23), 및 제 2 NMOS 트랜지스터(N22)를 포함한다. 상기 제 2 PMOS 트랜지스터(P22)는 상기 제 2 외부 전원(Vextiq)과 제 2 노드(Q22) 사이에 접속되어 상기 제 3 노드(Q23)의 전위에 따라 구동된다. 상기 제 1 NMOS 트랜지스터(N21)는 상기 제 2 노드(Q22)와 접지 단자(Vss) 사이에 접속되어 상기 제 1 로직 신호에 응답하여 구동된다. 상기 제 3 PMOS 트랜지스터(P23)는 상기 제 2 외부 전원(Vextiq)과 상기 제 3 노드(Q23) 사이에 접속되어 상기 제 2 노드(Q22)의 전위에 따라 구동된다. 상기 제 2 NMOS 트랜지스터(N22)는 상기 제 3 노드(Q23)와 상기 접지 단자(Vss) 사이에 접속되어 상기 제 1 로직 신호를 반전시키는 제 3 인버터(I23)의 출력 신호에 따라 구동된다.
상기 제 4 인버터(I24)는 제 5 PMOS 트랜지스터(P25)와 제 4 NMOS 트랜지스터(N24)를 포함하고, 상기 제 1 레벨 쉬프터(22)의 출력 신호(즉, 상기 제 1 구동 신호)를 반전시켜, 상기 제 2 외부 전원(Vextiq) 또는 접지 전원(Vss)의 레벨을 가지는 제 1 출력 신호(미도시)를 제 4 노드(Q24)에 출력한다. 그 결과, 상기 제 1 출력 신호에 의해 상기 제 4 노드(Q24)의 전위가 조절된다. 상기 제 3 NMOS 트랜지스터(N23)는 상기 제 1 레벨 쉬프터(22)의 출력 단자인 상기 제 3 노드(Q23)와 접지 단자(Vss) 사이에 연결되고, 상기 파워 바 신호(powerb)에 따라 구동되어 상기 제 3 노드(Q23)에 접지 전원을 공급하거나 또는 공급 동작을 정지한다. 바람직하게, 상기 제 3 NMOS 트랜지스터(N23)가 상기 일반 동작 모드에서 상기 제 3 노드(Q23)에 상기 접지 전원의 공급 동작을 정지하고, 상기 딥 파워 다운 모드에서 상기 제 3 노드(Q23)에 상기 접지 전원을 공급한다. 상기 제 4 PMOS 트랜지스터(P24)는 상기 제 2 외부 전원(Vextiq)과 상기 제 4 인버터(I24) 사이에 접속되고, 상기 파워 바 신호(powerb)에 따라 구동되어, 상기 제 4 인버터(I24)에 상기 제 2 외부 전원(Vextiq)을 공급하거나 또는 공급 동작을 정지한다. 바람직하게, 상기 제 4 PMOS 트랜지스터(P24)는 상기 일반 동작 모드에서 상기 제 2 외부 전원(Vextiq)을 상기 제 4 인버터(I24)에 공급하고, 상기 딥 파워 다운 모드에서 상기 제 4 인버터(I24)에 상기 제 2 외부 전원(Vextiq)의 공급 동작을 정지한다. 여기에서, 상기 제 1 레벨 쉬프터(22), 상기 제 4 인버터(I24), 상기 제 3 NMOS 트랜지스터(N23), 및 상기 제 4 PMOS 트랜지스터(P24)는, 상기 제 1 로직 신호에 응답하여, 상기 제 4 노드(Q24)에 상기 제 1 출력 신호를 출력하는 상기 출력 버퍼의 제 1 구동 수단으로서 동작한다.
상기 제 2 레벨 쉬프터(24)는 상기 NAND 게이트(23)의 출력 신호(즉, 상기 제 2 로직 신호)의 레벨에 따라 상기 제 2 외부 전원(Vextiq) 또는 접지 전원(Vss)의 레벨을 가지는 제 2 구동 신호(미도시)를 제 8 노드(Q28)에 출력한다. 상기 제 2 레벨 쉬프터(24)는 제 9 PMOS 트랜지스터(P29), 제 6 NMOS 트랜지스터(N26), 제 10 PMOS 트랜지스터(P30), 제 7 NMOS 트랜지스터(N27)를 포함한다. 상기 제 9 PMOS 트랜지스터(P29)는 상기 제 2 외부 전원(Vextiq)과 제 7 노드(Q27) 사이에 접속되어 상기 제 8 노드(Q28)의 전위에 따라 구동된다. 상기 제 6 NMOS 트랜지스터(N26)는 상기 제 7 노드(Q27)와 상기 접지 단자(Vss) 사이에 접속되어 상기 제 2 로직 신호에 따라 구동된다. 상기 제 10 PMOS 트랜지스터(P30)는 상기 제 2 외부 전원(Vextiq)과 상기 제 8 노드(Q28) 사이에 접속되어 상기 제 7 노드(Q27)의 전위에 따라 구동된다. 상기 제 7 NMOS 트랜지스터(N27)는 상기 제 8 노드(Q28)와 상기 접지 단자(Vss) 사이에 접속되어 상기 제 2 로직 신호를 반전시키는 제 6 인버터(I26)의 출력 신호에 따라 구동된다.
상기 제 7 인버터(I27)는 제 11 PMOS 트랜지스터(P31)와 제 8 NMOS 트랜지스터(N28)를 포함하고, 상기 제 2 레벨 쉬프터(24)의 출력 신호(즉, 상기 제 2 구동 신호)를 반전시켜, 상기 제 2 외부 전원(Vextiq) 또는 접지 전원(Vss)의 레벨을 가지는 제 2 출력 신호(미도시)를 제 9 노드(Q29)에 출력한다. 그 결과, 상기 제 2 출력 신호에 의해 상기 제 9 노드(Q29)의 전위가 조절된다. 여기에서, 상기 제 2 레벨 쉬프터(24)와 상기 제 7 인버터(I27)는, 상기 제 2 로직 신호에 응답하여, 상기 제 9 노드(Q29)에 상기 제 2 출력 신호를 출력하는 상기 출력 버퍼의 제 2 구동 수단으로서 동작한다.
상기 출력 드라이버는 상기 제 4 노드(Q24)를 통하여 수신되는 상기 제 1 출력 신호와 상기 제 9 노드(Q29)를 통하여 수신되는 상기 제 2 출력 신호에 응답하여, 상기 제 2 외부 전원(Vextiq) 또는 접지 전원(Vss)의 레벨을 가지는 제 3 출력 신호(미도시)를 DQ 단자(DQ)에 출력한다. 상기 출력 드라이버는 제 8 PMOS 트랜지스터(P28)와 제 10 NMOS 트랜지스터(N30)를 포함한다. 상기 제 8 PMOS 트랜지스터(P28)는 상기 제 2 외부 전원(Vextiq)과 상기 DQ 단자(DQ) 사이에 접속되고, 상기 제 1 출력 신호에 따라 구동된다. 상기 제 10 NMOS 트랜지스터(N30)는 상기 DQ 단자(DQ)와 상기 접지 단자(Vss) 사이에 접속되고, 상기 제 2 출력 신호에 따라 구동된다.
상기 제 2 스위치는 상기 파워 바 신호(powerb)에 응답하여 상기 일반 동작 모드 또는 상기 딥 파워 다운 모드로 동작하고, 상기 딥 파워 다운 모드에서 상기 제 4 노드(Q24)에 상기 제 1 외부 전원(Vextq)을 공급한다. 상기 제 2 스위치는 제 5 인버터(I25)와 제 7 PMOS 트랜지스터(P27)를 포함한다 상기 제 5 인버터(I25)는 상기 제 1 외부 전원(Vextq)과 상기 접지 단자(Vss) 사이에 직렬 접속된 제 6 PMOS 트랜지스터(P26)와 제 5 NMOS 트랜지스터(N25)를 포함한다. 상기 제 5 인버터(I25)는 상기 파워 바 신호(powerb)를 반전시켜 제 5 노드(Q25)의 전위를 조절한다. 상기 제 7 PMOS 트랜지스터(P27)는 상기 제 1 외부 전원(Vextq)과 상기 제 4 노드(Q24) 사이에 접속되고, 상기 제 5 노드(Q25)의 전위에 따라 구동되어, 상기 제 4 노드(Q24)에 상기 제 1 외부 전원(Vextq)을 공급하거나 또는 공급 동작을 정지한다.
상기 제 3 스위치는 제 9 NMOS 트랜지스터(N29)를 포함하고, 상기 파워 바 신호(powerb)에 응답하여, 상기 제 9 노드(Q29)에 상기 접지 전원(Vss)을 공급하거나 또는 공급 동작을 정지한다. 상기 제 9 NMOS 트랜지스터(N29)의 드레인은 상기 제 9 노드(Q29)에 연결되고, 그 소스는 상기 접지 단자(Vss)에 연결되고, 그 게이트에는 상기 파워 바 신호(powerb)가 입력된다. 상기 제 9 NMOS 트랜지스터(N29)는 상기 파워 바 신호(powerb)에 따라 구동된다.
상기 제 7 인버터(I27)는 제 11 PMOS 트랜지스터(P31)와 제 8 NMOS 트랜지스터(N28)를 포함하고, 상기 제 2 레벨 쉬프터(24)의 출력 신호(즉, 상기 제 2 구동 신호)를 반전시켜, 상기 제 2 외부 전원(Vextiq) 또는 접지 전원(Vss)의 레벨을 가지는 제 2 출력 신호(미도시)를 제 9 노드(Q29)에 출력한다. 그 결과, 상기 제 2 출력 신호에 의해 상기 제 9 노드(Q29)의 전위가 조절된다. 여기에서, 상기 제 2 레벨 쉬프터(24)와 상기 제 7 인버터(I27)는, 상기 제 2 로직 신호에 응답하여, 상기 제 9 노드(Q29)에 상기 제 2 출력 신호를 출력하는 상기 출력 버퍼의 제 2 구동 수단으로서 동작한다.
상기 출력 드라이버는 상기 제 4 노드(Q24)를 통하여 수신되는 상기 제 1 출력 신호와 상기 제 9 노드(Q29)를 통하여 수신되는 상기 제 2 출력 신호에 응답하여, 상기 제 2 외부 전원(Vextiq) 또는 접지 전원(Vss)의 레벨을 가지는 제 3 출력 신호(미도시)를 DQ 단자(DQ)에 출력한다. 상기 출력 드라이버는 제 8 PMOS 트랜지스터(P28)와 제 10 NMOS 트랜지스터(N30)를 포함한다. 상기 제 8 PMOS 트랜지스터(P28)는 상기 제 2 외부 전원(Vextiq)과 상기 DQ 단자(DQ) 사이에 접속되고, 상기 제 1 출력 신호에 따라 구동된다. 상기 제 10 NMOS 트랜지스터(N30)는 상기 DQ 단자(DQ)와 상기 접지 단자(Vss) 사이에 접속되고, 상기 제 2 출력 신호에 따라 구동된다.
상기 제 2 스위치는 상기 파워 바 신호(powerb)에 응답하여 상기 일반 동작 모드 또는 상기 딥 파워 다운 모드로 동작하고, 상기 딥 파워 다운 모드에서 상기 제 4 노드(Q24)에 상기 제 1 외부 전원(Vextq)을 공급한다. 상기 제 2 스위치는 제 5 인버터(I25)와 제 7 PMOS 트랜지스터(P27)를 포함한다 상기 제 5 인버터(I25)는 상기 제 1 외부 전원(Vextq)과 상기 접지 단자(Vss) 사이에 직렬 접속된 제 6 PMOS 트랜지스터(P26)와 제 5 NMOS 트랜지스터(N25)를 포함한다. 상기 제 5 인버터(I25)는 상기 파워 바 신호(powerb)를 반전시켜 제 5 노드(Q25)의 전위를 조절한다. 상기 제 7 PMOS 트랜지스터(P27)는 상기 제 1 외부 전원(Vextq)과 상기 제 4 노드(Q24) 사이에 접속되고, 상기 제 5 노드(Q25)의 전위에 따라 구동되어, 상기 제 4 노드(Q24)에 상기 제 1 외부 전원(Vextq)을 공급하거나 또는 공급 동작을 정지한다.
상기 제 3 스위치는 제 9 NMOS 트랜지스터(N29)를 포함하고, 상기 파워 바 신호(powerb)에 응답하여, 상기 제 9 노드(Q29)에 상기 접지 전원(Vss)을 공급하거나 또는 공급 동작을 정지한다. 상기 제 9 NMOS 트랜지스터(N29)의 드레인은 상기 제 9 노드(Q29)에 연결되고, 그 소스는 상기 접지 단자(Vss)에 연결되고, 그 게이트에는 상기 파워 바 신호(powerb)가 입력된다. 상기 제 9 NMOS 트랜지스터(N29)는 상기 파워 바 신호(powerb)에 따라 구동된다.
한편, 상기 제 1 내지 제 11 PMOS 트랜지스터(P21 내지 P31) 각각의 벌크에는 제 1 외부 전원(Vextq)이 인가되도록 한다.
상기와 같이 구성되는 본 발명에 따른 출력 회로는 일반 동작 모드에서 출력 인에이블 신호(OE)가 하이 상태로 인가될 때 글로벌 입출력 신호(GIO)를 DQ 단자(DQ)로 출력하는데, 글로벌 입출력 신호(GIO)가 하이 상태로 인가될 때의 구동 방법을 설명하면 다음과 같다.
일반 동작 모드에서 파워 바 신호(powerb)가 로우 상태로 인가되면 제 1 PMOS 트랜지스터(P21)가 턴온되어 제 1 외부 전원(Vextq)이 공급되어 제 2 외부 전 원(Vextiq)으로 사용된다.
제 1 인버터(I21)는 하이 상태로 입력되는 글로벌 입출력 신호(GIO)를 반전시켜 로우 상태의 신호를 출력하고, 제 2 인버터(I22)는 하이 상태로 입력되는 출력 인에이블 신호(OE)를 반전시켜 로우 상태의 신호를 출력한다. NOR 게이트(21)는 로우 상태를 유지하는 제 1 인버터(I21)의 출력 신호와 로우 상태를 유지하는 제 2 인버터(I22)의 출력 신호를 입력한 후 조합하여 하이 상태의 신호를 출력한다. 제 1 레벨 쉬프터(22)는 하이 상태를 유지하는 NOR 게이트(21)의 출력 신호의 레벨에 따라 제 1 PMOS 트랜지스터(P21)를 통해 제 1 외부 전원(Vextq)으로부터 공급된 제 2 외부 전원(Vextiq)의 전위를 유지하는 신호를 출력한다. 제 3 NMOS 트랜지스터(N23)는 로우 상태로 인가되는 파워 바 신호(powerb)에 의해 턴오프되고, 제 4 PMOS 트랜지스터(P24)는 턴온되기 때문에 하이 상태를 유지하는 제 1 레벨 쉬프터(22)의 출력 신호는 제 4 인버터(I24)를 통해 로우 상태로 반전되어 제 4 노드(Q24)는 로우 상태를 유지하게 된다. 그리고, 로우 상태로 인가되는 파워 바 신호(powerb)는 제 5 인버터(I25)에 의해 하이 상태로 반전되고, 제 5 노드(Q25)는 제 1 외부 전원(Vextq)의 전위를 유지한다. 제 1 외부 전원(Vextq)의 전위를 유지하는 제 5 노드(Q25)의 전위에 의해 제 7 PMOS 트랜지스터(P27)는 턴오프된다. 따라서, 제 4 노드(Q24)는 로우 상태를 유지하게 된다.
한편, NAND 게이트(23)는 로우 상태로 입력되는 제 1 인버터(I21)의 출력 신호와 하이 상태로 입력되는 출력 인에이블 신호(OE)를 입력한 후 조합하여 하이 상태의 신호를 출력한다. 제 2 레벨 쉬프터(24)는 하이 상태를 유지하는 NAND 게이트(23)의 출력 신호의 레벨에 따라 제 1 PMOS 트랜지스터(P21)를 통해 제 1 외부 전원(Vextq)로부터 공급된 제 2 외부 전원(Vextiq)의 전위를 유지하는 신호를 출력한다. 하이 상태를 유지하는 제 2 레벨 쉬프터(24)의 출력 신호는 제 7 인버터(I27)를 통해 로우 상태로 반전되어 제 9 노드(Q29)는 로우 상태를 유지하게 된다. 이때, 로우 상태로 인가되는 파워 바 신호(powerb)에 의해 제 9 NMOS 트랜지스터(N29)는 턴오프된다.
따라서, 로우 상태를 유지하는 제 4 노드(Q24)의 전위에 의해 제 8 PMOS 트랜지스터(P28)가 턴온되고, 로우 상태를 유지하는 제 9 노드(Q29)의 전위에 의해 제 10 NMOS 트랜지스터(N30)가 턴오프되어 제 2 외부 전원(Vextiq)이 DQ 단자(DQ)로 출력된다.
그런데, 딥 파워 다운 모드에서 파워 바 신호(powerb)가 하이 상태로 인가되면 제 1 PMOS 트랜지스터(P21)가 턴오프되어 제 1 외부 전원(Vextq)이 제 2 외부 전원(Vextiq)로서 공급되지 않는다. 따라서, 제 1 및 제 2 레벨 쉬프터(22 및 24)의 출력 노드들인, 상기 제 3 노드(Q23)와 상기 제 8 노드(Q28)는 플로팅 상태가 된다. 그리고, 제 3 NMOS 트랜지스터(N23)가 턴온되어 제 3 노드(Q23)는 로우 상태를 유지하게 되며, 제 4 PMOS 트랜지스터(P24)가 턴오프되어 제 2 외부 전원(Vextiq)이 공급되지 않기 때문에 제 4 인버터(I24)는 동작되지 않아 제 4 노드(Q24)는 플로팅 상태가 된다. 이때, 하이 상태로 인가되는 파워 바 신호(powerb)는 제 5 인버터(I25)에 의해 로우 상태로 반전되어 제 5 노드(Q25)는 로우 상태를 유지하게 된다. 로우 상태를 유지하는 제 5 노드(Q25)의 전위에 의해 제 7 PMOS 트랜지스터(P27)는 턴온되어 제 1 외부 전원(Vextq)이 제 4 노드(Q24)로 공급된다. 따라서, 제 4 노드(Q24)는 하이 상태를 유지하게 되고, 이에 의해 제 8 PMOS 트랜지스터(P28)는 턴오프된다.
그리고, 하이 상태로 인가되는 파워 바 신호(powerb)에 의해 제 9 NMOS 트랜지스터(N29)가 턴온되어 제 9 노드(Q29)는 로우 상태를 유지하게 되고, 이에 의해 제 10 NMOS 트랜지스터(N30)는 턴오프된다.
상기한 바와 같이 딥 파워 다운 모드에서 파워 바 신호(powerb)가 하이 상태로 인가되면 제 8 PMOS 트랜지스터(P28) 및 제 10 NMOS 트랜지스터(N30)는 하이 임피던스 상태로 되기 때문에 DQ 단자(DQ)를 통해 외부에서 내부로 신호가 유입되지 않는다.
한편, 본 발명에서는 파워 바 신호(powerb)에 의해 제 3 노드(Q23), 제 4 노드(Q24) 및 제 9 노드(Q29)의 전위를 조절하는 예를 설명하였지만, 제 1 및 제 2 레벨 쉬프터(22 및 24) 이전, 즉 제 1 및 제 6 노드(Q21 및 Q26)의 전위를 조절하도록 NMOS 트랜지스터를 구현하면 신뢰성을 더욱 높일 수 있다.
상술한 바와 같이 본 발명에 의하면 일반 동작 모드에서는 로우 상태로 인가되고 딥 파워 다운 모드에서는 하이 상태로 인가되는 파워 바 신호에 의해 일반 동작 모드에서는 제 1 외부 전원을 공급하여 제 2 외부 전원으로 사용되도록 하고, 딥 파워 다운 모드에서는 전원의 공급을 차단하고 출력 드라이버를 하이 임피던스 상태를 유지하도록 함으로써 내부의 전류 소모 및 DQ 단자를 통해 외부로부터의 신호 유입을 방지할 수 있다.
Claims (14)
- 제 1 외부 전원을 수신하고, 파워 바 신호에 응답하여, 제 1 외부 전원을 제 2 외부 전원으로서 출력하거나 또는 출력 동작을 정지하는 제 1 스위치;인에이블 신호 또는 상기 파워 바 신호에 응답하여 인에이블 또는 디세이블되고, 인에이블될 때, 입력 신호에 응답하여 상기 제 2 외부 전원 또는 접지 전원의 레벨을 가지는 제1 및 제2 출력 신호들을 제 1 및 제 2 노드들에 각각 출력하는 출력 버퍼;상기 제1 및 제2 노드들을 통하여 각각 수신되는 상기 제1 및 제2 출력 신호들에 응답하여, 상기 제 2 외부 전원 또는 상기 접지 전원의 레벨을 가지는 제3 출력 신호를 출력하는 출력 드라이버;상기 파워 바 신호에 응답하여, 상기 제 1 노드에 상기 제 1 외부 전원을 공급하거나 또는 공급 동작을 정지하는 제 2 스위치; 및상기 파워 바 신호에 응답하여, 상기 제 2 노드에 상기 접지 전원을 공급하거나 또는 공급 동작을 정지하는 제 3 스위치를 포함하여 이루어진 것을 특징으로 하는 출력 회로.
- 제 1 항에 있어서, 상기 파워 바 신호는 일반 동작 모드와 딥 파워 다운 모드에서 서로 다른 전위 상태로 인가되는 신호인 것을 특징으로 하는 출력 회로.
- 제 1 항에 있어서, 상기 제 1 스위치는, 상기 제 1 외부 전원이 입력되는 소스, 상기 제 2 외부 전원이 출력되는 드레인, 및 상기 파워 바 신호가 입력되는 게이트를 포함하는 PMOS 트랜지스터인 것을 특징으로 하는 출력 회로.
- 제 1 항에 있어서, 상기 출력 버퍼는,상기 입력 신호와 상기 인에이블 신호에 응답하여, 제 1 로직 신호를 제 3 노드에 출력하는 제 1 입력 수단;상기 입력 신호와 상기 인에이블 신호에 응답하여, 제 2 로직 신호를 제 4 노드에 출력하는 제 2 입력 수단;상기 파워 바 신호에 응답하여 인에이블 또는 디세이블되고, 인에이블될 때, 상기 제 1 로직 신호에 응답하여, 상기 제 2 외부 전원 또는 상기 접지 전원의 레벨을 가지는 상기 제 1 출력 신호를 상기 제 1 노드에 출력하는 제 1 구동 수단; 및상기 제 2 로직 신호에 응답하여, 상기 제 2 외부 전원 또는 상기 접지 전원의 레벨을 가지는 상기 제 2 출력 신호를 상기 제 2 노드에 출력하는 제 2 구동 수단을 포함하여 이루어진 것을 특징으로 하는 출력 회로.
- 제 4 항에 있어서, 상기 제 1 입력 수단은,상기 입력 신호를 반전시키고, 그 반전된 입력 신호를 출력하는 제 1 인버터;상기 인에이블 신호를 반전시키고, 그 반전된 인에이블 신호를 출력하는 제 2 인버터; 및상기 반전된 입력 신호와 상기 반전된 인에이블 신호에 응답하여, 상기 제1 로직 신호를 출력하는 OR 게이트를 포함하여 이루어진 것을 특징으로 하는 출력 회로.
- 제 4 항에 있어서, 상기 제 2 입력 수단은,상기 입력 신호를 반전시키고, 그 반전된 입력 신호를 출력하는 인버터; 및상기 반전된 입력 신호와 상기 인에이블 신호에 응답하여, 상기 제2 로직 신호를 출력하는 NAND 게이트를 포함하여 이루어진 것을 특징으로 하는 출력 회로.
- 제 4 항에 있어서, 상기 제 1 구동 수단은,상기 제 1 로직 신호에 응답하여, 상기 제 2 외부 전원 또는 상기 접지 전원의 레벨을 가지는 구동 신호를 제 5 노드에 출력하는 레벨 쉬프터;상기 구동 신호를 반전시켜, 상기 제 2 외부 전원 또는 상기 접지 전원의 레벨을 가지는 상기 제 1 출력 신호를 상기 제 1 노드에 출력하는 인버터;상기 제 5 노드와 접지 단자 사이에 접속되고, 상기 파워 바 신호에 응답하여, 상기 제 5 노드에 상기 접지 전원을 공급하거나 또는 공급 동작을 정지하는 NMOS 트랜지스터; 및상기 파워 바 신호에 응답하여, 상기 인버터에 상기 제 2 외부 전원을 공급하거나 또는 공급 동작을 정지하는 PMOS 트랜지스터를 포함하여 이루어진 것을 특징으로 하는 출력 회로.
- 제 4 항에 있어서, 상기 제 2 구동 수단은,상기 제 2 로직 신호에 응답하여, 상기 제 2 외부 전원 또는 상기 접지 전원의 레벨을 가지는 구동 신호를 제 5 노드에 출력하는 레벨 쉬프터; 및상기 구동 신호를 반전시켜 상기 제 2 외부 전원 또는 상기 접지 전원의 레벨을 가지는 상기 제 2 출력 신호를 상기 제 2 노드에 출력하는 인버터를 포함하여 이루어진 것을 특징으로 하는 출력 회로.
- 제 4 항에 있어서, 상기 출력 버퍼는, 상기 파워 바 신호에 응답하여, 상기 제 3 노드에 상기 접지 전원을 공급하거나 또는 공급 동작을 정지하는 NMOS 트랜지스터를 더 포함하는 것을 특징으로 하는 출력 회로.
- 제 4 항에 있어서, 상기 출력 버퍼는, 상기 파워 바 신호에 응답하여, 상기 제 4 노드에 상기 접지 전원을 공급하거나 또는 공급 동작을 정지하는 NMOS 트랜지스터를 더 포함하는 것을 특징으로 하는 출력 회로.
- 제 1 항에 있어서, 상기 제 2 스위치는,상기 파워 바 신호에 응답하여, 상기 제 1 외부 전원 또는 상기 접지 전원의 레벨을 가지는 제 4 출력 신호를 출력하는 인버터; 및상기 제 4 출력 신호에 응답하여, 상기 제 1 노드에 상기 제 1 외부 전원을 공급하거나 또는 공급 동작을 정지하는 PMOS 트랜지스터를 포함하여 이루어진 것을 특징으로 하는 출력 회로.
- 제 1 항에 있어서, 상기 제 3 스위치는 상기 제 2 노드에 연결되는 드레인, 상기 접지 전원에 연결되는 소스, 및 상기 파워 바 신호가 입력되는 게이트를 포함하는 NMOS 트랜지스터인 것을 특징으로 하는 출력 회로.
- 파워 바 신호에 응답하여 일반 동작 모드 또는 딥 파워 다운 모드로 동작하고, 상기 일반 동작 모드에서 제 1 외부 전원을 제 2 외부 전원으로서 출력하고, 상기 딥 파워 다운 모드에서 상기 제 2 외부 전원의 출력 동작을 정지하는 제 1 스위치;상기 파워 바 신호에 응답하여 상기 일반 동작 모드 또는 상기 딥 파워 다운 모드로 동작하고, 상기 일반 동작 모드에서 인에이블 신호에 응답하여 인에이블 또는 디세이블되고, 인에이블될 때, 입력 신호에 응답하여 상기 제 2 외부 전원 또는 접지 전원의 레벨을 가지는 제 1 및 제 2 출력 신호들을 제 1 및 제 2 노드들에 각각 출력하고, 상기 딥 파워 다운 모드에서 상기 제 1 및 제 2 노드들을 플로팅시키는 출력 버퍼;상기 제 1 및 제 2 노드들을 통하여 각각 수신되는 상기 제 1 및 제 2 출력 신호들에 응답하여, 상기 제 2 외부 전원 또는 상기 접지 전원의 레벨을 가지는 제 3 출력 신호를 출력하는 출력 드라이버;상기 파워 바 신호에 응답하여 상기 일반 동작 모드 또는 상기 딥 파워 다운 모드로 동작하고, 상기 딥 파워 다운 모드에서 상기 제 1 노드에 상기 제 1 외부 전원을 공급하는 제 2 스위치; 및상기 파워 바 신호에 응답하여 상기 일반 동작 모드 또는 상기 딥 파워 다운 모드로 동작하고, 상기 딥 파워 다운 모드에서 상기 제 2 노드에 상기 접지 전원을 공급하는 제 3 스위치를 포함하여 이루어진 것을 특징으로 하는 출력 회로.
- 파워 바 신호에 응답하여 일반 동작 모드 또는 딥 파워 다운 모드로 동작하고, 상기 일반 동작 모드에서 제 1 외부 전원을 제 2 외부 전원으로서 출력하고, 상기 딥 파워 다운 모드에서 상기 제 2 외부 전원의 출력 동작을 정지하는 제 1 스위치;글로벌 입력 신호와 인에이블 신호에 응답하여, 제 1 로직 신호를 제 1 노드에 출력하는 제 1 입력 수단;상기 글로벌 입력 신호와 상기 인에이블 신호에 응답하여, 제 2 로직 신호를 제 2 노드에 출력하는 제 2 입력 수단;상기 파워 바 신호에 응답하여 상기 일반 동작 모드 또는 상기 딥 파워 다운 모드로 동작하고, 상기 일반 동작 모드에서 상기 제 1 로직 신호에 응답하여, 상기 제 2 외부 전원 또는 상기 접지 전원의 레벨을 가지는 제 1 출력 신호를 제3 노드에 출력하고, 상기 딥 파워 다운 모드에서 상기 제 3 노드를 플로팅시키는 제 1 구동 수단;상기 파워 바 신호에 응답하여 상기 일반 동작 모드 또는 상기 딥 파워 다운 모드로 동작하고, 상기 일반 동작 모드에서 상기 제 2 로직 신호에 응답하여, 상기 제 2 외부 전원 또는 상기 접지 전원의 레벨을 가지는 제 2 출력 신호를 제4 노드에 출력하고, 상기 딥 파워 다운 모드에서 상기 제 4 노드를 플로팅시키는 제 2 구동 수단;상기 제 3 및 제 4 노드들을 통하여 각각 수신되는 상기 제 1 및 제 2 출력 신호들에 응답하여, 상기 제 2 외부 전원 또는 접지 전원의 레벨을 가지는 제3 출력 신호를 출력하는 출력 드라이버;상기 파워 바 신호에 응답하여 상기 일반 동작 모드 또는 상기 딥 파워 다운 모드로 동작하고, 상기 딥 파워 다운 모드에서 상기 제 3 노드에 상기 제 1 외부 전원을 공급하는 제 2 스위치; 및상기 파워 바 신호에 응답하여 상기 일반 동작 모드 또는 상기 딥 파워 다운 모드로 동작하고, 상기 딥 파워 다운 모드에서 상기 제 4 노드에 상기 접지 전원을 공급하는 제 3 스위치를 포함하여 이루어진 것을 특징으로 하는 출력 회로.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030034129A KR100541158B1 (ko) | 2003-05-28 | 2003-05-28 | 출력 회로 |
US10/738,933 US7005897B2 (en) | 2003-05-28 | 2003-12-17 | Output circuit |
US11/306,011 US7456663B2 (en) | 2003-05-28 | 2005-12-14 | Output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030034129A KR100541158B1 (ko) | 2003-05-28 | 2003-05-28 | 출력 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040102608A KR20040102608A (ko) | 2004-12-08 |
KR100541158B1 true KR100541158B1 (ko) | 2006-01-10 |
Family
ID=36943552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030034129A KR100541158B1 (ko) | 2003-05-28 | 2003-05-28 | 출력 회로 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7005897B2 (ko) |
KR (1) | KR100541158B1 (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100541158B1 (ko) * | 2003-05-28 | 2006-01-10 | 주식회사 하이닉스반도체 | 출력 회로 |
US7236021B2 (en) * | 2005-01-31 | 2007-06-26 | Texas Instruments Incorporated | Method of controlling slope and dead time in an integrated output buffer with inductive load |
US7248076B2 (en) * | 2005-02-23 | 2007-07-24 | Taiwan Semiconductor Manufacturing Company | Dual-voltage three-state buffer circuit with simplified tri-state level shifter |
JP5031499B2 (ja) | 2007-09-13 | 2012-09-19 | 株式会社リコー | 出力回路 |
JP4400663B2 (ja) * | 2007-09-18 | 2010-01-20 | セイコーエプソン株式会社 | 出力回路群、及び、それを含む半導体集積回路 |
JP2009088766A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | 出力バッファ回路 |
US7859320B2 (en) * | 2008-03-14 | 2010-12-28 | Via Technologies, Inc. | Level shifter and level shifting method |
US7777548B2 (en) * | 2008-03-18 | 2010-08-17 | Hynix Semiconductor Inc. | Level shifter |
TWI353728B (en) * | 2008-03-27 | 2011-12-01 | Novatek Microelectronics Corp | Output buffer of an electronic device |
KR101548242B1 (ko) | 2008-07-21 | 2015-09-04 | 삼성전자주식회사 | 반도체 장치의 출력구동장치, 이의 동작 방법, 및 이를 포함하는 전자 처리 장치 |
CN102324924B (zh) * | 2011-04-27 | 2013-08-21 | 钜泉光电科技(上海)股份有限公司 | 输出驱动器及输出驱动器的驱动能力输出方法 |
US11264989B1 (en) * | 2020-08-07 | 2022-03-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
US11368155B1 (en) * | 2020-12-04 | 2022-06-21 | Globalfoundries U.S. Inc. | Low power power-up reset output driver |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100308792B1 (ko) * | 1999-09-28 | 2001-11-02 | 윤종용 | 레벨시프터를 가지는 반도체 장치의 데이터 출력회로 및 데이터 출력방법 |
JP2003133941A (ja) * | 2001-10-29 | 2003-05-09 | Mitsubishi Electric Corp | 半導体装置 |
KR20030047035A (ko) * | 2001-12-07 | 2003-06-18 | 주식회사 하이닉스반도체 | 데이타 출력 버퍼 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5321319A (en) * | 1992-06-08 | 1994-06-14 | Advanced Micro Devices, Inc. | High speed CMOS bus driver circuit that provides minimum output signal oscillation |
JPH066195A (ja) * | 1992-06-18 | 1994-01-14 | Mitsubishi Electric Corp | 出力ドライバ回路 |
US5834948A (en) * | 1995-09-21 | 1998-11-10 | Matsushita Electric Industrial Co.,Ltd. | Output circuit |
JPH10285013A (ja) * | 1997-04-08 | 1998-10-23 | Mitsubishi Electric Corp | 出力バッファ回路 |
US6278295B1 (en) * | 1998-02-10 | 2001-08-21 | Cypress Semiconductor Corp. | Buffer with stable trip point |
US6166561A (en) * | 1999-02-26 | 2000-12-26 | International Business Machines Corporation | Method and apparatus for protecting off chip driver circuitry employing a split rail power supply |
KR100541158B1 (ko) * | 2003-05-28 | 2006-01-10 | 주식회사 하이닉스반도체 | 출력 회로 |
-
2003
- 2003-05-28 KR KR1020030034129A patent/KR100541158B1/ko not_active IP Right Cessation
- 2003-12-17 US US10/738,933 patent/US7005897B2/en not_active Expired - Lifetime
-
2005
- 2005-12-14 US US11/306,011 patent/US7456663B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100308792B1 (ko) * | 1999-09-28 | 2001-11-02 | 윤종용 | 레벨시프터를 가지는 반도체 장치의 데이터 출력회로 및 데이터 출력방법 |
JP2003133941A (ja) * | 2001-10-29 | 2003-05-09 | Mitsubishi Electric Corp | 半導体装置 |
KR20030047035A (ko) * | 2001-12-07 | 2003-06-18 | 주식회사 하이닉스반도체 | 데이타 출력 버퍼 |
Also Published As
Publication number | Publication date |
---|---|
US7005897B2 (en) | 2006-02-28 |
KR20040102608A (ko) | 2004-12-08 |
US20060197560A1 (en) | 2006-09-07 |
US7456663B2 (en) | 2008-11-25 |
US20040239382A1 (en) | 2004-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7456663B2 (en) | Output circuit | |
EP0639000B1 (en) | Flip-flop type amplifier circuit | |
US5789948A (en) | Sense amplifier | |
KR100313603B1 (ko) | 반도체 메모리의 센스앰프 제어회로 | |
JP3632819B2 (ja) | 半導体装置の入力バッファ | |
KR950009233B1 (ko) | 라이트(write)시 전력소모 방지회로 | |
KR100368312B1 (ko) | 워드라인 디코더 | |
US7031200B2 (en) | Data output apparatus for memory device | |
KR20050000990A (ko) | 반도체 메모리 소자의 양방향 버스 리피터 | |
KR100190761B1 (ko) | 비트라인 감지 증폭기 | |
KR100333696B1 (ko) | 스탠바이전류감소를위한입력버퍼 | |
KR100197988B1 (ko) | 반도체 메모리 장치의 리던던시 회로 | |
JPH11214980A (ja) | 半導体装置のデュアル伝送回路及びデュアル入力方法 | |
KR950009171B1 (ko) | 데이타 출력 감지기 제어를 받는 컬럼 입출력 구조 | |
KR0179905B1 (ko) | 메모리의 쓰기 구동 제어 회로 | |
KR0146171B1 (ko) | 감지 증폭기용 구동전압 발생기 | |
KR100388225B1 (ko) | 센서앰프 출력 조정회로 | |
KR20020025501A (ko) | 반도체 메모리의 데이터 라이트 회로 | |
KR20000065752A (ko) | 패킷 명령어 구동형 반도체 메모리 장치 | |
KR20000044569A (ko) | 반도체 소자의 로컬 입출력 드라이버 | |
KR100363697B1 (ko) | 반도체 메모리 장치 | |
KR100280444B1 (ko) | 데이터출력버퍼 | |
KR100498417B1 (ko) | 반도체메모리장치의로우디코더 | |
JP3504126B2 (ja) | 半導体記憶装置 | |
KR20030023334A (ko) | 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |