KR100539184B1 - 밴드갭 기준 전압 발생 회로 - Google Patents

밴드갭 기준 전압 발생 회로 Download PDF

Info

Publication number
KR100539184B1
KR100539184B1 KR1019980030589A KR19980030589A KR100539184B1 KR 100539184 B1 KR100539184 B1 KR 100539184B1 KR 1019980030589 A KR1019980030589 A KR 1019980030589A KR 19980030589 A KR19980030589 A KR 19980030589A KR 100539184 B1 KR100539184 B1 KR 100539184B1
Authority
KR
South Korea
Prior art keywords
transistor
resistor
base
bandgap
collector
Prior art date
Application number
KR1019980030589A
Other languages
English (en)
Other versions
KR20000009916A (ko
Inventor
김동희
장경희
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1019980030589A priority Critical patent/KR100539184B1/ko
Publication of KR20000009916A publication Critical patent/KR20000009916A/ko
Application granted granted Critical
Publication of KR100539184B1 publication Critical patent/KR100539184B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명에 따른 밴드갭 기준 전압 발생 회로는, 전원전압의 공급을 받아 일정한 밴드갭 전압을 발생시키는 밴드갭 전압 발생부와, 상기한 밴드갭 전압 발생부의 밴드갭 전압의 온도에 따른 오차를 캐스케이드된 다수의 트랜지스터에 의해 보상하는 온도 오차 보상부를 포함하며, 넓은 온도 범위에서 안정된 밴드갭 전압을 얻을 수 있다.

Description

밴드갭 기준 전압 발생 회로
본 발명은 밴드갭 기준 전압 발생 회로에 관한 것으로서, 특히 온도가 변화하더라도 안정적인 밴드갭 전압을 공급하는 밴드갭 기준 전압 발생 회로에 관한 것입니다.
밴드갭 기준 전압 발생 회로란 온도의 변화가 있더라도 일정한 범위의 전위를 발생하는 회로를 말하고, 밴드갭 기준 전압 회로는 다양한 방법으로 구현된다. 도1은 이러한 하나의 밴드갭 기준 전압 발생 회로를 나타낸 것이다.
밴드갭 기준 전압 발생 회로는 온도가 증가하거나 감소하는 경우 트랜지스터의 베이스와 이미터간 전압(Vbe)과 트랜지스터의 열전압(Vt)도 변화하므로, 밴드갭 전압이 온도가 변화하면 변화하게 된다. 이러한 온도 변화에 따른 밴드갭 전압의 변화는 시스템의 오동작을 불러일으키는 등의 문제가 발생한다.
이러한 문제를 해결하기 위해 종래에는 저항값의 조절에 의해 밴드갭 전압의 오차를 보상하였다.
도1은 종래의 온도 오차를 보상하는 밴드갭 기준 전압 발생 회로이다.
도1의 종래의 온도 오차를 보상하는 밴드갭 기준 전압 발생 회로의 동작에 대해 설명한다.
먼저, 루프①에 대해 전압에 관한 식은 아래와 같다.
여기서, Vt는 트랜지스터의 열전압이고, Is는 트랜지스터의 포화(saturation)전류이고, A는 트랜지스터 Q3가 트랜지스터 Q4에 대한 면적비를 나타낸다.
이때, I3와 I4가 같다면 위식은 아래와 같이 정리된다.
여기서, 밴드갭 전압(Vref)을 위식으로 정리하면, 아래의 식이 된다.
여기서, 이다.
위식을 온도에 대해 편미분하면,
이다.
베이스-이미터간 전압(Vbe)의 온도 변화 특성은 약 -2㎷/℃이고, 트랜지스터의 열전압(Vt)은 약 +0.085㎷/℃이다.
종래의 밴드갭 기준 전압 발생 회로는 수학식4의 K를 조절하여 밴드갭 전압(Vref)의 온도특성을 개선했다.
이러한 원리에 의해 개선된 밴드갭 기준 전압 발생 회로의 온도변화에 따른 동작특성은 도2에 도시되어 있다.
도2에서 가로축의 단위는 온도이고, 세로축의 단위는 전압이다.
그러나, 이러한 방법은 도2에 도시된 바와 같이 넓은 온도 범위에서는 온도에 따라 베이스-이미터간 전압(Vbe)과 트랜지스터의 열전압(Vt)의 변화율이 크게 나타나므로, 도2에 도시된 바와 같이 온도변화에 따른 기준전압의 변화가 큰 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 캐스캐이드된 트랜지스터를 이용하여 높은 온도에서의 밴드갭 전압의 온도 특성을 개선하기 위한 것이다.
본 발명에 따른 밴드갭 기준 전압 발생 회로는, 전원전압의 공급을 받아 일정한 밴드갭 전압을 발생시키는 밴드갭 전압 발생부와, 달링턴 페어 구조로 구성된 다수의 트랜지스터를 포함하며 상기한 밴드갭 전압 발생부의 밴드갭 전압의 온도에 따른 오차를 상기한 다수의 트랜지스터의 스위칭마다 각각 다른 온도에서 보상하는 온도 오차 보상부를 포함한다.
상기한 밴드갭 전압 발생부는,
전원전압에 연결된 제1전류원과, 상기한 제1전류원에 베이스가 연결되고 전원전압에 컬렉터가 연결되어 전원전압을 공급하는 제1트랜지스터와, 상기한 전류원과 제1트랜지스터의 공통단자에 컬렉터가 연결되고 이미터가 접지점에 연결된 제2트랜지스터와, 상기한 제1트랜지스터의 이미터에 연결된 제1저항과, 상기한 제1저항에 연결되어 밴드갭 전압을 설정하는 전류 미러 회로를 포함한다.
상기한 전류 미러 회로는,
상기한 제1저항에 일단이 연결된 제2저항과, 상기한 제2저항의 타단에 컬렉터와 이미터가 공동으로 연결되고 이미터가 접지점에 연결된 제3트랜지스터와, 상기한 제1저항과 상기한 제2트랜지스터의 베이스 사이에 연결된 제3저항과, 상기한 제3저항과 상기한 제2트랜지스터의 베이스의 공통단자에 컬렉터가 연결되고 상기한 제3트랜지스터의 베이스와 컬렉터의 공통단자에 베이스가 연결된 제4트랜지스터를 포함한다.
상기한 온도 오차 보상부는,
상기한 제1,2,3저항의 공동 단자에 컬렉터가 연결되고 이미터가 접지점에 연결되어 제1온도에서 밴드갭 전압의 오차를 보상하는 제5트랜지스터와, 전원전압에 연결되어 일정한 전류를 공급하는 제2전류원과, 상기 전류원에 일단이 연결된 제5저항과, 상기한 제5저항과 상기한 제5트랜지스터의 공동 단자에 컬렉터가 연결되고 상기한 제5저항의 타단에 베이스가 연결되어 제2온도에서 밴드갭 전압의 오차를 보상하는 제6트랜지스터와, 상기한 제5저항과 상기한 제6트랜지스터의 베이스의 공동단자와 접지점 사이에 연결된 제6저항을 포함한다.
또 다른 실시예에서, 상기한 온도오차보상부는,
상기한 제1,2,3저항의 공동 단자에 컬렉터가 연결되어 제3온도에서 밴드갭전압 오차를 보상하는 제7트랜지스터와, 상기한 제7트랜지스터의 이미터와 접지점 사이에 연결된 제7저항과, 전원전압과 상기한 제7트랜지스터의 베이스 사이에 연결되어 전류를 공급하는 제3전류원과, 상기한 제7트랜지스터의 베이스에 컬렉터가 연결되어 제4온도에서 밴드갭전압 오차를 보상하는 제8트랜지스터와, 상기한 제8트랜지스터의 이미터와 접지점 사이에 연결된 제8저항과, 상기한 제7트랜지스터의 베이스와 상기한 제8트랜지스터의 컬렉터와 제3전류원의 공동단자와 상기한 제8트랜지스터의 베이스사이에 연결된 제9저항과, 상기한 제9저항과 상기한 제8트랜지스터의 베이스의 공동단자와 접지점 사이에 연결된 제10저항을 포함한다.
이하에서 본 발명의 실시예를 도면을 참조하여 설명한다.
도3은 본 발명의 제1실시예에 따른 밴드갭 전압 발생 회로를 도시한 것이다.
본 발명의 제1실시예에 따른 밴드갭 전압 발생회로는 밴드갭 전압 발생부(200)와 온도 오차 보상부(100)로 구성된다.
밴드갭 전압 발생부(200)는 전류원 I3와, 다수의 트랜지스터(Q5-Q8)와, 다수의 저항(R5-R8)로 구성된다.
트랜지스터 Q5는 컬렉터가 전원전압(Vin)에 연결되고, 전류원 I3는 전원전압(Vin)과 상기한 트랜지스터 Q5의 베이스 사이에 연결되고, 트랜지스터 Q6는 컬렉터가 상기한 트랜지스터 Q5의 베이스와 전류원 I3의 공동단자에 연결되며, 저항 R5는 상기한 트랜지스터 Q5의 이미터에 연결되고, 저항R6는 상기한 저항 R5의 타단에 연결되고, 저항 R7는 상기한 저항 R5와 저항 R6의 공동 단자와 상기한 트랜지스터 Q6의 베이스 사이에 연결된다. 트랜지스터 Q8는 컬렉터와 베이스가 공동으로 저항 R6에 연결되고 이미터는 접지점에 연결된다. 트랜지스터 Q7은 상기한 저항 R7과 상기한 트랜지스터 Q6의 베이스의 공동단자에 컬렉터가 연결되고, 상기한 트랜지스터 Q8의 컬렉터와 베이스의 공동단자에 베이스가 연결되며, 저항 R8는 상기한 트랜지스터 Q7의 이미터와 접지점 사이에 연결된다.
온도 오차 보상부(100)는 전류원 I2와, 트랜지스터(Q9,Q10)와, 저항(R9,R10)으로 구성된다.
트랜지스터 Q9는 상기한 저항 R5,R6,R7의 공동 단자에 컬렉터가 연결되고 이미터는 접지점에 연결된다. 트랜지스터 Q10는 컬렉터가 상기한 트랜지스터 Q9의 베이스에 연결되고 이미터는 접지점에 연결된다. 전류원 I2는 전원전압(Vin)과 트랜지스터 Q9의 베이스와 트랜지스터 Q10의 컬렉터의 공동 단자 사이에 연결되고, 저항 R9는 상기한 트랜지스터 Q10의 컬렉터와 베이스 사이에 연결되고, 저항 R9는 상기한 저항 R9와 상기한 트랜지스터 Q10의 베이스의 공동단자와 접지점 사이에 연결된다.
이하에서 본 발명의 제1실시예의 동작을 설명한다.
도3에서 루프②에 대한 전압관계를 정리하면, 수학식 5와 같다.
여기서, I7과 I8은 각각 트랜지스터 Q7과 Q8의 이미터 전류이며, Iref는 트랜지스터 Q8의 컬렉터 전류이고, I7과 I8을 같다고 가정하였다. 또한, A는 트랜지스터 Q7의 트랜지스터 Q8에 대한 면적비이다.
도3에서, 수학식 5를 이용하여 밴드갭 기준 전압(Vr)을 수학식 6으로 나타낼 수 있다.
이다. 여기서, 앞의 2항은 종래의 밴드갭 기준 전압 발생 회로의 밴드갭 기준 전압과 동일한 항이고, 세 번째 항이 본 발명의 제1실시예에서 추가된 항이다.
본 발명의 제1실시예는 고온에서 Ic1의 값을 증가시켜 밴드갭 전압의 강하를 보상하는 데 동작의 특징이 있다. 즉, 종래의 밴드갭 기준 전압 회로는 온도가 증가함에 따라 밴드갭 기준 전압(Vr)이 도2에 도시된 바와 같이 감소하는데 온도가 높을수록 밴드갭 전압의 하강폭은 크다. 본 발명의 제1실시예는 Ic1의 값을 증가시킴으로써 밴드갭 전압의 감소를 방지하고자 하는 것이다.
이하에서 고온에서 Ic1의 값을 증가시키는 동작에 대해 설명한다.
도3의 온도 오차 보상부(100)에서, 저항R9와 저항 R10의 저항값의 조절에 의해 전압 Va와 Vb의 값을 조절할 수 있다. 이는 전류원 I2에서 일정한 전류를 저항R9와 저항 R10으로 공급하고 트랜지스터 Q9와 트랜지스터 Q10의 베이스에 흐르는 전류는 전류원의 전류에 비해 무시할 수 있을 정도로 적기 때문이다.
이때, 전압 Va와 Vb의 값을 트랜지스터 Q9와 트랜지스터 Q10의 문턱전압보다 낮게 되도록 저항 R9,R10의 값을 설정한다. 이때, Va의 값은 트랜지스터의 문턱전압보다 낮게 설정하고, Vb는 Va의 값보다 낮게 설정한다.
온도가 증가하면서 트랜지스터의 문턱전압이 약 -2㎷/℃로 감소한다. 온도가하여 트랜지스터 Q9의 문턱전압이 전압 Va이하로 감소하게 되어 트랜지스터 Q9는 턴온(turn-on)된다. 이때, 트랜지스터 Q9가 턴온되는 온도를 Ta라 한다. 트랜지스터 Q9가 턴온되면 트랜지스터 Q9의 이미터와 컬렉터에는, 도4에 도시된 바와 같이,전류 I9와 Ic1이 흐른다. 온도가 계속해서 증가하면, 트랜지스터 Q9의 베이스-이미터간 전압이 더욱 더 낮아지기 때문에 트랜지스터 Q9의 이미터와 컬렉터 전류는 도4에 도시된 바와 같이 증가하게 된다. 트랜지스터 Q9의 컬렉터전류 Ic1이 증가하면 수학식6의 세 번째 항이 증가하게 되고, 밴드갭 기준 전압은 높아지게 된다.
한편, 온도가 계속해서 증가하여 트랜지스터 Q10의 문턱전압이 전압 Vb보다 낮아지면 트랜지스터 Q10는 턴온된다. 이때, 트랜지스터 Q10가 턴온되는 온도를 Tb라 한다. 트랜지스터 Q10가 턴온되면, 도4에 도시된 바와 같이, 트랜지스터 Q10의 이미터 전류 I10가 흐르기 시작하기 때문에, 트랜지스터 Q9의 베이스 전압의 증가를 억제한다. 온도 Tb에서부터 트랜지스터 Q9의 베이스 전압의 증가가 억제되므로, 트랜지스터 Q9의 컬렉터전류Ic1가 도4에 도시된 바와 같이 온도 Tb부터 완만하게 증가한다. 이로 인해 밴드갭 전압(Vr)은 도5에 도시된 바와 같은 변화를 한다. 도5에서, Vref는 온도오차보상부가 없는 경우 밴드갭 기준전압의 온도변화에 따른 변화 특성을 도시한 것이고, Vr은 온도 오차 보상부(100)를 연결한 경우 밴드갭 기준전압의 온도변화에 따른 변화 특성을 도시한 것이다. 도5에서, 가로축의 단위는 온도(℃)이고, 세로축의 단위는 전압(V)이다. 온도 Ta는 도3의 트랜지스터 Q9가 턴온되는 온도이고, 온도 Tb는 도3의 트랜지스터 Q10이 턴온되는 온도이다.
이상과 같은 동작에 의해 도5와 같은 온도 변화에 따른 밴드갭 기준 전압 특성을 얻을 수 있다. 즉, 온도가 증가하더라도 밴드갭 기준 전압의 변화가 적은 밴드갭 전압회로를 구현할 수 있다.
이하에서 본 발명의 제2실시예에 대해 설명한다.
본 발명의 제2실시예는 밴드갭 전압 발생부(200)와 온도 오차 보상부(300)로 구성되어 있고, 본 발명의 제2실시예의 밴드갭 전압 발생부(200)는 본 발명의 제1 실시예와 동일한 구성을 갖는다.
밴드갭 전압 발생부(200)는, 전류원 I3와, 다수의 트랜지스터(Q5-Q8)와, 다수의 저항(R5-R8)로 구성된다.
밴드갭 전압 발생부(200)에서, 트랜지스터 Q5는 컬렉터가 전원전압(Vin)에 연결되고, 전류원 I3는 전원전압(Vin)과 상기한 트랜지스터 Q5의 베이스 사이에 연결되고, 트랜지스터 Q6는 컬렉터가 상기한 트랜지스터 Q5의 베이스와 전류원 I3와 의 공동단자에 연결되며, 저항 R5는 상기한 트랜지스터 Q5의 이미터에 연결되고, 저항 R6은 상기한 저항 R5의 타단에 연결되고, 저항 R7은 상기한 저항 R5와 저항 R6의 공동 단자와 상기한 트랜지스터 Q6의 베이스 사이에 연결된다. 트랜지스터 Q8는 컬렉터와 베이스가 공동으로 저항 R6에 연결되고, 이미터는 접지점에 연결된다. 트랜지스터 Q7는 상기한 저항 R7와 상기한 트랜지스터 Q6의 베이스의 동단자에 컬렉터가 연결되고, 상기한 트랜지스터 Q8의 컬렉터와 베이스의 공동단자에 베이스가 연결되며, 저항 R8은 상기한 트랜지스터 Q7의 이미터와 접지점 사이에 연결된다.
온도 오차 보상부(300)는 전류원 I4와 2개의 트랜지스터(Q11,Q12)와 다수의 저항(R11-R14)으로 구성되어 있다.
온도 오차 보상부(300)에서, 트랜지스터 Q11은 상기한 저항 R5,R6,R7의 공동 단자에 컬렉터가 연결된다. 트랜지스터 Q12는 컬렉터가 상기한 트랜지스터 Q11의 베이스에 연결된다. 전류원 I4는 전원전압(Vin)과 트랜지스터 Q11의 베이스와 트랜지스터 Q12의 컬렉터의 공동 단자 사이에 연결되고, 저항 R11은 상기한 트랜지스터 Q12의 컬렉터와 베이스 사이에 연결되고, 저항 R12는 상기한 저항 R11과 상기한 트랜지스터 Q12의 베이스의 공동단자와 접지점 사이에 연결된다. 저항 R13은 트랜지스터 Q12의 이미터와 접지점 사이에 연결되고, 저항 R14는 트랜지스터 Q11의 이미터와 접지점 사이에 연결된다.
이하에서 본 발명의 제2실시예의 동작에 대해 설명한다.
상기한 본 발명의 제1실시예와 같이 트랜지스터 Q9와 트랜지스터 Q10의 각각의 베이스 전압 Va,Vb의 조절에 의해 트랜지스터 Q9의 컬렉터 전류Ic1을 조절하면, 정밀한 제어가 힘들다. 즉, 베이스 전압(Va,Vb)의 변화에 따라 트랜지스터 Q9의 컬렉터 전류가 지수적으로 변화하기 때문에, 베이스 전압이 약간 변화하더라도 컬렉터 전류는 매우 큰 스케일로 변화하므로 온도 오차 보상용 트랜지스터(Q9,Q10)의 컬렉터의 전류의 제어가 용이하지 않을 수 있다.
본 발명의 제2실시예는 이러한 문제점을 개선하기 위한 것이다.
본 발명의 제2실시예에서는 제1실시예에서의 수학식 6과 동일한 밴드갭 전압의 등식이 성립한다.
본 발명의 제2실시예에서는, 온도 오차 보상용 트랜지스터의 이미터에 저항을 연결함으로써 컬렉터에 흐르는 전류가 베이스에 인가되는 전압의 변화함에 따라 급속히 변화하지 않도록 한다. 즉, 이미터에 연결된 저항에 의해 이미터에 흐르는 전류의 크기가 매우 작아지고, 이로 인해 컬렉터에 흐르는 전류의 제어가 용이하게 된다. 수학식 6의 밴드갭 기준 전압(Vr)을 나타내는 항 중 3번째항의 Ic1의 값을 제1실시예보다 보다 정밀하게 조절할 수 있게 된다. 따라서, 온도의 변화에 따른 밴드갭 기준 전압(Vr)의 오차를 줄일 수 있다. 그 온도 변화에 따른 밴드갭 기준전압의 변화 특성은 도5의 제1실시예의 밴드갭 기준 전압 변화 특성 곡선보다 최대값과 최소값간의 오차가 줄어들 것이다.
따라서, 본 발명의 제1,2실시예에 따르면 넓은 온도 범위에서도 안정된 출력전압을 얻을 수 있으며, 전압 Va 와 Vb의 조절에 의해 다양한 적용이 가능하다.
본 발명의 밴드갭 기준 전압 발생 회로에 따르면 넓은 온도 범위에서 안정된 밴드갭 전압을 얻을 수 있다.
도1은 종래의 밴드갭 기준 전압 발생 회로이고,
도2는 종래의 밴드갭 기준 전압 발생 회로의 밴드갭 전압의 온도 변화 특성을 도시한 것이고,
도3은 본 발명의 제1실시예를 도시한 것이고,
도4는 본 발명의 제1실시예의 온도 오차 보상용 트랜지스터의 온도에 따른 전류 변화를 도시한 것이고,
도5는 본 발명의 제1실시예의 밴드갭 전압의 온도 변화 특성을 도시한 것이고,
도6은 본 발명의 제2실시예를 도시한 것이다.

Claims (5)

  1. 일정한 밴드갭 전압을 발생시키는 밴드갭 전압 발생부와,
    상기 밴드갭 전압 발생부와 컬렉터가 연결되고 이미터가 접지점에 연결된 제1 트랜지스터,
    상기 제1 트랜지스터의 베이스와 컬렉터가 연결되고, 이미터가 접지점에 연결된 제2 트랜지스터,
    상기 제1 및 제2 트랜지스터의 각각의 베이스 사이에 연결된 제1 저항, 그리고
    상기 제2 트랜지스터의 베이스와 접지점 사이에 연결된 제2 저항
    을 포함하는 온도 오차 보상부
    를 포함하는 밴드갭 기준 전압 발생회로.
  2. 제1항에서,
    상기 밴드갭 전압 발생부는,
    전원 전압에 연결된 제1 전류원,
    상기 제1 전류원에 베이스가 연결되고 상기 전원전압에 컬렉터가 연결된 제3 트랜지스터,
    상기 제3 트랜지스터의 이미터에 연결된 제5 저항,
    상기 제3 트랜지스터의 베이스와 컬렉터가 연결되고, 이미터는 접지점과 연결된 제4 트랜지스터, 그리고
    상기 제5 저항과 상기 제4 트랜지스터와 연결되고, 상기 제1 트랜지스터의 컬렉터와 연결된 전류 미러 회로
    를 포함하는 밴드갭 기준 전압 발생 회로.
  3. 제2항에서,
    상기 전류 미러 회로는,
    상기 제5 저항과 상기 제4 트랜지스터의 베이스 사이에 연결된 제6 저항,
    상기 제5 저항과 상기 온도 오차 보상부에 일단이 연결된 제7 저항,
    상기 제7 저항의 타단에 컬렉터와 베이스가 연결되고, 이미터가 접지점에 연결된 제5 트랜지스터,
    상기 제4 트랜지스터의 베이스에 컬렉터가 연결되고, 상기 제5 트랜지스터의 베이스와 베이스가 연결된 제6 트랜지스터, 그리고
    상기 제6 트랜지스터의 이미터와 접지점 사이에 연결된 제8 저항
    을 포함하는 밴드갭 기준 전압 발생 회로.
  4. 제1항에 있어서,
    상기한 온도 오차 보상부는,
    상기 제1 저항과 연결된 제1 전류원을 더 포함하는 밴드갭 기준 전압 발생 회로.
  5. 제1항에 있어서,
    상기 온도 오차 보상부는,
    상기 제1 트랜지스터와 접지점 사이에 연결된 제3 저항, 그리고
    상기 제2 트랜지스터의 이미터와 접지점 사이에 연결된 제4 저항
    을 더 포함하는 밴드갭 기준 전압 발생부.
KR1019980030589A 1998-07-29 1998-07-29 밴드갭 기준 전압 발생 회로 KR100539184B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980030589A KR100539184B1 (ko) 1998-07-29 1998-07-29 밴드갭 기준 전압 발생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980030589A KR100539184B1 (ko) 1998-07-29 1998-07-29 밴드갭 기준 전압 발생 회로

Publications (2)

Publication Number Publication Date
KR20000009916A KR20000009916A (ko) 2000-02-15
KR100539184B1 true KR100539184B1 (ko) 2006-03-16

Family

ID=19545586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980030589A KR100539184B1 (ko) 1998-07-29 1998-07-29 밴드갭 기준 전압 발생 회로

Country Status (1)

Country Link
KR (1) KR100539184B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100981732B1 (ko) 2008-09-01 2010-09-13 한국전자통신연구원 밴드갭 기준전압 발생기

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809716B1 (ko) * 2007-01-04 2008-03-06 삼성전자주식회사 레지스터를 추가하여 트리밍을 수행하는 밴드갭 기준 회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970055427A (ko) * 1995-12-26 1997-07-31 김광호 히스테리시스를 갖는 서멀 셧트 다운 회로
JPH09257840A (ja) * 1996-03-22 1997-10-03 Nissan Motor Co Ltd 過電流検知回路
US5767664A (en) * 1996-10-29 1998-06-16 Unitrode Corporation Bandgap voltage reference based temperature compensation circuit
US5773967A (en) * 1994-11-05 1998-06-30 Robert Bosch Gmbh Voltage reference with testing and self-calibration

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773967A (en) * 1994-11-05 1998-06-30 Robert Bosch Gmbh Voltage reference with testing and self-calibration
KR970055427A (ko) * 1995-12-26 1997-07-31 김광호 히스테리시스를 갖는 서멀 셧트 다운 회로
JPH09257840A (ja) * 1996-03-22 1997-10-03 Nissan Motor Co Ltd 過電流検知回路
US5767664A (en) * 1996-10-29 1998-06-16 Unitrode Corporation Bandgap voltage reference based temperature compensation circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100981732B1 (ko) 2008-09-01 2010-09-13 한국전자통신연구원 밴드갭 기준전압 발생기

Also Published As

Publication number Publication date
KR20000009916A (ko) 2000-02-15

Similar Documents

Publication Publication Date Title
JP3386226B2 (ja) 禁止帯幅基準電圧源を与える回路
JPH0265409A (ja) 電圧クランプ差動シングル・エンド比較器
WO1982001105A1 (en) Current source with modified temperature coefficient
KR100539184B1 (ko) 밴드갭 기준 전압 발생 회로
US4603290A (en) Constant-current generating circuit
JP2908449B2 (ja) 電流特性整形回路
US4644249A (en) Compensated bias generator voltage source for ECL circuits
JPS6091425A (ja) 定電圧電源回路
CN114815951B (zh) 一种可减小温度影响的电路结构
CN116301159A (zh) 一种低温漂的双极带隙基准电压源
JPH0365716A (ja) 定電圧回路
JPH077337A (ja) 両極性電圧／電流変換回路
KR20000009310A (ko) 저전압 동작용 바이어스 전류회로
KR100410633B1 (ko) 정전류 발생회로
CN220795713U (zh) 一种基准电路及驱动芯片
JPS60250418A (ja) 基準電圧回路
JPH05235662A (ja) 定電流発生回路
KR20010038304A (ko) 홀소자 온도보상회로
KR20000020853A (ko) 온도 변화에 안정된 바이어스 전류 발생 회로
KR0155339B1 (ko) 히스테리시스를 갖는 서멀 셧트 다운 회로
JP3736077B2 (ja) 電圧比較回路
KR100399962B1 (ko) 전류원 회로
JPH06120784A (ja) ウインドウコンパレータ
CN116009639A (zh) 带隙基准电路
US5337355A (en) Supply circuit device for a user's telephone circuit, having a low voltage loss

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130917

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee