KR100531390B1

KR100531390B1 - 일렉트로 루미네센스 표시 장치 및 그 제조 방법

Info

Publication number: KR100531390B1
Application number: KR10-2003-0016000A
Authority: KR
Inventors: 히시다미쯔오끼
Original assignee: 산요덴키가부시키가이샤
Priority date: 2002-03-15
Filing date: 2003-03-14
Publication date: 2005-11-28
Also published as: US20030214231A1; CN1446033A; TW200305119A; US6943496B2; KR20030074457A; US20050224805A1

Abstract

알루미늄의 음극은 결함이 발생하기 쉽고, 결함 부분으로부터 유기층으로 수분이 침입함으로써 화면을 표시할 수 없게 되는 문제가 있기 때문에, 음극이 결함인 장치는 전부 불량으로 취급되었다. 음극 위에 고융점 금속에 의한 보호막을 형성한다. 음극을 스퍼터로 형성하면 유기층에 물리적 영향을 미치기 때문에 증착으로 형성할 필요가 있지만, 음극 상의 보호막은, 음극이 버퍼가 되기 때문에 스퍼터로 형성할 수 있다. 이에 따라, 음극과 연속하여 외기에 접촉하지 않고서 보호막을 형성할 수 있기 때문에, 음극에 결함이 생겨도, 보호막으로 덮어, 다크 스폿을 저감할 수 있는 이점을 갖는다.

Description

일렉트로 루미네센스 표시 장치 및 그 제조 방법{ELECTRO LUMINESCENCE DISPLAY DEVICE AND FABRICATION METHOD THEREOF}

본 발명은 일렉트로 루미네센스(Electro Luminescence : 이하,「EL」이라고 칭함) 표시 장치 및 그 제조 방법에 관한 것이다.

최근, EL 소자를 이용한 EL 표시 장치가 CRT나 LCD를 대신하는 표시 장치로서 주목받고 있다.

또한, 그 EL 소자를 구동하는 스위칭 소자로서 TFT를 구비한 액티브 매트릭스형 EL 표시 장치도 연구 개발되고 있다.

도 5에 유기 EL 표시 장치의 1 표시 화소를 도시하는 평면도를 도시하고, 도 6에 유기 EL 표시 장치의 1 표시 화소의 등가 회로도를 도시하고, 도 7의 (a)에 도 5의 A-A선을 따른 단면도를 도시하며, 도 7의 (b)에 도 5의 B-B선을 따른 단면도를 도시한다.

도 5 및 도 6에 도시한 바와 같이, 게이트 신호선(51)과 드레인 신호선(52)에 둘러싸인 영역에 표시 화소가 형성되어 있다. 양 신호선의 교점 부근에는 스위칭 소자인 제1 TFT(30)가 구비되어 있고, 그 TFT(30)의 소스(13s)는 후술하는 유지 용량 전극(54)과의 사이에서 용량을 이루는 용량 전극(55)을 겸함과 함께 유기 EL 소자를 구동하는 제2 TFT(40)의 게이트 전극(41)에 접속되어 있다. 제2 TFT(40)의 소스(43s)는 유기 EL 소자의 양극(61)에 접속되고, 드레인(43d)은 유기 EL 소자를 구동하는 구동 전원선(53)에 접속되어 있다.

또한, TFT 부근에는, 게이트 신호선(51)과 병행하여 유지 용량 전극(54)이 배치되어 있다. 이 유지 용량 전극(54)은 크롬 등으로 이루어지고, 게이트 절연막(12)을 개재하여 제1 TFT(30)의 소스(13s)와 접속된 용량 전극(55)과의 사이에서 전하를 축적하여 용량을 이루고 있다. 이 유지 용량(70)은, 제2 TFT(40)의 게이트 전극(41)에 인가되는 전압을 유지하기 위해서 형성되어 있다.

우선, 스위칭용 TFT인 제1 TFT(30)에 대하여 설명한다.

도 7의 (a)에 도시한 바와 같이, 석영 유리, 무알카리 유리 등으로 이루어지는 절연성 기판(10) 위에, 크롬(Cr), 몰리브덴(Mo) 등의 고융점 금속, 또는 그의 합금으로 이루어지는 게이트 전극(11)을 겸한 게이트 신호선(51) 및 유지 용량 전극선(54)을 형성한다.

계속해서, 게이트 절연막(12), 및 다결정 실리콘(Poly-Silicon, 이하,「p-Si」라고 칭함)막으로 이루어지는 능동층(13)을 순차로 형성한다. 그 능동층(13)에는, 게이트 전극(11)과 겹치는 영역에 채널(13c)이 형성되고, 이의 양측에 소스(13s) 및 드레인(13d)이 형성되어 있다.

그리고, 게이트 절연막(12) 및 능동층(13) 상의 전면에는, SiO₂막, SiN막 및 SiO₂막의 순서로 적층된 층간 절연막(15)을 형성하고, 드레인(13d)에 대응하여 형성된 컨택트홀에 알루미늄(Al) 등의 금속을 충전하여 드레인 신호선(52)을 겸한 드레인 전극(16)을 형성한다. 또한 전면에, 예를 들면 유기 수지로 이루어져 표면을 평탄하게 하는 평탄화 절연막(17)이 형성되고, ITO로 이루어지는 양극(61)이 배치된다. 그 위에는, EL 층(65)의 각 유기 재료(62, 64) 및 음극(66)이 적층되어 있다. 양극(61)의 에지에서의 단차에 의해서 EL 층(65)이 분단되는 것을 방지하기 위해서, 전자 수송층(62) 아래에는 제2 평탄화막(56)이 배치된다.

다음에, 도 7의 (b)를 이용하여, 유기 EL 소자에 전류를 공급하는 구동용 TFT인 제2 TFT(40)에 대하여 설명한다.

제2 TFT(40)는, 석영 유리, 무알카리 유리 등으로 이루어지는 절연성 기판(10) 상에, Cr, Mo 등의 고융점 금속, 또는 그의 합금으로 이루어지는 게이트 전극(41)을 형성하고, 게이트 절연막(12), 및 p-Si막으로 이루어지는 능동층(43)을 순서대로 형성하고, 그 능동층(43)에는, 게이트 전극(41) 위쪽에 진성 또는 실질적으로 진성인 채널(43c)과, 이 채널(43c)의 양측에, 그 양측에 이온 도핑을 실시하여 소스(43s) 및 드레인(43d)이 형성되어 있다.

그리고, 게이트 절연막(12) 및 능동층(43) 상의 전면에는, SiO₂막, SiN막 및 SiO₂막의 순으로 적층된 층간 절연막(15)을 형성하고, 드레인(43d)에 대응하여 형성된 컨택트홀에 Al 등의 금속을 충전하여 구동 전원에 접속된 구동 전원선(53)을 배치한다. 또한 전면에, 예를 들면 유기 수지로 이루어져 표면을 평탄하게 하는 평탄화 절연막(17)을 형성하고, 그 평탄화 절연막(17) 및 층간 절연막(15)의 소스(43s)에 대응한 위치에 컨택트홀을 형성하고, 이 컨택트홀을 통하여 소스(43s)와 컨택트된 ITO(Indium Tin 0xide) 등으로 이루어지는 제1 전극, 즉 유기 EL 소자의 양극(61)을 평탄화 절연막(17) 위에 형성한다.

EL 층(65)은, ITO 등의 투명 전극으로 이루어지는 양극(61) 위에, MTDATA(4,4',4''-tris(3-methylphenylphenylamino)triphenylamine)로 이루어지는 제1 홀 수송층과 TPD(N,N'-diphenyl-N,N'-di(3-methylphenyl)-1,1'-biphenyl-4,4'-diamine)로 이루어지는 제2 홀 수송층으로 이루어지는 홀 수송층(62), 퀴나크리돈(Quinacridone) 유도체를 포함하는 Bebq2(bis(10-hydroxybenzo[h]quinolinato)beryllium)로 이루어지는 발광층(63) 및 Bebq2로 이루어지는 전자 수송층(64)을, 이 순으로 적층한 것이다. 또한, 마그네슘· 인듐 합금으로 이루어지는 제2 전극, 즉 음극(66)이 적층 형성된다. 이 음극(66)은, 도 5에 도시한 유기 EL 표시 장치를 형성하는 기판(10)의 전면, 즉 지면의 전면에 형성되고, 1000Å의 막 두께를 갖고 있다.

또한 유기 EL 소자에 있어서는, 양극으로부터 주입된 홀과 음극으로부터 주입된 전자가 발광층의 내부에서 재결합하고, 발광층을 형성하는 유기 분자가 여기되어 여기자가 발생한다. 이 여기자가 방사되어 비활성화되는 과정에서 발광층으로부터 광이 방출되고, 이 광이 투명한 양극으로부터 투명 절연 기판을 통하여 외부로 방출되어 발광한다.

여기서, 유기 EL 소자의 발광층(63)의 형성에 대하여 설명한다.

발광층(63)은 각 색을 발광하지만, 그 각 색마다 재료가 다르다. 그 각 재료를 증착법을 이용하여 제2 홀 수송층 위에 형성한다. 그 때, 각 색, 예를 들면 적(R), 녹(G), 청(B)의 발광 재료를 순서대로 대응하는 양극(61) 위에 섬 형상으로 형성한다.

각 표시 화소의 발광층(63)은, 양극(61)에 대응하여 순차로 R, G, B의 각 색이 반복 형성되어, 매트릭스 형태로 배열되어 있다. 각 색의 발광층의 재료를 증착할 때에는, 매트릭스 형태로 개구된 금속 마스크를 이용하여 제1 색을 증착하고, 이 마스크를 가로 또는 세로로 이동시켜, 각 색을 순차적으로 증착한다.

종래 구조에서, 음극(66)의 Al층의 막 두께는, 도전성, EL 층(65)의 두께에 따라 생기는 단절 방지, 차광성 등을 고려하여, 1000Å 정도로 형성되었다.

그런데, 도 8의 (a)와 같이, 음극(66) 재료인 알루미늄층은 증착으로 형성되기 때문에, 성막된 음극(66)의 밀도가 낮고, 핀홀이나, 단차 등의 결함(67)이 쉽게 발생한다. 예를 들면, 상기 발광층(63)을 증착하는 공정에서는 금속 마스크를 각 색마다 매트릭스 형태로 이동시키지만, 이에 따라, 홀 수송층(62)에 흠집이 생기는 경우가 있어, 그 상태에서, 알루미늄을 증착하면, 홀 수송층(62)의 흠집에 의해, 알루미늄층에도 결함(67)이 생긴다. 또한, 성막 중의 더스트에 의해서도 알루미늄에 결함(67)이 발생한다.

도 8의 (b)에는, 음극(66)의 결함(67)에 의한 다크 스폿을 맵핑한 도면을 도시한다. 여기서는 일례로서 마더 글라스(101) 위에 표시 패널(102)이 4매 배치되어 있으며, 각 패널의 흑점이 다크 스폿(103)이다. 도 8의 (a)와 같이 음극(66)에 결함 부분이 있으면, 그 아래의 EL 층(65)이 외기에 노출되어, 수분이 침입하게 된다. 1개의 화소에 수분이 침입되면, 그 화소가 불량으로 되는 멸점(滅点) 결함이 될 뿐만아니라, 화소에 침입된 수분이 인접하는 화소에 연이어 영향을 미쳐 비 발광 영역으로 되는 다크 스폿(103)이 증가하고, 최종적으로 1개의 패널 전부가 표시할 수 없게 되기 때문에, EL 층(65)으로부터 외기의 차단은 필수이다.

또한, 이 음극(66)의 결함은, 예를 들면 0.3㎛ 전후의 크기라도, EL 층에서는 상술한 바와 같은 문제가 되기 때문에, LCD 등의 표시 장치와 비교하면 10∼20배의 정밀도로 관리 할 필요가 있다.

Al층 자체를 생각하면, Al 리플로우 등으로 용융하여 구멍을 막아 리페어하는 방법을 생각할 수 있다. 그러나, 음극(66)의 앞에 형성되는 EL 층(65)은 열에 약하기 때문에, 리플로우에 의한 리페어는 할 수 없다. 즉, 종래에는 수정 방법이 없어, EL 층(65)까지가 정상이더라도, 음극 형성 후에 불량으로 취급되어, 수율이 저하되는 문제가 있었다.

본 발명은 상기한 과제를 감안하여 이루어진 것으로, 기판 위쪽에 형성된 제1 전극과, 제1 전극 위에 형성되고 발광층을 갖는 EL 소자와, EL 소자를 구동하는 박막 트랜지스터와, EL 소자 위에 형성된 제2 전극을 갖는 EL 표시 장치로서, 제2 전극상에, 수분을 차단하는 보호막을 형성하는 EL 표시 장치이다.

또한, 기판 위쪽에 형성된 제1 전극과, 제1 전극 위에 형성되고 발광층을 갖는 EL 소자와, EL 소자를 구동하는 박막 트랜지스터와, EL 소자 위에 형성된 제2 전극을 갖는 EL 표시 장치로서, 제2 전극 상에, 고융점 금속으로 이루어지는 보호막을 형성하는 EL 표시 장치이다.

또한, 보호막의 막 두께는, 20Å 이상이고 제2 전극의 막 두께 이하이다.

또한, 보호막의 막응력은 제2 전극의 막응력 이하이다.

또한, 제2 전극은 증착에 의해서 형성된다.

또한, 보호막은 스퍼터에 의해서 형성된다.

또한, EL 소자를 발광시키고, 그 광은 제1 전극측으로부터 방출된다.

또한, 표시 화소를 이루는 제1 전극과 제2 전극 사이에 적층된 각 색을 발광하는 발광층을 구비한 EL 표시 장치의 제조 방법으로서, 기판 위쪽에 제1 전극을 형성하는 제1 공정과, 제1 전극 위에 발광 소자층을 형성하는 제2 공정과, 발광 소자층 위에 제2 전극을 형성하는 제3 공정과, 제2 전극 형성 후에 수분을 차단하는 보호막을 형성하는 제4 공정을 포함하는 EL 표시 장치의 제조 방법이다.

또한, 표시 화소를 이루는 제1 전극과 제2 전극 사이에 적층된 각 색을 발광하는 발광층을 구비한 EL 표시 장치의 제조 방법으로서, 기판 위쪽에 제1 전극을 형성하는 제1 공정과, 제1 전극 위에 발광 소자층을 형성하는 제2 공정과, 발광 소자층 위에 제2 전극을 형성하는 제3 공정과, 제2 전극 위에 고융점 금속으로 이루어지는 보호막을 형성하는 제4 공정을 포함하는 EL 표시 장치의 제조 방법이다.

또한, 제3 공정으로부터 제4 공정으로, 기판을 대기에 노출시키지 않고 이행한다.

또한, 제2 공정으로부터 제3 공정으로, 기판을 대기에 노출시키지 않고 이행한다.

또한, 제2 공정에서, 제2 전극은 증착에 의해서 형성된다.

또한, 제3 공정에서, 보호막은 스퍼터에 의해서 형성된다.

<실시 형태>

본 발명의 EL 표시 장치의 실시 형태에 대하여, 도 1을 이용하여 상세히 설명한다. 본 실시 형태에 있어서, 등가 회로도의 구조에 대해서는 이미 도시한 도 6과 마찬가지이고, 평면도에 대해서는 도 5와 거의 마찬가지이기 때문에 그에 대한 설명을 생략한다. 도 1의 (a)는 도 5에서의 A-A 단면도, 도 1의 (b)는 B-B 단면도를 도시한다.

우선, 도 1의 (a)를 이용하여 스위칭용 TFT인 제1 TFT(30)에 대하여 설명한다. 석영 유리, 무알카리 유리 등으로 이루어지는 절연성 기판(10) 상에, 크롬(Cr), 몰리브덴(Mo) 등의 고융점 금속, 또는 그의 합금으로 이루어지는 게이트 전극(11), 및 유지 용량 전극(54)이 배치된다. 게이트 전극(11)은 게이트 신호선(51)과 일체로 이루어진다. 게이트 전극(11) 위에 SiO₂나 SiN 등으로 이루어지는 게이트 절연막(12), 및 다결정 실리콘(Poly-Silicon, 이하,「p-Si」라고 칭함)으로 이루어지는 능동층(13)이 배치된다. 그 능동층(13)에는, 게이트 전극(11)과 겹치는 영역에 채널(13c)이 형성되고, 그의 양측에는 소스(13s) 및 드레인(13d)이 형성된다. 또한, 능동층(13)은 소위 LDD(Lightly Doped Drain) 구조이어도 된다. 이 경우, 채널(13c)의 양측에 이온을 저농도 도핑하는 영역을 형성하고, 다시 그의 양측에 이온을 고농도 도핑하는 영역을 형성한다.

유지 용량 전극(54)은 게이트 절연막(12)을 통하여 제1 TFT(30)의 소스(13s)와 접속된 용량 전극(55)과의 사이에서 유지 용량(70)을 이루고 있다. 이 유지 용량(70)은, 제2 TFT(40)의 게이트 전극(41)에 인가되는 전압을 보유하기 위해서 형성되어 있다.

그리고, 게이트 절연막(12) 및 능동층(13) 상의 전면에는, SiO₂막, SiN막 및 SiO₂막의 순으로 적층된 층간 절연막(15)이 배치되고, 그 위에 드레인 신호선(52)과 일체인 드레인 전극(16)이 배치된다. 또한 전면에, 예를 들면 유기 수지로 이루어져 표면을 평탄하게 하는 평탄화 절연막(17)이 배치된다. 그 위에는, EL 층(65)의 각 유기 재료(62, 64)가 형성되고, 전면에 알루미늄, 또는 그의 합금으로 이루어지고 4000Å 정도의 두꺼운 음극(66), 고융점 금속으로 이루어지고 500Å의 보호막(80)이 적층되어 있다. 양극(61)의 에지에서의 단차에 의해서 EL 층(65)이 분단되는 것을 방지하기 위해서, 전자 수송층(62) 아래에는 제2 평탄화막(56)이 배치된다.

다음에, 본 발명의 유기 EL 소자의 구동용 TFT의 단면도를 도시한다. 도 1의 (b)에 도시한 바와 같이, 절연성 기판(10) 상에, 게이트 전극(11)과 동층인 게이트 전극(41)이 배치되고, 게이트 절연막(12) 및 능동층(13)과 동층인 능동층(43)이 순서대로 배치되어 있다. 그 능동층(43)에는, 게이트 전극(41) 위쪽에 진성 또는 실질적으로 진성인 채널(43c)과, 이 채널(43c)의 양측에 소스(43s) 및 드레인(43d)이 형성되어 있다.

그리고, 게이트 절연막(12) 및 능동층(43) 상의 전면에는, 층간 절연막(15)을 형성하고, 드레인 신호선(52)과 동층에서 구동 전원(50)과 일체인 구동 전원선(53)이 배치된다. 또한 전면에 평탄화 절연막(17)이 배치되고, 소스(43s)와 컨택트한 ITO(Indium Thin 0xide) 등으로 이루어지고 화소마다 독립된 제1 전극(61), 즉 유기 EL 소자의 양극(61)이 배치된다.

ITO 등의 투명 전극으로 이루어지는 양극(61) 위를 덮고 전면에, MTDATA(4,4',4''-tris(3-methylphenylphenylamino)triphenylamine)로 이루어지는 제1 홀 수송층과 TPD(N, N'-diphenyl-N, N'-di(3-methylphenyl)-1,1'-biphenyl-4,4'-diamine)로 이루어지는 제2 홀 수송층으로 이루어지는 홀 수송층(62)이 형성되고, 그 위에, 화소마다 독립된 퀴나크리돈(Quinacridone) 유도체를 포함하는 Bebq2(bis(10-hydroxybenzo[h]quinolinato)beryllium)로 이루어지는 발광층(63) 및 Bebq2로 이루어지는 전자 수송층(64)이 형성되어 있다. 전자 수송층(64)은 전면에 형성해도 좋다. 홀 수송층(62), 발광층(63), 전자 수송층(64)에 의해서 EL 층(65)이 형성된다. EL 층(65) 위를 덮어 전면에 알루미늄으로 이루어지는 제2 전극, 즉 음극(66)이 형성되고, 다시 음극(66)을 덮어 보호막(80)이 배치된다. 이 음극(66) 및 보호막(80)은, 도 5에 도시한 유기 EL 표시 장치를 형성하는 기판(10)의 전면, 즉 지면의 전면에 형성되어 있다.

EL 층(65)에서는, 양극(61)으로부터 주입된 홀과 음극(66)으로부터 주입된 전자가 발광층(63)의 내부에서 재결합하고, 발광층(63)을 형성하는 유기 분자가 여기하여 여기자가 발생한다. 이 여기자가 방사되어 비활성화되는 과정에서 발광층(63)으로부터 광이 방출되고, 이 광이 투명한 양극(61)으로부터 투명 절연 기판을 통하여 외부로 방출되어 발광한다.

본 실시 형태의 특징적인 점은, 음극(66) 위의 전면에, 보호막(80)이 형성되어 있는 점이다. 보호막(80)은, 예를 들면 몰리브덴(Mo)이나 티탄(Ti) 등의 고융점 금속층이고, 스퍼터에 의해 형성된 치밀한 막이다. 보호막(80)은 음극(66)의 핀홀로부터 EL 층(65)으로 수분이 침입하는 것을 차단한다.

도 1의 (c)에, 음극 부분을 확대한 단면도를 도시한다. 음극(66)은 유기 EL 층(65)에 접하여 형성할 필요가 있지만, 음극(66)을 스퍼터에 의해 형성하면, EL 층(65)에 물리적 충격을 가하여, EL 층(65)이 비산하는 경우도 있기 때문에 적절하지 않다. 따라서, 음극(66)은 Al를 증착에 의해서 형성하는 것이 바람직하다. 증착에 의해 형성되는 음극(66)은, EL 층(65)에 거의 손상을 입히지 않는다. 그러나, 상술한 바와 같이, 증착 금속층의 음극(66)은, 막의 밀도가 낮고, 음극(66) 표면에 핀홀 등에 의한 단차가 쉽게 생긴다. 따라서 본 실시 형태에서는, 음극(66) 재료인 Al 층 위에 스퍼터에 의해 형성되는 음극(66)보다 치밀한 보호막(80)을 형성함으로써, 음극(66)에 생긴 결함(67)을 메워, EL 층(65)에 수분이 침입하는 것을 방지한다.

보호막(80)은 수분의 투과성이 낮으면 고융점 금속에 한하지 않고 SiO₂나 SiN, TEOS, 아크릴 수지등이라도 좋다. 단, 수분을 차단할 목적으로, 보호막 자체에 수분을 포함하고 있는 막, 물을 용매로 하여 재료막을 도포하고, 이것을 건조시키는 막은 부적합하다. 특히 스퍼터나 CVD에 의해서 형성할 수 있는 막이면, 음극(66)의 증착과 보호막(80)의 형성을 멀티 챔버 장치를 사용하여, 대기 해방시키지 않고 형성할 수 있기 때문에, 바람직하다. 특히 스퍼터에 의한 고융점 금속의 성막은 염가이며, 스텝 커버리지가 좋고, 치밀한 막을 성막할 수 있는 이점이 있다. 특히 고융점 금속은, Al에 비해 저항은 높지만 도전체이기 때문에, 음극(66)의 결함(67)을 메운 부분에서는 음극(66)의 일부로서 기능하기 때문에, 특히 바람직하다. 고융점 금속으로서는, 상술한 Mo에 한하지 않고, 예를 들면 티탄(Ti), 크롬(Cr), 텅스텐(W), 또는 그들의 합금 등 다른 고융점 금속이라도 된다. 이 중에서 특히 Mo는 염가이고 Al과의 친화성도 좋기 때문에 최적이다. 또한, SiO₂ 등은 RF 스퍼터로 성막 가능하기 때문에 염가의 장치로 실현할 수 있다. 더우기, 보호막(80)의 성막시에는 음극(66)이 이미 형성되어 있기 때문에, 음극(66)이 보호막(80)을 형성할 때의 EL 층(65)에 대한 보호막으로서 기능하므로, 스퍼터에 의해 보호막(80)을 형성하여도 EL 층(65)에 손상을 주지는 않는다.

다음으로, 보호막(80)의 막 두께에 대하여 설명한다. 보호막(80)의 막 두께는, 20Å 이하이면 핀홀을 메울 수 있다. 더스트에 의한 결함의 영향을 억제하기 위해서는 200Å 이상으로 하면 더 효과적이다. 핀홀 등의 단차를 메워 표면을 평탄하게 하기 위해서는 500Å 이상이 바람직하다. 또한 보호막(80)으로서는 두껍게 할수록 효과가 있지만, 고융점 금속으로 보호막(80)을 형성할 경우에는, Al인 음극(66)과 강성이 다르기 때문에 막 박리가 생긴다. 따라서, 보호막(80)의 두께를 음극(66)의 막 두께 이하, 바람직하게는 음극(66)의 1/2 이하로 하면된다. 또는, 강성은 막의 재질에 따라 다르기 때문에, 보호막(80)은 그 막응력이, 음극(66)의 막응력과 동일 정도(0.5×10⁹dyne/cm²) 이하로 되는 막 두께로 하면 된다. 예를 들면, 본 실시 형태와 같이, 음극(66)이 4000Å이면, 보호막(80)은 2×10⁴dyne/cm²의 응력을 갖는 막 두께를 상한으로 하고, 그 이하의 막 두께로 형성하면 된다. 예를 들면, 음극(66)의 막응력 이하이면, 음극(66)의 막 두께보다 두꺼운 보호막(80)이어도 되지만, 일반적으로, 스퍼터로 형성되는 고융점 금속막은, 치밀하고 막응력이 크기 때문에, 음극(66)의 1/2 이하로 하는 것이 양호하다.

본 실시 형태에서는 음극(66)을 4000Å으로 하고, 보호막(80)을 250Å 이상 2000Å 이하, 최적값으로서 500Å으로 하였다. 500Å±100Å 정도이면, 음극(66)의 결함(67)에 기인하는 불량과 막 박리에 기인하는 불량이 균형 있게 되어, 가장 수율을 높게 할 수 있다.

도 2에는 보호막(80)의 주변 단부 부근의 단면도를 도시한다. 도시한 바와 같이 EL 층(65)의 측면은, 음극(66)에 의해 덮히며, 또한 보호막(80)에 의해 음극(66)과 EL 층(65)의 측면이 덮인다. 음극(66)의 위쪽에는, 절연성 기판(10)과 서로 대향하여 밀봉 기판(20)이 형성되고, 이들은 시일제(21)에 의해 고착되어 표시장치 내부가 밀폐된다. 또한 밀봉 기판(20)의 EL 층(65)측에는 건조제(도시하지 않음)가 도포되어 있다. 종래에는, 이와 같이 밀봉되고 건조제가 도포된 구조이어도, 제조 공정에서 음극(66) 또는 EL 층(65)으로의 수분의 침입은 피할 수 없어, 멸점 결함 또는 다크 스폿(103)의 요인이 되었다.

그러나, 본 실시 형태와 같이, 음극(66)의 주변 단부를 포함하여 완전히 피복하는 보호막(80)을 형성함으로써, 예를 들어 음극(66)에 결함 부분이 있어도 EL 층(65)으로의 수분의 침입을 방지할 수 있다.

도 3의 (a)에는, 1 기판 내의 다크 스폿 수와 보호막(80)의 막 두께의 상관도를 도시한다. 도 3의 (a)에서는 보호막(80)으로서 Mo를 이용하고, 음극(66)은 Al이며, 2000Å, 4000Å, 8000Å의 3 종류의 막 두께에 대하여 도시한다.

우선, 보호막(80)을 붙이지 않은 경우를 보면, 음극(66)의 막 두께가 두꺼울수록 다크 스폿 수는 적다. 이는 Al을 증착하여 후막화하는 공정 중에, 다소의 핀홀 등이 매립되기 때문이다. 다음으로, 보호막(80)을 500Å 퇴적한 경우를 보면, 음극(66)의 막 두께가 어떤 두께이더라도, 다크 스폿이 10개∼30개 정도까지 급격히 감소하고 있다. 더욱이 보호막(80)을 1000Å 퇴적한 경우를 보면, 기판에 따라 변동이 보이지만, 0∼수개 정도로 되어 있다. 그리고 보호막(80)을 2000Å 퇴적한 경우, 작성한 샘플 전부에서 다크 스폿이 거의 관찰되지 않았다. 즉, 이 상관도에 따르면, 보호막(80)의 막 두께는 2000Å이면 충분하고, 1000Å이면 막 두께에 대한 효과가 높다고 할 수 있다.

보호막(80)의 막 두께는, 두꺼울수록 핀홀의 발생 확률은 감소하지만, 후막화하기 위해서는 스퍼터 기간을 길게 할 필요가 있어, 처리량이 줄어들게 된다. 또한, 고융점 금속인 보호막(80)은, 후막화할수록 막 응력이 증가하여, 유기층과의 사이에서 막의 박리가 발생할 우려가 증대된다. 따라서 고융점 금속층은, 음극(66)의 막 두께 이하, 가능하면 음극(66)의 막 두께의 1/2 이하 또는 음극(66)이 갖는 막응력 이하로 되는 막두께로 하면 된다. 도 3의 (a)에 따르면, 보호막을 500Å 이상 형성하면 다크 스폿 수는 거의 0이 되기 때문에, 본 실시 형태에서는 막 두께의 최적값으로서, 음극(66)을 4000Å로 종래보다 충분히 두껍게 하고, 보호막을 500Å으로 하였다. 본 실시 형태에서는, 음극(66)과 보호막(80)의 합계 막 두께는 5000Å 이지만, 밀도가 낮은 음극(66)을 8000Å 등으로 깊게 퇴적한 경우에 비하여, 다크 스폿이 현저히 저감되었다.

도 3의 (b)는 보호막을 형성한 경우의 다크 스폿의 맵핑이다. 도 3의 (b)에서는 일례로서 마더 글라스(201) 위에 표시 패널(202)을 4매 배치하며, 각 패널의 흑점이 다크 스폿(203)이다. 종래의 음극만의 구조인 경우(도 8의 (b))와 비교하면 다크 스폿(203)이 격감되어 있고, 구체적으로는, 도 3의 (a)와 같이, 보호막을 500Å 형성함으로써, 기판당의 다크 스폿 수가 수개 정도까지 저감될 수 있다.

다음에, 본 발명의 제조 공정에 대하여 도 1을 참조하여 설명한다.

제1 공정 : 절연성 기판(10) 위에, 크롬(Cr), 몰리브덴(Mo) 등의 고융점 금속 또는 그 합금으로 이루어지는 게이트 전극(11), 게이트 전극(41) 및 유지 용량 전극선(54)을 스퍼터에 의해 형성한다. 다음으로 CVD에 의해 게이트 절연막(12), 비정질 실리콘막을 전면에 형성한다. 이 비정질 실리콘막에 엑시머 레이저를 조사함으로써 결정화하여, 다결정 실리콘막으로 한다. 이 다결정 실리콘막을 패터닝하여 섬 형상의 능동층(13, 43)을 형성한다.

능동층(13)에는, 게이트 전극(11) 위쪽의 채널(13c)과, 그 채널(13c)의 양측에 이온 주입하여 소스(13s) 및 드레인(13d)을 형성하고, 동시에, 능동층(43)에도, 게이트 전극(41) 위쪽의 채널(43c)과, 그 채널(43c)의 양측에 이온 주입하여 소스(43s) 및 드레인(43d)을 형성한다.

그리고, 게이트 절연막(12), 능동층(13, 43) 위의 전면에, CVD에 의해 SiO₂막, SiN막 및 SiO₂막이 이 순서로 적층된 층간 절연막(15)을 형성한다. 층간 절연막(15)에는, 제1 TFT의 드레인(13d) 및 제2 TFT의 드레인(43d)에 대응하여 컨택트홀을 형성한다. 각각에 Al 등의 금속을 충전하여, 제1 TFT에는 드레인 신호선(52)을 겸한 드레인 전극(16)을 형성하고, 제2 TFT에는 구동 전원에 접속된 구동 전원선(53)을 형성한다.

또한 전면에 예를 들면 유기 수지로 이루어져 표면을 평탄하게 하는 평탄화 절연막(17)을 형성하고, 이 평탄화 절연막(17)의 제2 TFT의 소스(43s)에 대응한 위치에 컨택트홀을 형성한다. 이 컨택트홀을 통하여 소스(43s)와 컨택트한 ITO(Indium Thin 0xide) 등으로 이루어지는 제1 전극, 즉 양극(61)을 스퍼터에 의해 형성한다.

제2 공정 : 양극(61) 상에, 홀 수송층(62), 발광층(63), 전자 수송층(64)을 순차 증착에 의해 형성한다. 발광층(63)은 각 색을 발광하지만, 그 각 색마다 재료가 다르며, 그 각 색, 예를 들면 적(R), 녹(G), 청(B)의 발광 재료를 이 순서로 대응하는 양극(61) 위에 섬 형상으로 형성한다. 각 표시 화소의 발광층(63)은, 양극(61)에 대응하여 순서대로 R, G, B의 각 색이 반복하여 형성되어, 매트릭스 형태로 배열되어 있다. 각 색의 발광층의 재료를 증착할 때에는, 매트릭스 형태로 개구된 니켈 합금 등으로 이루어지는 금속 마스크를 이용하여 제1색을 증착하여 발광층(63)을 형성하고, 계속해서 전자 수송층(64)을 적층한다. 그 후, 이 마스크를 가로 또는 세로로 이동시켜, 각 색을 순차 증착하여, 발광층(63), 전자 수송층(64)을 형성한다. 이와 같이, 각 화소마다 각 색의 발광층 재료를 증착하여 EL 층(65)을 형성한다.

제3 공정 : EL 층(65) 위에는, Al을 증착하여 제2 전극, 즉 음극(66)을 4000Å으로 형성한다. 음극(66)을 스퍼터에 의해 형성하면, EL 층(65)에 물리적 충격이 가해져, EL 층(65)이 비산하는 경우도 있기 때문에 적절하지 않다. 이를 위하여, 증착에 의해 기판(10)의 전면에 음극(66)을 형성한다.

제4 공정 : 음극(66) 위에, 수분을 차단하는 보호막(80)을 스퍼터에 의해 500Å으로 형성한다. 보호막(80)은 도 2와같이, 음극(66)의 주변 단부까지를 완전히 덮도록 형성한다. 이 스퍼터 시에는, 음극(66)이 EL 층(65)에 대한 보호막으로서 기능하여, 스퍼터의 물리적 충격이 EL 층(65)에 악영향을 미치지 않게 된다. 이 보호막으로서 기능할 때, 너무 큰 핀홀, 결함(67)이 생기면, 그 결함(67)으로부터 스퍼터의 영향이 EL 층(65)에 미칠 우려가 있다. 그러한 관점에서도, 음극(66)은 종래의 1000Å 정도로는 충분하다고 말할 수가 없어, 본 실시 형태와 같이 4000Å 등으로 두텁게 형성하는 것이 바람직하다.

제5 공정 : 또한 수분 방지나 물리적 보호의 관점에서, 내면에 건조제를 도포한 밀봉 기판(도시하지 않음)을 시일제에 의해서 고착하여, EL 표시 장치가 완성된다.

그런데, 이 보호막(80)은, 음극(66)의 증착 후, 대기 해방되지 않고, 연속하여 동일 장치내 또는 멀티 챔버내 등 진공 상태를 유지한 채로 성막하는 것이 바람직하다. 음극(66)의 증착과 보호막(80)의 형성 사이에 대기 해방되면, 대기 중의 수분이 음극(66)에 부착하여 결함(67)으로부터 EL 층(65)에 침입할 우려가 있다. 따라서, 도 4에 도시한 바와 같은 멀티 챔버 장치(100)를 이용하면 된다.

도 4의 (a)에 도시하는 멀티 챔버 장치(100)는, 공통실(101)에 접속된 증착실(102), 스퍼터실(보호막을 CVD로 형성할 경우에는 CVD실)(103), 로드 로크(104)로 이루어진다. 로드 로크(104)에 처리 기판을 설치하고, 내부를 진공으로 한다. 이 때 밸브 V1, V2, V3를 해방시켜 두고, 전실을 동시에 진공으로 하여도 된다. 다음으로 기판을 공통실(101)을 경유하여 증착실(102)로 반송하고, 밸브 V2를 닫고, 음극(66)을 증착한다. 증착 가스를 제거한 후 밸브 V2를 해방하고 기판을 공통실(101)을 경유하여 스퍼터실(103)로 반송하고, 보호막(80)을 스퍼터로 형성한다. 처리 기판이 복수인 경우에는, 공통실(101)에 일시적으로 설치해 놓고, 밸브 V2, V3를 닫고 증착, 스퍼터를 행함으로써, 복수의 기판을 한번도 대기 해방시키지 않고 처리할 수 있다.

마찬가지 관점에서, 스퍼터실(103) 대신에 EL 증착실을 접속하여, EL 층(65)과 음극(66)을 대기 해방없이 연속하여 형성하는 것도 바람직하다.

또한, 도 4의 (b)에 도시하는 멀티 챔버 장치(110)는, 도 4의 (a)의 멀티 챔버 장치(100)에 EL 증착실(105)을 추가로 연결한 것이다. 멀티 챔버 장치(110)에 따르면, EL 층(65)의 증착으로부터 보호층(80)의 형성까지, 전부 대기 해방시키지 않고서 연속하여 행할 수 있어, 더욱 바람직하다. 이와 같이, EL 층(65)을 형성한 후에는, 가능한 한 기판을 대기에 노출시키기 않고, 연속으로 형성하는 것이 바람직하다. 단, 멀티 챔버에 접속하는 챔버가 많아질수록 장치 메인터넌스에서 한번에 정지하는 공정이 많아지기 때문에, 반대로 처리량이 저하된다. 따라서, 도 4의 (a)의 장치를 이용하여 공정3과 공정4를 대기 해방 없이 연속하여 행할지, 공정2와 공정3을 연속하여 행할지, 또는 도 4의 (b)의 장치를 이용하여 공정2부터 공정4까지를 대기 해방없이 연속하여 행할지는, 수율과 처리량을 비교하여, 보다 효율이 높은 쪽을 선택하면 된다.

본 발명에 따르면, 제2 전극, 즉 음극 위 및 음극 주변 단부까지를 완전히 덮어 수분을 차단하는 보호막을 형성하기 때문에, 음극에 결함이 생기더라도, 보호막에 의해 다크 스폿의 발생을 피할 수 있다.

또한, 고융점 금속으로 이루어지는 보호막을 형성하기 때문에, 음극에 결함이 생기더라도, 보호막에 의해 다크 스폿의 발생을 피할 수 있을 뿐만아니라, 음극의 결함을 메워 보호막이 음극의 기능을 발휘한다.

음극의 결함은, 성막 중의 상당히 미세한 더스트나, EL 소자층 형성 시의 금속 마스크를 이동함으로써 홀 수송층에 흠집이 발생하는 것이 원인이 되어, 이들이 음극(66)에 영향을 미쳐 핀홀 등의 결함이 생기게 되는 것이다. 그 결함으로 수분이 침입함으로써, 1 화소의 멸점 결함으로부터 화면 전체가 표시할 수 없게 되는 큰 문제로 된다. 즉, EL 소자나 TFT에 이상이 없는 제품이라도, 최종 공정에서 불량으로 되어, 비용이 들며 수율도 저하하게 된다.

본 발명에 따르면, 알루미늄의 음극 위에 수분을 차단하는 보호막을 형성함으로써, 결함부를 덮어, 핀홀 등의 스텝 커버리지도 양호하게 되기 때문에, 다크 스폿을 저감할 수 있다.

또한, 보호막의 막 두께는, 20Å 이상이기 때문에, 음극의 핀홀을 충분히 메울 수 있다. 또한, 보호막의 두께는 제2 전극의 막 두께 이하 또는 제2 전극의 막 응력 이하의 막 두께이기 때문에, 제2 전극과 보호막의 막 응력의 차에 의한 막의 박리를 방지할 수 있다. 보다 한정적으로는, 보호막의 두께를 200Å 이상으로 함으로써, 다크 스폿을 충분히 저감할 수 있다. 또한 500Å 이상이면 핀홀 등에 의해서 발생하는 단차를 충분히 덮어 스텝 커버리지를 양호하게 할 수 있어, 다크 스폿이 거의 발생하지 않도록 억제할 수 있다. 반대로, 보호막을 2000Å 정도 형성하면 다크 스폿은 전혀 발생하지 않게 되기 때문에, 이 이상 두껍게 형성할 필요는 없으며, 2000Å 이하로 하면 된다. 또한 보호막을 음극의 막 두께의 1/2 이하, 혹은 보호막의 응력이 2×10⁴dyne/cm²이하로 되는 막 두께로 하면, 막 박리는 더욱 감소된다.

또한, 제2 전극은 증착에 의해서 형성되기 때문에, 제2 전극을 형성함에 따른 EL 층에의 악영향이 적다.

또한, 보호막은 스퍼터에 의해서 형성되기 때문에, 치밀하고 수분 방지 능력이 높은 보호막으로 할 수 있다. 특히 제2 전극이 증착에 의해서 형성되어 있으면, 스퍼터로 보호막을 형성해도, 제2 전극이 스퍼터 시의 보호막으로서 기능하기 때문에, EL 층에의 악영향이 적다.

또한, EL 소자를 발광시킬 때, 이 광은 제1 전극측에서 방출되는 보텀 에미션형 구조이기 때문에, 제2 전극 위에 불투명한 보호막을 형성하더라도 발광 휘도, 발광율에의 영향은 없고, 최적의 실시 형태이다.

또한, 제2 전극 형성 공정으로부터 보호막 형성 공정으로, 기판을 대기에 노출시키기 않고 이행하기 때문에, 제조 공정 중에 제2 전극의 결함으로 인해 수분이 EL 층에 침입하는 것이 방지된다.

또한, EL 층 형성 공정으로부터 제2 전극 형성 공정으로, 기판을 대기에 노출시키기 않고 이행하기 때문에, 제조 공정 중에 EL 층이 대기 중의 수분에 의해 열화하는 것이 방지된다.

도 1은 본 발명을 설명하기 위한 단면도.

도 2는 본 발명을 설명하기 위한 단면도.

도 3은 본 발명을 설명하기 위한 특성도.

도 4는 본 발명을 설명하기 위한 개념도.

도 5는 종래 기술을 설명하기 위한 평면도.

도 6은 종래 기술을 설명하기 위한 등가 회로도.

도 7은 종래 기술을 설명하기 위한 단면도.

도 8은 종래 기술을 설명하기 위한 도면으로, (a)는 단면도, (b)는 특성도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 절연성 기판

11 : 게이트 전극

12 : 게이트 절연막

13 : 능동층

30 : 제1 TFT

40 : 제2 TFT

51 : 게이트 신호선

54 : 유지 용량 전극

70 : 유지 용량

201 : 마더 글라스

202 : 표시 패널

203 : 다크 스폿

Claims

기판 위쪽에 형성된 제1 전극과, 그 제1 전극 위에 형성되고 발광층을 갖는 EL 소자와, 그 EL 소자를 구동하는 박막 트랜지스터와, 상기 EL 소자 위에 형성된 제2 전극을 갖는 일렉트로 루미네센스 표시 장치로서,

상기 제2 전극 위에, 스퍼터에 의해 성막된 금속 보호막을 형성하는 것을 특징으로 하는 일렉트로 루미네센스 표시 장치.
삭제
제1항에 있어서,

상기 보호막의 막 두께는 20Å 이상이고 상기 제2 전극의 막 두께 이하인 것을 특징으로 하는 일렉트로 루미네센스 표시 장치.
제1항에 있어서,

상기 보호막의 막응력이 상기 제2 전극의 막응력 이하인 것을 특징으로 하는 일렉트로 루미네센스 표시 장치.
제1항에 있어서,

상기 제2 전극은 증착에 의해 형성되는 것을 특징으로 하는 일렉트로 루미네센스 표시 장치.
삭제
제1항에 있어서,

상기 EL 소자를 발광시키고, 이 광은 상기 제1 전극측으로부터 방출되는 것을 특징으로 하는 일렉트로 루미네센스 표시 장치.
표시 화소를 이루는 제1 전극과 제2 전극 사이에 적층된 각 색을 발광하는 발광층을 구비한 일렉트로 루미네센스 표시 장치의 제조 방법으로서,

기판 위쪽에 상기 제1 전극을 형성하는 제1 공정과,

상기 제1 전극 위에 발광 소자층을 형성하는 제2 공정과,

상기 발광 소자층 위에 상기 제2 전극을 형성하는 제3 공정과,

상기 제2 전극 형성 후에 스퍼터에 의해 금속의 보호막을 형성하는 제4 공정

을 포함하는 것을 특징으로 하는 일렉트로 루미네센스 표시 장치의 제조 방법.
삭제
제8항에 있어서,

상기 제3 공정으로부터 상기 제4 공정으로, 상기 기판을 대기에 노출시키지 않고 이행하는 것을 특징으로 하는 일렉트로 루미네센스 표시 장치의 제조 방법.
제10항에 있어서,

상기 제2 공정으로부터 상기 제3 공정으로, 상기 기판을 대기에 노출시키지 않고 이행하는 것을 특징으로 하는 일렉트로 루미네센스 표시 장치의 제조 방법.
제8항에 있어서,

상기 제2 공정에서, 상기 제2 전극은 증착에 의해 형성되는 것을 특징으로 하는 일렉트로 루미네센스 표시 장치의 제조 방법.
삭제