KR100529039B1 - 도메인 크로싱 마진을 증가시킨 반도체 메모리 소자 - Google Patents

도메인 크로싱 마진을 증가시킨 반도체 메모리 소자 Download PDF

Info

Publication number
KR100529039B1
KR100529039B1 KR10-2003-0051021A KR20030051021A KR100529039B1 KR 100529039 B1 KR100529039 B1 KR 100529039B1 KR 20030051021 A KR20030051021 A KR 20030051021A KR 100529039 B1 KR100529039 B1 KR 100529039B1
Authority
KR
South Korea
Prior art keywords
signal
additive latency
read
output enable
end signal
Prior art date
Application number
KR10-2003-0051021A
Other languages
English (en)
Other versions
KR20050011945A (ko
Inventor
윤영진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0051021A priority Critical patent/KR100529039B1/ko
Publication of KR20050011945A publication Critical patent/KR20050011945A/ko
Application granted granted Critical
Publication of KR100529039B1 publication Critical patent/KR100529039B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

본 발명은 도메인크로싱 마진을 증가시킬 수 있는 반도체 메모리 소자를 제공하기 위한 것으로, 이를 위한 본 발명으로 커맨드를 디코딩하여 읽기카스신호를 생성하기 위한 커맨드 디코더; 상기 읽기카스신호를 입력 받아 애디티브레이턴시 종료신호를 생성하기 위한 애디티브레이턴시 종료신호 생성부; 및 상기 읽기카스신호를 입력 받아 상기 애디티브레이턴시 종료신호의 활성화 시점 이전에 도메인크로싱을 완료하고, 상기 애디티브레이턴시 종료신호의 활성화 시점 이후에 다양한 카스레이턴시에 대응하는 다수의 데이터출력 인에이블신호를 생성하기 위한 데이터출력 인에이블신호 생성부를 구비하는 반도체 메모리 소자를 제공한다.

Description

도메인 크로싱 마진을 증가시킨 반도체 메모리 소자{SEMICONDUCTOR MEMORY DEVICE WITH INCREASED DOMAIN CROSSING MARGIN}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 출력인에이블신호의 생성에 관한 것이며, 더 자세히는 도메인크로싱 마진을 증가시킬 수 있는 반도체 메모리 장치에 관한 것이다.
일반적으로, DDR II SDRAM은 외부적으로는 커맨드를 연속적으로 인가받을 수 있지만, 입력받은 커맨드를 바로 수행하는 것은 아니다. 읽기동작의 경우, 읽기동작의 수행을 위해서는 읽기카스신호가 활성화 되어야 하는데, DDR II에서는 이 읽기카스신호의 활성화 시점을 지연시킴으로써, 연속된 커맨드의 수행을 위한 시간을 내부적으로 확보한다. 인가된 읽기커맨드에 의해서 내부 동작을 제어하는 읽기카스신호가 활성화되기까지의 지연시간을 애디티브레이턴시(Additive Latency : AL)라고 하며, 이 동안에는 반도체 메모리 소자는 아무런 동작도 수행하지 않는다. 또한, 애디티브레이턴시에 의해 활성화된 읽기카스신호로 부터 유효한 데이터가 출력될 때 까지 걸리는 시간이 카스레이턴시(Cas Latency : CL)이다. 즉, 읽기커맨드가 인가되고 내부 데이터가 출력될 때까지 걸리는 리드 레이턴시(Read Latency)는 애디티브레이턴시와 카스레이턴시의 합이 된다.
도 1은 종래기술에 따른 출력인에이블신호 생성패스의 블록 구성도이다.
도 1을 참조하면, 종래기술에 따른 출력인에이블신호 생성패스의 블록은 외부커맨드를 입력받기 위한 입력버퍼(10)와, 입력버퍼(10)의 출력신호를 입력으로 하여 읽기신호(rd)를 생성하기 위한 커맨드 디코더(11)와, 읽기신호(rd)를 입력으로 하여 애디티브레이턴시 이후 읽기카스신호(casp_rd)를 생성하기 위한 카스신호생성부(12)와, 읽기카스신호(casp_rd)를 입력으로 하여 지연고정루프의 클럭(rclk_dll 및 fclk_dll)에 동기시켜 여러 지연시간을 갖는 데이터 출력 인에이블신호(oe)를 생성하기 위한 데이터 출력 인에이블신호 생성부(13)를 구비한다.
도 2는 도 1의 데이터 출력인에이블신호 생성부(13)의 세부 회로도이다.
도 2를 참조하면, 데이터 출력인에이블신호 생성부(13)는 읽기카스신호(casp_rd)을 입력으로 하여 내부클럭(iclk)에 동기된 데이터 출력인에이블신호(oe00)를 생성하기 위한 래치(20)와, 데이터 출력인에이블신호(oe00)를 지연고정루프의 라이징에지클럭(rclk_dll) 또는 내부클럭(iclk)에 동기된 데이터 출력인에이블신호(oe10)로 출력하기 위한 레지스터(21)와, 데이터 출력신호인에이블신호(oe10)를 지연고정루프의 클럭(fclk_dll 및 rclk_dll)에 동기시켜 다양한 카스레이턴시에 대응하는 데이터 출력인에이블신호(oe15, oe20, oe25, oe30, …)를 생성하기 위한 레지스터블록(22)를 구비한다.
그리고 레지스터블록(22)은 데이터 출력인에이블신호(oe10)를 지연고정루프의 클럭(rclk_dll 및 fclk_dll)에 동기시켜 다양한 카스레이턴시에 대앙하는 다수의 데이터 출력인에이블신호(oe15, oe20, oe25, oe30, …)를 생성하기 위한 다수개의 쉬프터 레지스터로 구성된다.
다음으로, 도 1및 도 2를 참조하여 종래기술에 따른 출력인에이블신호 생성패스의 블록의 전체적 동작을 살펴본다.
먼저, 외부입력신호(/CS, /RAS, /CAS, /WE)가 입력버퍼(10)를 통해 버퍼링되어 커맨드디코더(11)를 통해 읽기신호(rd)로 활성화되고, 이는 카스신호생성부(12)를 통해 내부클럭(iclk)을 기준으로 애디티브레이턴시 만큼의 지연 후 읽기카스신호(casp_rd)로 활성화 된다. 이어 래치(20)는 읽기카스신호(casp_rd)를 입력으로 하여 데이터출력인에이블신호(oe00)를 생성하고, 레지스터(21)에서는 데이터출력인에이블신호(oe00)를 입력으로 하여, 저주파의 경우에는 입력되는 지연고정루프의 라이징에지클럭(rclk_dll)에 동기시켜 데이터출력인에이블신호(oe10)를 출력시키고, 고주파의 경우에는 한 주기 뒤에 입력되는 내부클럭(iclk)에 동기시켜 데이터 출력인에이블신호(oe10)를 출력시킨다. 레지스터 블록(22)은 데이터출력인에이블신호(oe10)를 입력으로 하여 지연고정루프의 클럭(rclk_dll 및 fclk_dll)에 동기된 다양한 카스레이턴시에 대응되는 데이터 출력인에이블신호(oe15, oe20, oe25 oe30, …)를 생성한다.
아울러, 데이터 출력인에이블신호(oe15, oe20, oe25 oe30, …)들 중 모드레지스터(MRS)에 설정된 카스레이턴시을 만족시킬 수 있는 지연시간을 갖는 신호를 선택하여 출력인에이블신호(outen)로써 데이터출력 때 사용된다.
그리고, 레지스터(21)는 데이터 출력인에이블신호(oe00)를 반도체 메모리 소자의 동작 주파수에 따라 지연고정루프의 클럭 (rclk_dll)또는 내부클럭(iclk)에 동기시키는 동작을 수행하는데, 이는 고주파수 동작시 내부클럭(iclk)에 비해 지연고정루프의 클럭(rclk_dll)의 인이에블 되는 시점이 빠르기 때문에 일어나는 오동작을 방지하기 위한 것이다.
또한, 내부클럭(iclk)에 동기된 데이터출력 인에이블신호를 지연고정루프의 클럭(rclk_dll 또는 fclk_dll)에 동기시키는 것을 축 바꿈, 즉 도메인 크로싱(domain crossing) 이라고 하는데, 실 회로에서 데이터 출력인에이블신호를 클럭에 동기시켜 출력시키는데 회로자체의 지연이 있으므로 반도체 메모리 소자의 동작 주파수가 빨라짐에 따라 도메인 크로싱을 하기가 어려워진다.
참고적으로, 읽기신호(rd)는 라스신호(/RAS)와 쓰기신호(/WE)가 논리레벨 하이를 갖고, 칩선택신호(/CS)와 카스신호(/CAS)가 논리레벨 로우를 갖을 때 활성화된다.
한편, 이러한 종래기술을 이용하는 경우 내부클럭에 동기된 데이터 출력인에이블신호를 지연고정루프의 클럭에 동기시켜 출력하는데 걸리는 시간이 줄어들어 도메인크로싱 마진이 짧아진다.
이는 반도체 메모리 장치의 동작주파수가 증가함에 따라 카스레이턴시 자체가 변하는 것은 아니나, 카스레이턴시가 클럭을 가지고 카운팅 되므로, 실질적으로 도메인크로싱이 완료되어야 하는 시점이 점점 빨라지기 때문에 발생된다. 따라서, 도메인크로싱 마진의 감소는 반도체 메모리 설계의 어려움이 된다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 도메인크로싱 마진을 증가시킬 수 있는 반도체 메모리 소자를 제공하기 위한 것이다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 내부읽기카스신호를 입력으로 하여, 내부읽기카스신호의 활성화시점으로 부터 애디티브레이턴시의 지연을 카운팅하여 애디티브레이턴시의 종료를 알리는 애디티브레이턴시 종료신호를 생성하기 위한 애디티브카운팅부; 및 상기 내부읽기카스신호, 지연고정루프의 출력클럭, 및 상기 애디티브레이턴시 종료신호를 입력으로 하여 지연고정루프의 출력클럭에 동기시켜 다양한 카스레이턴시를 갖는 다수개의 내부출력인에이블신호를 생성하기 위한 내부출력인에이블신호생성부를 구비하는 반도체 메모리 장치를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본발명의 일 실시예에 따른 출력인에이블신호 생성패스의 블록 구성도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 출력인에이블신호 생성패스의 블록은 외부커맨드(/CS, /RAS, /CAS, /WE)를 입력받기 위한 입력버퍼(10)와, 입력버퍼(10)의 출력신호를 입력으로 하여 읽기카스신호(casp_rd)를 생성하기 위한 커맨드디코더(11)와, 읽기카스신호(casp_rd)를 입력으로 하여 애디티브레이턴시 만큼의 지연이 지났음을 알리는 애디티브레이턴시 종료신호(AL_end_flag)를 생성하기 위한 AL종료신호 생성부(31)와, 읽기카스신호(casp_rd)를 입력 받아 애디티브레이턴시 종료신호(AL_end_flag)의 활성화 이전에 도메인 크로싱을 완료하고, 상기 애디티브레이턴시 종료신호(AL_end_flag)의 활성화 시점 이후에 다양한 카스레이턴시에 대응하는 데이터 출력인에이블신호(oe15, oe20, oe25 oe30, …)를 생성하기 위한 데이터출력인에이블신호생성부(30)를 구비한다.
도 4는 데이터 출력인에이블신호생성부(30)의 세부 회로도이다.
도 4를 참조하면, 데이터출력인에이블신호생성부(30)는 읽기카스신호(casp_rd)을 입력으로 하여 내부클럭(iclk)에 동기된 데이터 출력인에이블신호(oe00)를 생성하기 위한 래치(20)와, 데이터 출력인에이블신호(oe00)를 지연고정루프의 라이징에지클럭(rclk_dll)에 동기시켜 신호를 출력하기 위한 레지스터(21)와, 레지스터(21)의 출력신호를 애디티브레이턴시 종료신호(AL_end_flag)의 활성화에 응답하여 데이터출력인에이블신호(oe10)를 출력시키기 위한 출력제어부(40)와, 데이터출력인에이블신호(oe10)를 지연고정루프의 클럭(fclk_dll 및 rclk_dll)에 동기시켜 다양한 카스레이턴시에 대응하는 데이터출력인에이블신호(oe15, oe20, oe25 oe30, …)를 출력하기 위한 레지스터블록(22)으로 구성된다.
도 3 및 도 4에서는, 종래기술에서 사용된 블럭과 동일한 입력과 역할을 갖는 블록에 대해서는 동일 도면부호를 사용했으며, 이에 대해서는 구체적 설명을 생략한다.
다음으로 도 3 및 도 4를 참조하여, 본 발명의 일 실시예에 따른 출력인에이블신호 생성패스의 블록의 전체적 동작을 살펴보도록 한다.
먼저, 외부입력신호(/CS, /RAS, /CAS, /WE)가 입력버퍼(10)를 통해 버퍼링되어 커맨드디코더(11)를 통해 읽기카스신호(casp_rd)로 활성화된다. 이어 읽기카스신호(casp_rd)는 래치(20)를 통해 내부클럭(iclk)에 동기된 펄스형태의 데이터 출력인에이블신호(oe00)로 출력되고, 이는 레지스터(21)를 통해 지연고정루프의 라이징에지클럭(rclk_dll)에 동기됨으로써 도메인 크로싱이 완료된다. 그동안, AL종료신호 생성부(31)는 읽기카스신호(casp_rd)를 입력으로 하여 내부클럭(iclk)을 기준으로 카운팅하여 애디티브레이턴시 지연이 지났음을 알리는 애디티브레이턴시 종료신호(AL_end_flag)를 활성화시킨다. 이에 응답하여 출력제어부(40)는 데이터출력인에이블신호(oe10)를 출력시키고 레지스터블록(22)은 지연고정루프의 클럭(rclk_dll 및 fclk_dll)에 동기된 다양한 카스레이턴시에 대응하는 데이터 출력인에이블신호(oe15, oe20, oe25 oe30, …)를 생성한다.
이를 종래기술에 따른 동작과 비교하여 보면, 크게 다른점은 종래에는 애디티브레이턴시 이후 활성화되었던 읽기카스신호(casp_rd)를 입력으로 하여 데이터 출력인에이블신호(oe)를 생성했던 반면, 본 발명에서는 내부동작이 없었던 애디티브레이턴시 동안 미리 도메인크로싱을 완료시키고, 이후 애디티브레이턴시 만큼의 지연시간이 경과됐음을 알리는 애디티브레이턴시 종료신호(AL_end_flag)가 활성화 되면, 이에 동기시켜 도메인크로싱이 완료된 신호를 데이터 출력인에이블신호생성부(22)에 인가시킴으로써, 여러 카스레이턴시를 갖는 출력인에이블신호(oe15, oe20, oe25 oe30, …)를 생성하는 점이다.
결과적으로, 전술한 본 발명에 따르면 종래에 내부적 동작이 없었던 애디티브레이턴시 동안 내부출력인에이블신호의 도메인크로싱을 완료함으로써, 도메인크로싱 마진을 크게 할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 애디티브레이턴시 동안 도메인크로싱을 수행함으로써, 도메인크로싱 마진을 개선할 수 있으며, 도메인크로싱 마진의 증가로 반도체 메모리의 설계를 용이하도록 한다.
도 1은 종래기술에 따른 출력인에이블신호 생성패스의 블록 구성도.
도 2는 도 1의 데이터출력인에이블신호 생성부의 세부 회로도.
도 3은 본발명의 일 실시예에 따른 출력인에이블신호 생성패스의 블록 구성도.
도 4는 도 3의 데이터 출력인에이블신호생성부의 내부 블록도.
* 도면의 주요 부분에 대한 설명
20 : 래치
21 : 레지스터
22 : 레지스터 블록
40 : 출력 제어부

Claims (4)

  1. 커맨드를 디코딩하여 읽기카스신호를 생성하기 위한 커맨드 디코더;
    상기 읽기카스신호를 입력 받아 애디티브레이턴시 종료신호를 생성하기 위한 애디티브레이턴시 종료신호 생성부; 및
    상기 읽기카스신호를 입력 받아 상기 애디티브레이턴시 종료신호의 활성화 시점 이전에 도메인크로싱을 완료하고, 상기 애디티브레이턴시 종료신호의 활성화 시점 이후에 다양한 카스레이턴시에 대응하는 다수의 데이터출력 인에이블신호를 생성하기 위한 데이터출력 인에이블신호 생성부
    를 구비하는 반도체 메모리 소자.
  2. 제1항에 있어서,
    상기 애디티브레이턴시 종료신호 생성부는,
    상기 읽기카스신호를 입력으로 하여 내부클럭신호를 기준으로 애디티브레이턴시 만큼 카운팅을 수행한 후 상기 애디티브레이턴시 종료신호를 출력하는 카운터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  3. 커맨드를 디코딩하여 읽기카스신호를 생성하기 위한 커맨드 디코더;
    상기 읽기카스신호를 입력 받아 애디티브레이턴시 종료신호를 생성하기 위한 애디티브레이턴시 종료신호 생성부;
    상기 읽기카스신호를 입력 받아 내부 클럭신호에 동기키셔 출력하기 위한 래치부;
    상기 래치부의 출력신호를 입력 받아 지연고정루프클럭신호에 동기시켜 출력하기 위한 레지스터;
    상기 애디티브레이턴시 종료신호에 응답하여 상기 레지스터의 출력신호를 출력하기 위한 출력 제어부; 및
    상기 출력 제어부의 출력신호를 입력받아 다양한 카스레이턴시에 대응하는 다수의 데이터출력 인에이블신호를 생성하기 위한 레지스터 블록
    를 구비하는 반도체 메모리 소자.
  4. 제3항에 있어서,
    상기 애디티브레이턴시 종료신호 생성부는,
    상기 읽기카스신호를 입력으로 하여, 상기 내부 클럭신호를 기준으로 애디티브레이턴시 만큼 카운팅을 수행한 후 상기 애디티브레이턴시 종료신호를 출력하는 카운터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
KR10-2003-0051021A 2003-07-24 2003-07-24 도메인 크로싱 마진을 증가시킨 반도체 메모리 소자 KR100529039B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0051021A KR100529039B1 (ko) 2003-07-24 2003-07-24 도메인 크로싱 마진을 증가시킨 반도체 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0051021A KR100529039B1 (ko) 2003-07-24 2003-07-24 도메인 크로싱 마진을 증가시킨 반도체 메모리 소자

Publications (2)

Publication Number Publication Date
KR20050011945A KR20050011945A (ko) 2005-01-31
KR100529039B1 true KR100529039B1 (ko) 2005-11-17

Family

ID=37223870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0051021A KR100529039B1 (ko) 2003-07-24 2003-07-24 도메인 크로싱 마진을 증가시킨 반도체 메모리 소자

Country Status (1)

Country Link
KR (1) KR100529039B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854417B1 (ko) * 2007-01-03 2008-08-26 주식회사 하이닉스반도체 반도체 메모리 소자와 그의 구동 방법
KR100834401B1 (ko) 2007-01-08 2008-06-04 주식회사 하이닉스반도체 반도체 메모리 소자와 그의 구동 방법

Also Published As

Publication number Publication date
KR20050011945A (ko) 2005-01-31

Similar Documents

Publication Publication Date Title
KR100422572B1 (ko) 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자
US7027336B2 (en) Semiconductor memory device for controlling output timing of data depending on frequency variation
KR100256308B1 (ko) 프로그램 가능한 레이턴시 주기를 갖는 동기 메모리 장치용의최적 회로 및 그 제어 방법
KR100540487B1 (ko) 데이터 출력제어회로
WO2019160587A1 (en) Improved timing circuit for command path in a memory device
CN111418015B (zh) 用于存储器装置中的命令同步的技术
JP2011125057A (ja) クロックジェネレータ
JP2006190434A (ja) 半導体記憶素子のクロック生成装置およびクロック生成方法
US7161856B2 (en) Circuit for generating data strobe signal of semiconductor memory device
KR100543937B1 (ko) 데이터 출력제어회로
US7181638B2 (en) Method and apparatus for skewing data with respect to command on a DDR interface
KR100875671B1 (ko) 프리차지신호 생성장치를 구비하는 반도체메모리소자 및그의 구동방법
KR100546389B1 (ko) 카스 레이턴시에 따라 동기되는 타이밍이 변하는 반도체메모리 장치
US7791963B2 (en) Semiconductor memory device and operation method thereof
US8081538B2 (en) Semiconductor memory device and driving method thereof
KR100748461B1 (ko) 반도체 메모리 장치의 데이터 입력 회로 및 방법
KR100529039B1 (ko) 도메인 크로싱 마진을 증가시킨 반도체 메모리 소자
KR100632611B1 (ko) 반도체 메모리 장치의 명령 디코더
KR101096222B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR101007986B1 (ko) 지연고정루프회로의 클럭트리 회로
KR100976406B1 (ko) 플립플롭 및 그를 포함하는 반도체 메모리 장치
KR100586070B1 (ko) 반도체 메모리 소자의 제어 회로
KR20040090842A (ko) 클럭활성화 시점을 선택하는 반도체메모리장치
KR20050064035A (ko) 파이프 래치 회로
KR20040095885A (ko) 동기식 반도체 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee