KR100524803B1 - 반도체 소자의 차동증폭형 입력 버퍼 - Google Patents

Abstract

본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 소자의 차동증폭형 입력 버퍼에 관한 것이다. 본 발명은 불필요한 전류 소모를 줄일 수 있는 반도체 소자의 차동증폭형 입력 버퍼를 제공하는데 그 목적이 있다. 본 발명은 오토 리프레시 신호 인가 후 오토 리프레시 커맨드 사이클(tREF) 만큼의 액티브 상태를 유지하는 오토 리프레시 구간 신호를 이용하여 입력 버퍼의 차동증폭부의 바이어스 트랜지스터의 온/오프를 제어하여 오토 리프레시 모드에서 입력 버퍼를 오프시킴으로써 오토 리프레시 모드에서 불필요하게 소모되는 전류를 줄일 수 있다.

Description

반도체 소자의 차동증폭형 입력 버퍼{DIFFERENTIAL AMPLIFIER TYPE INPUT BUFFER IN SEMICONDUCTOR DEVICE}

본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 소자의 차동증폭형 입력 버퍼에 관한 것이다.

반도체 소자는 실리콘 웨이퍼 가공 기술 및 로직 설계 기술을 비롯한 제반 반도체 기술을 바탕으로 제조되고 있다. 반도체 제조 공정의 최종 산물은 플라스틱 패키지 형태의 칩이며, 그것은 사용 목적에 따른 차별화된 로직 및 기능을 보유하고 있다. 대부분의 반도체 칩은 시스템 구성에 있어서 중요한 요소인 인쇄회로기판(PCB) 등에 장착되며, 그 칩을 구동하기 위한 적절한 구동 전압을 공급 받게 된다.

반도체 메모리를 비롯한 모든 반도체 소자들은 특별한 목적을 가진 신호들의 입/출력에 의해 동작한다. 즉, 입력 신호들의 조합에 의해 그 반도체 소자의 동작여부 및 동작 방식이 결정되며, 출력 신호들의 움직임에 따라 그 결과물이 출력된다. 한편, 어떤 반도체 소자의 출력 신호는 동일 시스템 내의 다른 반도체 소자의 입력 신호로 사용될 것이다.

입력 버퍼는 외부로부터 인가된 신호를 버퍼링하여 반도체 소자 내부로 입력시키는 부분으로서, 가장 단순한 형태로는 스태틱 입력 버퍼가 있다. 스태틱 입력 버퍼는 공급전원과 접지전원 사이에 PMOS 트랜지스터와 NMOS 트랜지스터를 직렬 연결한 인버터의 형태를 가지고 있다. 스태틱 입력 버퍼는 그 구성이 매우 단순한 장점이 있으나, 잡음에 대한 내성이 약하여 큰 폭의 입력 신호 형태를 요구한다. 즉, 논리 레벨 하이와 논리 레벨 로우의 레벨폭이 클것을 요구한다. 따라서 입력 신호의 레벨폭이 작거나 높은 동작 주파수를 요구하는 소자에의 적용은 부적합하다.

도 1은 종래기술에 따른 차동증폭형 입력 버퍼의 회로도이다.

도 1을 참조하면, 종래기술에 따른 차동증폭형 입력 버퍼는 크게 기준전압(VREF) 및 입력신호(IN)를 비교하기 위한 차동증폭부와, 내부 버퍼인 인버터(I1)로 구성된다.

차동증폭부는 기준전압(VREF)을 게이트 입력으로 하는 입력 NMOS 트랜지스터(M3)와, 입력신호(IN)를 게이트 입력으로 하는 입력 NMOS 트랜지스터(M2)와, 공급전원(Vdd)과 입력 NMOS 트랜지스터(M2, M3) 사이에 각각 접속되어 전류 미러를 형성하는 로드 PMOS 트랜지스터(M4, M5), 접지전원(Vss)과 입력 트랜지스터(M2, M3) 사이에 공통으로 접속되며, 전원전위 전압(VDD)을 게이트 입력으로 하는 바이어스 NMOS 트랜지스터(M1)를 구비한다.

차동증폭부의 입력 단자에 높은 전위를 가진 입력신호(IN)가 인가된 경우, 기준전압(VREF)보다 그 전위가 높을 것이므로 증폭기의 내부 노드는 그러한 사실을 반영하는 동작을 수행하게 된다. 여기서, 기준전압(VREF)은 항상 그 전위가 일정한 정전압을 의미하며, 반도체 소자 외부로부터 특정 입력 핀을 통해 제공되기도 하며, 반도체 소자 내부에서 자체적으로 생성하기도 한다.

기준전압(VREF)을 입력 받는 입력 NMOS 트랜지스터(M3)는 항상 같은 전류(I1)를 흘리게 된다. 또한, 입력 NMOS 트랜지스터(M3)와 대칭적으로 배치된 입력 NMOS 트랜지스터(M2)는 입력신호(IN)의 전위 레벨에 의하여 결정되는 전류(I2)를 흘리게 된다. 결국 차동증폭부는 전류 I1과 I2의 정량적인 비교에 의하여 출력 노드(A)의 전위 레벨을 결정하게 된다.

그런데, 전술한 종래의 차동증폭형 입력 버퍼는 바이어스 NMOS 트랜지스터(M1)가 동작 모드와 무관하게 항상 턴온되어 있어 외부 입력이 없는 경우에도 계속해서 전류를 소모하며, 외부 입력이 토글(toggle)할 경우 전류 소모는 더 증가하게 된다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 불필요한 전류 소모를 줄일 수 있는 반도체 소자의 차동증폭형 입력 버퍼를 제공하는데 그 목적이 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 반도체 소자의 차동증폭형 입력 버퍼에 있어서, 기준전압과 입력신호를 입력받는 차동입력 수단; 상기 차동입력 수단과 제1 전원 사이에 접속되는 전류 미러링 수단; 및 상기 차동입력 수단과 제2 전원 사이에 접속되며, 오토 리프레시 구간 신호에 응답하여 바이어스 전류를 제공하는 바이어싱 수단을 구비하는 반도체 소자의 차동증폭형 입력 버퍼가 제공된다.

바람직하게, 상기 차동입력 수단의 일측에 제공되는 출력단에 접속된 CMOS 인버터를 더 구비하는 것을 특징으로 하는 반도체 소자의 차동증폭형 입력 버퍼.

바람직하게, 상기 오토 리프레시 구간 신호에 응답하여 상기 출력단을 프리차지하기 위한 프리차지 수단을 더 구비한다.

바람직하게, 상기 오토 리프레시 구간 신호는 오토 리프레시 시작 후 오토 리프레시 커맨드 사이클(tREF) 만큼의 액티브 상태를 유지한다.

즉, 본 발명은 오토 리프레시 신호 인가 후 오토 리프레시 커맨드 사이클(tREF) 만큼의 액티브 상태를 유지하는 오토 리프레시 구간 신호를 이용하여 입력 버퍼의 차동증폭부의 바이어스 트랜지스터의 온/오프를 제어하여 오토 리프레시 모드에서 입력 버퍼를 오프시킴으로써 오토 리프레시 모드에서 불필요하게 소모되는 전류를 줄일 수 있다.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.

도 2는 본 발명에 따른 반도체 소자의 입력 버퍼 온/오프 제어 방식을 개념적으로 나타낸 블럭 다이어그램이다.

도 2를 참조하면, 본 발명에 따른 반도체 소자에는 오토 리프레시 신호(Aref)를 입력 받아 오토 리프레시 커맨드 사이클(tREF) 만큼의 액티브 상태를 유지하는 오토 리프레시 구간 신호(Aref_cycle)를 출력하는 오토 리프레시 구간 신호 발생부(20)와, 오토 리프레시 구간 신호(Aref_cycle)에 제어 받아 온/오프 되는 다수의 입력 버퍼(22)가 구비된다.

도 3은 오토 리프레시 신호(Aref)와 오토 리프레시 구간 신호(Aref_cycle)의 타이밍 다이어그램으로, 오토 리프레시 구간 신호(Aref_cycle)는 오토 리프레시 신호(Aref)를 받아서 오토 리프레시 커맨드 사이클(tREF) 만큼의 하이 레벨 구간을 가짐을 확인할 수 있다.

도 4는 본 발명의 일 실시예에 따른 차동증폭형 입력 버퍼의 회로 구성도이다.

도 4를 참조하면, 본 실시예에 따른 차동증폭형 입력 버퍼 역시 크게 기준전압(VREF) 및 입력신호(IN)를 비교하기 위한 차동증폭부와, 내부 버퍼인 인버터(I1)로 구성된다.

차동증폭부는 기준전압(VREF)을 게이트 입력으로 하는 입력 NMOS 트랜지스터(M13)와, 입력신호(IN)를 게이트 입력으로 하는 입력 NMOS 트랜지스터(M12)와, 공급전원(Vdd)과 입력 NMOS 트랜지스터(M12, M13) 사이에 각각 접속되어 전류 미러를 형성하는 로드 PMOS 트랜지스터(M14, M15), 접지전원(Vss)과 입력 트랜지스터(M12, M13) 사이에 공통으로 접속되며, 인버터(I2)를 통해 반전된 오토 리프레시 구간 신호(Aref_cycle)를 게이트 입력으로 하는 바이어스 NMOS 트랜지스터(M11)와, 공급전원(Vdd)과 입력 NMOS 트랜지스터(M12, M13) 사이에 로드 PMOS 트랜지스터(M14, M15)와 각각 병렬로 접속되며, 인버터(I2)를 통해 반전된 오토 리프레시 구간 신호(Aref_cycle)를 게이트 입력으로 하는 PMOS 트랜지스터(M16, M17)를 구비한다.

즉, 본 실시예에 따른 차동증폭형 입력 버퍼는 전술한 도 1의 종래기술의 입력 버퍼와 기본적으로 유사한 형태를 가지며, 다만 바이어스 NMOS 트랜지스터(M11)의 게이트 입력으로 기존의 전원전위 전압(VDD)을 대신하여 오토 리프레시 구간 신호(Aref_cycle)를 사용한 것과, 오토 리프레시 구간 신호(Aref_cycle)를 게이트 입력으로 하는 두 개의 PMOS 트랜지스터(M16, M17)를 추가한 점이 다르다.

이하, 상기 도 4의 회로의 동작을 살펴본다.

우선, 노말 모드에서는 오토 리프레시 구간 신호(Aref_cycle)가 논리레벨 로우 상태이므로, 바이어스 NMOS 트랜지스터(M11)는 턴온 되고, PMOS 트랜지스터(M16, M17)는 턴오프 되어 입력 버퍼는 기존과 동일하게 동작하게 된다.

한편, 오토 리프레시 커맨드가 인가되어 오토 리프레시 모드로 진입한 경우, 오토 리프레시 구간 신호(Aref_cycle)가 논리레벨 하이가 되므로, 바이어스 NMOS 트랜지스터(M11)는 오프 상태가 되고, PMOS 트랜지스터(M16, M17)에 의해 입력 버퍼의 출력단이 프리차지 상태를 유지하게 된다. 즉, 오토 리프레시 구간 신호(Aref_cycle)가 논리레벨 하이 상태를 유지하는 오토 리프레시 커맨드 주기(tRAS) 동안 입력 버퍼가 디스에이블 되어, 오토 리프레시 모드에서의 전류 소모를 억제할 수 있다.

오토 리프레시 모드에서는 tRAS 동안 어떠한 입력도 불법으로 처리되므로, 전술한 본 발명에서와 같이 리프레시 시작을 기준으로 tRAS 동안에는 입력 버퍼를 오프시킬 수 있도록 하면 오토 리프레시 동작시 불필요한 전류 소모를 억제할 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

예컨대, 전술한 실시예에서는 공급전원 측에 전류 미러가 제공되고 접지전원측에 바이어스 트랜지스터가 제공되는 경우(NMOS 타입)를 일례로 들어 설명하였으나, 이와 반대로 접지전원 측에 전류 미러가 제공되고 공급전원 측에 바이어스 트랜지스터가 제공되는 경우(PMOS 타입)에도 본 발명은 적용된다.

전술한 본 발명은 차동증폭형 입력 버퍼에서 발생하는 불필요한 전류 소모를 억제하는 효과가 있으며, 이로 인하여 반도체 소자의 전력 소모를 크게 줄일 수 있다.

도 1은 종래기술에 따른 차동증폭형 입력 버퍼의 회로도.

도 2는 본 발명에 따른 반도체 소자의 입력 버퍼 온/오프 제어 방식을 개념적으로 나타낸 블럭 다이어그램.

도 3은 오토 리프레시 신호(Aref)와 오토 리프레시 구간 신호(Aref_cycle)의 타이밍 다이어그램.

도 4는 본 발명의 일 실시예에 따른 차동증폭형 입력 버퍼의 회로 구성도.

* 도면의 주요 부분에 대한 부호의 설명

20 : 오토 리프레시 구간 신호 발생부

22 : 입력 버퍼

Aref_cycle : 오토 리프레시 구간 신호

Claims (4)

1. 삭제
2. 삭제
3. 삭제
4. 반도체 소자의 차동증폭형 입력 버퍼에 있어서,

   기준전압과 입력신호를 입력받는 차동입력 수단;

   상기 차동입력 수단과 제1 전원 사이에 접속되는 전류 미러링 수단; 및

   상기 차동입력 수단과 제2 전원 사이에 접속되며, 오토 리프레시 구간 신호 - 오토 리프레시 시작 후 오토 리프레시 커맨드 사이클(tREF) 만큼의 액티브 상태를 유지하는 신호임 - 에 응답하여 바이어스 전류를 제공하는 바이어싱 수단

   을 구비하는 반도체 소자의 차동증폭형 입력 버퍼.