KR100517482B1 - 곱셈 코드에 대한 동시 행/열 신드롬 발생기 - Google Patents
곱셈 코드에 대한 동시 행/열 신드롬 발생기 Download PDFInfo
- Publication number
- KR100517482B1 KR100517482B1 KR10-2000-7000623A KR20007000623A KR100517482B1 KR 100517482 B1 KR100517482 B1 KR 100517482B1 KR 20007000623 A KR20007000623 A KR 20007000623A KR 100517482 B1 KR100517482 B1 KR 100517482B1
- Authority
- KR
- South Korea
- Prior art keywords
- syndrome
- error
- codewords
- buffer
- codeword
- Prior art date
Links
- 208000011580 syndromic disease Diseases 0.000 title claims abstract description 293
- 239000000872 buffer Substances 0.000 claims abstract description 112
- 238000012937 correction Methods 0.000 claims abstract description 112
- 238000012545 processing Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 40
- 230000006854 communication Effects 0.000 description 12
- 238000004891 communication Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 230000003252 repetitive effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Signal Processing (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Description
Claims (30)
- 제 2 세트의 코드워드와 교차하는 제 1 세트의 코드워드를 포함하는 다차원 코드 형태로 저장 매체(6)에 기록된 디지털 데이터에서 에러를 정정하기 위한 에러 정정 프로세서(8)로서,(a) 상기 저장 매체(6)로부터 판독된 상기 디지털 데이터를 저장하기 위한 데이터 버퍼(2)와,(b) 상기 제 1 세트의 코드워드와 관련된 제 1 에러 신드롬(syndromes)을 저장하기 위한 제 1 신드롬 버퍼(12)와,(c) 상기 제 1 및 제 2 세트의 코드워드에 대한 상기 제 1 에러 신드롬과 제 2 에러 신드롬을 각각 동시에 생성하기 위하여, 상기 데이터 버퍼(2)에 저장된 상기 디지털 데이터와 상기 제 1 신드롬 버퍼(12)에 저장된 상기 제 1 에러 신드롬에 응답하는 신드롬 생성기(14)와,(d) 상기 데이터 버퍼(2)에 저장된 상기 디지털 데이터를 정정하기 위하여, 상기 제 1 및 제 2 에러 신드롬에 응답하는, 에러 정정기(8)를 포함하되,상기 신드롬 생성기(14)는, 제 2 에러 신드롬을 생성할 때, 제 2 세트의 코드워드의 연속 심벌을 처리하고,상기 신드롬 생성기(14)는, 제 1 세트의 코드워드의 심벌과 교차하는 상기 제 2 세트의 코드워드의 상기 심벌을 사용하여, 상기 제 1 신드롬 버퍼(12)에 저장된 제 1 에러 신드롬을 갱신하고,상기 에러 정정기(8)는, 상기 제 2 세트의 코드워드 내의 심벌을 정정하기 위하여 제 2 에러 신드롬에 따라 에러 정정 값을 생성하고,상기 신드롬 생성기(14)는, 상기 에러 정정 값을 사용하여 상기 제 1 신드롬 버퍼(12) 내에 저장된 상기 제 1 에러 신드롬을 갱신하고,상기 에러 정정 값은, 상기 신드롬 생성기(14)가 현재의 제 2 세트의 코드워드에 대한 에러 신드롬을 생성하는 동안 정정되는 이전의 제 2 세트의 코드워드에 대응하는, 에러 정정 프로세서.
- 제 1항에 있어서, 상기 신드롬 생성기(14)는 상기 제 1 및 제 2 세트의 코드워드의 교차 심벌의 위치에 의해 상기 제 1 신드롬 버퍼를 주소 지정하는, 에러 정정 프로세서.
- 제 1항에 있어서, 상기 신드롬 생성기(14)는, 상기 이전 및 현재의 제 2 세트의 코드워드 사이의 옵셋을 반영하기 위하여, 상기 에러 정정 값을 상수로 곱하는, 에러 정정 프로세서.
- 제 1항에 있어서, 상기 신드롬 생성기(14)는, 제 2 세트의 코드워드의 데이터 심벌을 생성 다항식(generator polynomial)의 루트(root)로 나눔으로써, 제 2 에러 신드롬을 생성하는, 에러 정정 프로세서.
- 제 4항에 있어서, 상기 신드롬 생성기(14)는 상기 제 2 세트의 코드워드의 데이터 심벌을 상기 생성 다항식의 두 개 이상의 루트에 의해 병렬로 나눗셈하는, 에러 정정 프로세서.
- 제 1항에 있어서, 상기 신드롬 생성기(14)는, 제 2 세트의 코드워드와 교차하는 제 1 세트의 코드워드의 데이터 심벌을 생성 다항식의 루트로 나눔으로써, 상기 제 1 에러 신드롬을 생성하는, 에러 정정 프로세서.
- 제 1항에 있어서, 상기 제 2 세트의 코드워드에 대한 상기 제 2 에러 신드롬을 저장하기 위한 제 2 신드롬 버퍼를 더 포함하는, 에러 정정 프로세서.
- 제 7항에 있어서, 상기 신드롬 생성기(14)는 상기 제 2 세트의 코드워드의 상기 심벌을 사용하여, 상기 제 2 신드롬 버퍼에 저장된 제 2 에러 신드롬을 갱신하는, 에러 정정 프로세서.
- 제 7항에 있어서, (a) 상기 에러 정정기(8)는, 제 1 세트의 코드워드 내의 심벌을 정정하기 위한 제 1 신드롬에 따라, 에러 정정 값을 생성하고,(b) 상기 신드롬 생성기(14)는 상기 에러 정정 값을 사용하여, 상기 제 2 신드롬에 저장된 제 2 에러 신드롬을 갱신하는, 에러 정정 프로세서.
- 제 9항에 있어서, 상기 에러 정정 값을 사용하여 상기 제 2 에러 신드롬을 갱신하기 전에, 상기 신드롬 생성기(8)는, 상기 제 1 세트의 코드워드 내의 상기 정정된 심벌의 위치에 대해 상기 제 2 에러 신드롬을 조정하는, 에러 정정 프로세서.
- 제 2 세트의 코드워드와 교차하는 제 1 세트의 코드워드를 포함하는 다차원 코드 형태로 저장 매체(6)에 기록된 디지털 데이터에서 에러를 정정하는 방법으로서,(a) 상기 저장 매체(6)로부터 판독된 상기 디지털 데이터를 데이터 버퍼(2)에 저장하는 단계와,(b) 상기 제 1 세트의 코드워드와 관련된 제 1 에러 신드롬을 제 1 신드롬 버퍼(12)에 저장하는 단계와,(c) 상기 데이터 버퍼(2)에 저장된 상기 디지털 데이터와 상기 제 1 신드롬 버퍼(12)에 저장된 상기 제 1 에러 신드롬을 사용하여, 상기 제 1 및 제 2 세트의 코드워드에 대한 상기 제 1 에러 신드롬과 제 2 에러 신드롬을 각각 동시에 생성하는 단계(36)와,(d) 상기 제 1 및 제 2 에러 신드롬을 사용하여, 상기 데이터 버퍼(2)에 저장된 상기 디지털 데이터를 정정하는 단계(78, 100 및 102)를 포함하되,상기 제 1 에러 신드롬과 상기 제 2 에러 신드롬을 동시에 생성하는 상기 단계(36)는,제 2 에러 신드롬(50)을 생성하기 위하여 제 2 세트의 코드워드의 연속 심벌을 처리하는 단계와,제 1 세트의 코드워드의 심벌과 교차하는 상기 제 2 세트의 코드워드의 상기 심벌을 사용하여 상기 제 1 신드롬 버퍼(12) 내에 저장된 제 1 에러 신드롬을 갱신하는 단계(52)를 포함하고,상기 데이터 버퍼(2)에 저장된 상기 디지털 데이터를 정정하는 상기 단계(36)는, 상기 제 2 세트의 코드워드 내의 심벌을 정정하기 위한 상기 제 2 에러 신드롬에 따라 에러 정정 값을 생성하는 단계(78)를 포함하고,상기 제 1 신드롬 버퍼(12)에 저장된 상기 제 1 에러 신드롬을 갱신하는 상기 단계(52)는 상기 에러 정정 값(82)을 사용하고,상기 에러 정정 값(78)은, 현재의 제 2 세트의 코드워드에 대한 에러 신드롬을 생성하는 동안 정정되는 이전의 제 2 세트의 코드워드에 대응하는, 디지털 데이터에서 에러를 정정하는 방법.
- 제 11항에 있어서, 상기 제 1 및 제 2 세트의 코드워드의 상기 교차 심벌의 위치에 의해 상기 제 1 신드롬 버퍼(12)를 어드레스 지정하는 단계(52)를 더 포함하는, 디지털 데이터에서 에러를 정정하는 방법.
- 제 11항에 있어서, 상기 제 1 에러 신드롬을 갱신하는 상기 단계(52)는, 상기 이전 및 현재의 제 2 세트의 코드워드 사이의 옵셋을 반영하기 위하여, 상기 에러 정정 값을 상수로 곱하는 단계를 포함하는, 디지털 데이터에서 에러를 정정하는 방법.
- 제 11항에 있어서, 상기 제 2 에러 신드롬을 생성하는 상기 단계(36)는, 제 2 세트의 코드워드의 데이터 심벌을 생성 다항식의 루트로 나누는 단계를 포함하는, 디지털 데이터에서 에러를 정정하는 방법.
- 제 14항에 있어서, 상기 나누는 단계는, 상기 제 2 세트의 코드워드의 데이터 심벌을 상기 생성 다항식의 두 개 이상의 루트로 병렬로 나누는 단계를 포함하는, 디지털 데이터에서 에러를 정정하는 방법.
- 제 11항에 있어서, 상기 제 1 에러 신드롬을 생성하는 상기 단계는, 제 2 세트의 코드워드와 교차하는 제 1 세트의 코드워드의 데이터 심벌을 생성 다항식의 루트로 나누는 단계를 포함하는, 디지털 데이터에서 에러를 정정하는 방법.
- 제 11항에 있어서, 상기 제 1 에러 신드롬과 상기 제 2 에러 신드롬을 동시에 생성하는 상기 단계(36)는, 상기 제 2 세트의 코드워드에 대한 상기 제 2 에러 신드롬을 제 2 신드롬 버퍼에 저장하는 단계를 포함하는, 디지털 데이터에서 에러를 정정하는 방법.
- 제 17항에 있어서, 상기 제 1 에러 신드롬과 상기 제 2 에러 신드롬을 동시에 생성하는 상기 단계(36)는, 제 1 세트의 코드워드의 상기 심벌과 교차하는 상기 제 2 세트의 코드워드의 상기 심벌을 사용하여 상기 제 2 신드롬 버퍼에 저장된 제 2 에러 신드롬을 갱신하는 단계를 포함하는, 디지털 데이터에서 에러를 정정하는 방법.
- 제 18항에 있어서, (i) 상기 데이터 버퍼(2)에 저장된 상기 디지털 데이터를 정정하는 상기 단계(d)는, 제 1 세트의 코드워드 내의 심벌을 정정하기 위한 제 1 신드롬에 따라 에러 정정 값을 생성하는 단계를 포함하고,(ii) 상기 제 2 신드롬 버퍼에 저장된 상기 제 2 에러 신드롬을 갱신하는 상기 단계는 상기 에러 정정 값을 사용하는, 디지털 데이터에서 에러를 정정하는 방법.
- 제 19항에 있어서, 상기 에러 정정 값을 사용하여 상기 제 2 에러 신드롬을 갱신하는 상기 단계(ii) 이전에, 상기 제 2 에러 신드롬을 상기 제 1 세트의 코드워드 내의 상기 정정된 심벌의 위치에 대해 조정하는, 디지털 데이터에서 에러를 정정하는 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/898,774 US5974580A (en) | 1997-07-23 | 1997-07-23 | Concurrent row/column syndrome generator for a product code |
US8/898,774 | 1997-07-23 | ||
US08/898,774 | 1997-07-23 | ||
PCT/US1998/015091 WO1999005793A1 (en) | 1997-07-23 | 1998-07-21 | Concurrent row/column syndrome generator for a product code |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010022054A KR20010022054A (ko) | 2001-03-15 |
KR100517482B1 true KR100517482B1 (ko) | 2005-09-28 |
Family
ID=25410024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-7000623A KR100517482B1 (ko) | 1997-07-23 | 1998-07-21 | 곱셈 코드에 대한 동시 행/열 신드롬 발생기 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5974580A (ko) |
EP (1) | EP0998791B1 (ko) |
JP (2) | JP4102546B2 (ko) |
KR (1) | KR100517482B1 (ko) |
AU (1) | AU8504798A (ko) |
DE (1) | DE69805803D1 (ko) |
WO (1) | WO1999005793A1 (ko) |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3340933B2 (ja) * | 1997-02-15 | 2002-11-05 | 東芝デジタルメディアエンジニアリング株式会社 | 誤り訂正方法及びdvd再生装置 |
US6457156B1 (en) * | 1998-01-29 | 2002-09-24 | Adaptec, Inc. | Error correction method |
US6047395A (en) * | 1998-01-30 | 2000-04-04 | Cirrus Logic, Inc. | Error correction processor for correcting a multi-dimensional code by generating an erasure polynomial over one dimension for correcting multiple codewords in another dimension |
US6332206B1 (en) * | 1998-02-25 | 2001-12-18 | Matsushita Electrical Industrial Co., Ltd. | High-speed error correcting apparatus with efficient data transfer |
US6370671B1 (en) * | 1998-06-18 | 2002-04-09 | Globespan, Inc. | Configurable decoder and method for decoding a reed-solomon codeword |
CN1286275C (zh) * | 1999-11-24 | 2006-11-22 | 三洋电机株式会社 | 纠错装置 |
US6772385B2 (en) | 2000-01-31 | 2004-08-03 | Sanyo Electric Co., Ltd. | Error-correcting device and decoder enabling fast error correction with reduced circuit scale |
US7458007B2 (en) * | 2000-02-18 | 2008-11-25 | Texas Instruments Incorporated | Error correction structures and methods |
US7240204B1 (en) * | 2000-03-31 | 2007-07-03 | State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University | Scalable and unified multiplication methods and apparatus |
US6651208B1 (en) * | 2000-04-04 | 2003-11-18 | Mosel Vitelic Corporation | Method and system for multiple column syndrome generation |
US6694476B1 (en) | 2000-06-02 | 2004-02-17 | Vitesse Semiconductor Corporation | Reed-solomon encoder and decoder |
US6738942B1 (en) * | 2000-06-02 | 2004-05-18 | Vitesse Semiconductor Corporation | Product code based forward error correction system |
US7159164B1 (en) * | 2000-06-05 | 2007-01-02 | Qualcomm Incorporated | Method and apparatus for recovery of particular bits of a frame |
US6983413B2 (en) * | 2000-12-12 | 2006-01-03 | Kabushiki Kaisha Toshiba | Data processing method using error-correcting code and an apparatus using the same method |
US6910174B2 (en) * | 2001-06-01 | 2005-06-21 | Dphi Acquisitions, Inc. | Error correction code block format |
EP1293978A1 (en) * | 2001-09-10 | 2003-03-19 | STMicroelectronics S.r.l. | Coding/decoding process and device, for instance for disk drives |
US20030061558A1 (en) * | 2001-09-25 | 2003-03-27 | Fackenthal Richard E. | Double error correcting code system |
FR2834146A1 (fr) | 2001-12-20 | 2003-06-27 | St Microelectronics Sa | Turbo-decodeur compact a haute efficacite |
US7266750B1 (en) | 2002-07-10 | 2007-09-04 | Maxtor Corporation | Error recovery strategies for iterative decoders |
US20040163030A1 (en) * | 2003-02-13 | 2004-08-19 | International Business Machines Corporation | Iterative error correcting system |
US8832523B2 (en) * | 2006-03-03 | 2014-09-09 | Ternarylogic Llc | Multi-state symbol error correction in matrix based codes |
EP1569348A1 (en) * | 2004-02-13 | 2005-08-31 | Alcatel | Iterative multidimensional decoding |
DE102004036383B4 (de) * | 2004-07-27 | 2006-06-14 | Siemens Ag | Codier-und Decodierverfahren , sowie Codier- und Decodiervorrichtungen |
US7600177B2 (en) * | 2005-02-08 | 2009-10-06 | Lsi Corporation | Delta syndrome based iterative Reed-Solomon product code decoder |
US7653862B2 (en) * | 2005-06-15 | 2010-01-26 | Hitachi Global Storage Technologies Netherlands B.V. | Error detection and correction for encoded data |
US7774676B2 (en) * | 2005-06-16 | 2010-08-10 | Mediatek Inc. | Methods and apparatuses for generating error correction codes |
US7430701B2 (en) * | 2005-06-16 | 2008-09-30 | Mediatek Incorporation | Methods and systems for generating error correction codes |
US20070067702A1 (en) * | 2005-09-05 | 2007-03-22 | Kuo-Lung Chien | Method and apparatus for syndrome generation |
US7624330B2 (en) * | 2005-12-12 | 2009-11-24 | Lsi Corporation | Unified memory architecture for recording applications |
US7743311B2 (en) * | 2006-01-26 | 2010-06-22 | Hitachi Global Storage Technologies Netherlands, B.V. | Combined encoder/syndrome generator with reduced delay |
US7823049B2 (en) * | 2006-03-15 | 2010-10-26 | Mediatek Inc. | Methods and apparatuses for generating parity symbols for data block |
US20070260961A1 (en) * | 2006-04-21 | 2007-11-08 | Kuo-Lung Chien | Error correction system and related method thereof |
US20070260963A1 (en) * | 2006-04-21 | 2007-11-08 | Kuo-Lung Chien | Error correction system and related method thereof |
US20070260960A1 (en) * | 2006-04-21 | 2007-11-08 | Kuo-Lung Chien | Error correction system and related method thereof |
US9203436B2 (en) * | 2006-07-12 | 2015-12-01 | Ternarylogic Llc | Error correction in multi-valued (p,k) codes |
US7894289B2 (en) * | 2006-10-11 | 2011-02-22 | Micron Technology, Inc. | Memory system and method using partial ECC to achieve low power refresh and fast access to data |
US8196004B1 (en) | 2007-03-27 | 2012-06-05 | Marvell International Ltd. | Fast erasure decoding for product code columns |
US8245117B1 (en) * | 2008-12-23 | 2012-08-14 | Link—A—Media Devices Corporation | Low complexity chien search in chase-type decoding of reed-solomon codes |
US8762818B1 (en) * | 2009-03-05 | 2014-06-24 | Marvell International Ltd. | System and methods for performing decoding error detection in a storage device |
JP5544773B2 (ja) * | 2009-07-22 | 2014-07-09 | ソニー株式会社 | エラー訂正装置、エラー訂正装置のメモリの制御方法および光ディスク記録再生装置 |
US8924814B2 (en) | 2012-08-28 | 2014-12-30 | Seagate Technology Llc | Write management using partial parity codes |
KR101512361B1 (ko) * | 2013-10-16 | 2015-04-15 | 한국과학기술원 | 연접 비씨에이치 디코더 및 연접 비씨에이치 디코딩 방법 |
US9286159B2 (en) * | 2013-11-06 | 2016-03-15 | HGST Netherlands B.V. | Track-band squeezed-sector error correction in magnetic data storage devices |
US9413392B1 (en) | 2015-12-14 | 2016-08-09 | International Business Machines Corporation | Post-decoding error check with diagnostics for product codes |
JP2020195007A (ja) * | 2019-05-24 | 2020-12-03 | キオクシア株式会社 | メモリシステム |
KR20220080589A (ko) * | 2020-12-07 | 2022-06-14 | 삼성전자주식회사 | Ecc 디코딩을 수행하는 ecc 엔진, 이의 동작 방법 및 ecc 엔진을 포함하는 스토리지 장치 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8601446A (nl) * | 1986-06-05 | 1988-01-04 | Philips Nv | Werkwijze en inrichting voor het dekoderen van een blok kodesymbolen dat op twee manieren verdeeld is over kodewoorden die elk door een minimum-afstandssepareerbare kode beschermd zijn. |
US5068855A (en) * | 1988-07-18 | 1991-11-26 | Canon Kabushiki Kaisha | Error correcting method and apparatus |
JP3137119B2 (ja) * | 1989-06-07 | 2001-02-19 | キヤノン株式会社 | 誤り訂正装置 |
JPH04222029A (ja) * | 1990-12-21 | 1992-08-12 | Sony Corp | エラー訂正方法 |
US5412667A (en) * | 1993-07-08 | 1995-05-02 | Commodore Electronics Limited | Decoder for cross interleaved error correcting encoded data |
US5602857A (en) * | 1993-09-21 | 1997-02-11 | Cirrus Logic, Inc. | Error correction method and apparatus |
WO1995012850A1 (en) * | 1993-11-04 | 1995-05-11 | Cirrus Logic, Inc. | Reed-solomon decoder |
FR2712760B1 (fr) * | 1993-11-19 | 1996-01-26 | France Telecom | Procédé pour transmettre des bits d'information en appliquant des codes en blocs concaténés. |
US5592498A (en) * | 1994-09-16 | 1997-01-07 | Cirrus Logic, Inc. | CRC/EDC checker system |
US5696927A (en) * | 1995-12-21 | 1997-12-09 | Advanced Micro Devices, Inc. | Memory paging system and method including compressed page mapping hierarchy |
US5802080A (en) * | 1996-03-28 | 1998-09-01 | Seagate Technology, Inc. | CRC checking using a CRC generator in a multi-port design |
FR2751810B1 (fr) * | 1996-07-23 | 1998-10-23 | Sgs Thomson Microelectronics | Systeme de correction d'erreurs dans des trames de donnees ayant des codes de parite horizontaux et verticaux |
US5844920A (en) * | 1996-11-07 | 1998-12-01 | Cirrus Logic, Inc. | Thermal asperity compensation using multiple sync marks for retroactive and split segment data synchronization in a magnetic disk storage system |
US5844911A (en) * | 1996-12-12 | 1998-12-01 | Cirrus Logic, Inc. | Disc storage system with spare sectors dispersed at a regular interval around a data track to reduced access latency |
-
1997
- 1997-07-23 US US08/898,774 patent/US5974580A/en not_active Expired - Lifetime
-
1998
- 1998-07-21 EP EP98935888A patent/EP0998791B1/en not_active Expired - Lifetime
- 1998-07-21 KR KR10-2000-7000623A patent/KR100517482B1/ko not_active IP Right Cessation
- 1998-07-21 AU AU85047/98A patent/AU8504798A/en not_active Abandoned
- 1998-07-21 WO PCT/US1998/015091 patent/WO1999005793A1/en active IP Right Grant
- 1998-07-21 DE DE69805803T patent/DE69805803D1/de not_active Expired - Lifetime
- 1998-07-21 JP JP2000504660A patent/JP4102546B2/ja not_active Expired - Lifetime
-
2007
- 2007-12-20 JP JP2007329363A patent/JP2008148334A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
KR20010022054A (ko) | 2001-03-15 |
EP0998791A1 (en) | 2000-05-10 |
EP0998791B1 (en) | 2002-06-05 |
DE69805803D1 (de) | 2002-07-11 |
JP2008148334A (ja) | 2008-06-26 |
US5974580A (en) | 1999-10-26 |
JP4102546B2 (ja) | 2008-06-18 |
AU8504798A (en) | 1999-02-16 |
WO1999005793A1 (en) | 1999-02-04 |
JP2001511615A (ja) | 2001-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100517482B1 (ko) | 곱셈 코드에 대한 동시 행/열 신드롬 발생기 | |
KR100562832B1 (ko) | 랜덤화된데이터내의에러를정정하기위한에러정정처리기및그방법 | |
US6047395A (en) | Error correction processor for correcting a multi-dimensional code by generating an erasure polynomial over one dimension for correcting multiple codewords in another dimension | |
KR100573356B1 (ko) | 코드워드데이터를저장하기위한데이터버퍼와에러신드롬을저장하기위한신드롬버퍼를사용하는ecc시스템 | |
US6272659B1 (en) | Error correction code processor employing adjustable correction power for miscorrection minimization | |
US5991911A (en) | Concurrent generation of ECC error syndromes and CRC validation syndromes in a DVD storage device | |
US4881232A (en) | Method and apparatus for error correction | |
KR100415136B1 (ko) | 에러정정방법,에러정정장치,데이터판독장치,및데이터맵핑방법 | |
US6003151A (en) | Error correction and detection system for mass storage controller | |
JP2007087529A (ja) | 信号復号装置、信号復号方法、および記憶システム | |
US6772385B2 (en) | Error-correcting device and decoder enabling fast error correction with reduced circuit scale | |
JP3071828B2 (ja) | 誤り訂正積符号ブロックを生成するためのデータ処理方法と該データを記録媒体に記録するためのデータ処理方法及び該データの処理装置 | |
US8625220B2 (en) | Constrained on-the-fly interleaver address generator circuits, systems, and methods | |
US7127660B2 (en) | Method, apparatus and program storage device for correcting a burst of errors together with a random error using shortened cyclic codes | |
KR19990029163A (ko) | 데이터의 에러 정정 방법 및 에러 정정 장치 | |
US7131052B2 (en) | Algebraic decoder and method for correcting an arbitrary mixture of burst and random errors | |
US20100241922A1 (en) | Error correction circuit and data storage device | |
JP3992443B2 (ja) | 符号化方法、復号方法、符号化回路、復号回路、記憶装置、記憶媒体、通信装置 | |
KR100691065B1 (ko) | 고밀도 광 기록매체에서의 데이터 에러정정 코드생성방법과 이에 의한 에러 정정 방법, 그리고 그 장치 | |
JP3609714B2 (ja) | 誤り訂正装置 | |
KR100606521B1 (ko) | 고밀도 광 기록매체에서의 데이터 에러정정 코드 생성방법및 장치 | |
JPH0824269B2 (ja) | 誤り訂正方法 | |
JPH10154941A (ja) | 誤り訂正回路 | |
GB2324445A (en) | Optical disc error detection/correction during readout | |
JPS63298776A (ja) | エラ−訂正処理方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120906 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130910 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140905 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150904 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160908 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170911 Year of fee payment: 13 |
|
EXPY | Expiration of term |