KR100511916B1 - 반도체소자의 절연막 크랙 억제방법 - Google Patents

반도체소자의 절연막 크랙 억제방법 Download PDF

Info

Publication number
KR100511916B1
KR100511916B1 KR10-2003-0031136A KR20030031136A KR100511916B1 KR 100511916 B1 KR100511916 B1 KR 100511916B1 KR 20030031136 A KR20030031136 A KR 20030031136A KR 100511916 B1 KR100511916 B1 KR 100511916B1
Authority
KR
South Korea
Prior art keywords
film
hdp
stress
metal wiring
thickness
Prior art date
Application number
KR10-2003-0031136A
Other languages
English (en)
Other versions
KR20040098840A (ko
Inventor
김정근
구자춘
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0031136A priority Critical patent/KR100511916B1/ko
Publication of KR20040098840A publication Critical patent/KR20040098840A/ko
Application granted granted Critical
Publication of KR100511916B1 publication Critical patent/KR100511916B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 절연막 크랙 억제방법을 개시한다. 개시된 발명의 방법은, 반도체기판 상에 일정간격을 두고 다수의 금속배선을 형성하는 단계; 상기 금속배선 상에 응력완화막을 형성하는 단계; 상기 응력완화막이 형성된 금속배선에 대해 응력완화 열처리를 진행하는 단계; 및 상기 금속배선 상단 모서리부에서의 균열 발생이 억제되도록 기판 결과물 상에 HDP막을 11,300Å 이상의 두께로 증착하는 단계;를 포함하는 것을 특징으로 한다.

Description

반도체소자의 절연막 크랙 억제방법{Method for controlling insulating layer crack of semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 HDP막의 응력 및 모서리부의 증착두께를 조절하여 크랙(crack)을 억제하는 반도체소자의 절연막 크랙 억제방법에 관한 것이다.
현재 다층 금속배선 형성방법은 금속배선(예를들어 Al)을 형성한후 전체 구조의 상면에 절연막으로 SOG 또는 HDP를 사용하고 있다.
디램에서의 이와 같은 공정으로는 하부배선 레벨의 층간절연막과 상부배선 레벨의 보호막 형성공정 등이 있다.
그런데, 열처리시에 금속과 산화막 간의 열팽창도 차이로 인한 열응력 발생은 불가피하다. 특히, 금속의 경우 절연막보다 열팽창도가 수십배 이상이다.
이 같은 열응력을 절연막의 약한 지점(weak point) 에서의 크랙을 유발하게 된다.
또한, 열처리는 일반적으로 430∼450℃ 온도에서 20∼30분 정도를 행하게 되는데, 이 같은 아닐링 조건은 배선용 Al을 사용하는 경우 Al의 용융온도가 660℃이므로 2/3 Tm 정도의 고온이므로 액체거동을 유발하게 된다.
따라서, 아닐링시에 배선용 Al이 액상거동을 보이게 되는데, 도 1에서와 같이, 이때 발생하는 열응력으로 인한 HDP 크랙을 통한 Al의 브릿지 불량(bridge fail)이 발생하여 수율이 감소된다.
이러한 HDP 크랙(crack)에 발생하는 원인들에 대해 첨부된 도면을 참조하여 설명하면 다음과 같다.
먼저 금속과 절연막이 존재하는 경우, 열처리시에 열팽창 차이로 인한 열응력 발생은 불가피하며, 이때 HDP가 받는 응력의 정도는 -3.5 E11 dyn/cm2 정도의 압축응력이 발생된다. 특히, 금속배선 모서리 지역에서는 응력집중이 발생하여 일반적으로 다루는 박막 응력 레벨 (∼E9)의 수백배의 응력이 발생하게 된다. 여기서, 금속에 의해 HDP이 받는 응력을 식(1)으로 나타내면 다음과 같다.
σHDD = [E/(1-v)Al(αHDP - αAl)dT = -3.5 dyn/cm2 - - - - - (1)
여기서, σHDD = 금속에 의하여 HDP막이 받는 응력이고, EAl = Al의 탄성계수 6E 11dyn/cm2이며, VAl = Al의 포이즌 비율(poission's ratio) 0.3, αHDP(10ppm/K) 및 αHDP(0.55ppm/K) = Al과 HDP막의 열팽창도이며, dT = 상온과 열처리시의 온도차 425 K이다.
한편, 온도에 따른 Al, HDP, 질화막의 응력 히스테리시스(stress hysteresis)를 도 2a 내지 도 2c를 참조하여 설명하면 다음과 같다.
Al 박막의 경우, 도 2a에 도시된 바와같이, 증착상태에서는 인장응력이지만, 온도가 증가됨에 따라 열팽창도가 크기 때문에 압축응력을 보이다가 냉각시에 다시 인장응력으로 변화된다.
또한, HDP 박막의 경우, 도 2b에 도시된 바와같이, 증착상태에서는 압축응력이며, 온도가 증가됨에 따라 인장응력 방향으로 변화되나, 여전히 압축응력을 나타낸다. 냉각시에 다시 압축응력의 크기는 증가된다.
그리고, 질화막의 경우, 도 2c에 도시된 바와같이, 증착상태에서는 압축응력이며, 온도가 증가됨에 따라 인장응력으로 변화되며, 냉각(cooling)시는 응력이 거의 없는 상태가 된다.
이러한 응력 히스테리시스 결과를 토대로 열처리시에 Al과 HDP막에서 각각 발생하는 응력의 상태를 도 3a 내지 도 3c를 참조하여 설명하면 다음과 같다.
여기서, 화살표 방향은 막이 가고 싶어 하는 방향을 나타내며, 화살표 길이는 응력 크기를 나타낸다.
도 3a 및 도 3c에 도시된 바와 같이, 상온과 냉각시에는 금속막(11, 인장응력)과 HDP막(13, 압축응력)간의 응력방향이 서로 반대로 작용하여 응력완화 효과를 가져올 수 있으나, 도 3b에 도시된 열처리시에는 금속의 응력이 압축응력으로 작용하므로 Al, HDP, 질화막 모두 압축 응력을 나타내게 되어 매우 높은 응력이 발생하게 된다. 따라서, 열처리단계에서 금속배선의 상부 모서리지역에서의 HDP막의 크랙(crack)이 발생된다.
또한, 위에서 언급한 바와같이, 약 450℃ 정도의 온도면 Al이 액체거동을 보이게 되므로써 도 1에서와 같이 HDP크랙을 통한 Al 배선 브릿지를 유발하게 된다.
따라서, 본 발명은 상기한 바와 같은 종래기술의 제반 문제점을 해결하기 위해 안출한 것으로서, HDP막의 응력 및 두께를 조절하여 크랙을 억제할 수 있는 반도체소자의 절연막 크랙 억제방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 반도체기판 상에 일정간격을 두고 다수의 금속배선을 형성하는 단계; 상기 금속배선 상에 응력완화막을 형성하는 단계; 상기 응력완화막이 형성된 금속배선에 대해 응력완화 열처리를 진행하는 단계; 및 상기 금속배선 상단 모서리부에서의 균열 발생이 억제되도록 기판 결과물 상에 HDP막을 11,300Å 이상의 두께로 증착하는 단계;를 포함하는 반도체소자의 절연막 크랙 억제방법을 제공한다.
삭제
삭제
(실시예)
이하, 본 발명에 따른 반도체소자 제조시의 크랙 억제방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 4는 본 발명에 따른 반도체소자의 절연막 크랙 억제방법에 있어서의 금속막과 HDP막 및 질화막에서의 응력 현상이 나타난 소자 단면도이다.
도 5은 본 발명에 따른 HDP막의 응력/모서리부간 증착 두께비에 따른 크랙 억제값을 비교한 그래프이다.
도 6은 본 발명에 따른 HDP두께에 따른 크랙의 변화를 나타낸 것이고, 도 7은 HDP 응력에 따른 크랙의 변화를 나타낸 그래프이다.
본 발명에 따른 반도체소자의 절연막 크랙 억제방법은, 도 4에 도시된 바와같이, 기존의 경우(도 3b 참조)에 가열시의 응력상태가 금속막 및 HDP막 모두 압축응력이 발생되기 때문에 막의 응력상태를 변화시키는, 예를들어 압축→인장으로 변화시키거나 완화시키는 방법을 제안한다.
또한, 본 발명에 따른 반도체소자의 절연막 크랙 억제방법은, 균열취약 부위, 즉, 금속배선 상단 모서리부(metal line top corner)의 HDP막 두께를 증가시키므로써 종래와 동일한 응력이 가해지더라도 이 부위에서 균열 발생을 억제하는 방법을 제안한다.
본 발명은, 도 4에 도시된 바와같이, 반도체기판(도시안됨) 상에 일정간격을 두고 다수의 금속배선(31)을 형성한 후, 상기 다수의 금속배선(31)을 포함한 반도체기판 상에 HDP막(33)을 형성하고, 이어서, 상기 HDP막(33) 상에 보호막으로 질화막(35)을 증착한다. 이때, 상기 HDP막 형성시의 바이어스 파워는 2000∼3000 W로 조절한다.
또한, 상기 HDP막(33)의 형성 전, 금속배선(31) 상에 응력완화막(37)을 형성한다. 이때, 상기 응력완화막(37)의 응력은 -1.0∼+3.0dyn/m2 범위를 갖도록 하며, 그 두께는 100∼1000Å 정도로 한다. 그리고, 상기 응력완화막(37)으로서는 TEOS, SiON, TiCl4 또는 TiN 중에서 어는 하나를 선택하여 사용한다.
한편, 본 발명은 금속배선(31)의 상부 모서리부에 응력집중이 일어나는 것을 방지할 목적으로 상기 금속배선(31)의 상부 모서리부를 라운드지게 형성할 수 있다.
그 다음, 상기 응력완화막(37)이 형성된 금속배선(33)에 대해 열처리 공정을 추가로 진행한다. 이때, 상기 열처리 공정은 300∼420℃의 온도에서 10∼100분 동안 실시하며, 바람직하게는, 350∼400℃의 온도에서 20∼60분 동안 실시한다. 또한, 상기 열처리 공정은 N2, H2 또는 Ar을 단일 또는 혼합하여 사용한다.
그리고, 상기 금속배선(31)은 Al을 사용하여 형성하며, 이때, 상기 Al 내부에 Al2O3, W이 포함되도록 한다. 그리고, 상기 Al2O3 및 W을 포함하는 Al막은 그 증착시에 코-스퍼터링(co-sputter) 방법을 사용하여 2상을 동시에 증착한다.
본 발명에서 제안하는 방법은, 도 4의 "A"인 균열취약 부분, 즉, 금속배선 상부 모서리부의 HDP막의 증착 두께를 증가시키므로써, 이 부위에서의 균열(crack) 발생을 억제할 수 있다.
상기와 같은 조건의 결과를 보면, 도 5의 "B"에서와 같이, 크랙 억제에 대한 실험은 HDP막의 응력/모서리부 두께의 절대값이 5.4E14N/m3이하를 만족해야 된다.
또한, 도 6 및 도 7에 도시된 바와같이, HDP 두께가 증가하면서 HDP 응력이 감소할수록 크랙이 감소된다는 것을 알 수 있다. 특히, HDP 두께가 11,300Å 이상으로 증가하거나 응력/증착 두께 비가 1.5E14(N/m3)이하일 때 크랙이 억제됨을 알 수 있다.
한편, 금속막의 열팽창도에 기인한 절연막의 크랙을 억제하는 방법으로 압축응력/인장응력과 같이 반대응력의 스택(stack)을 모든 기술에 가능하다. 즉, 인장/인장/압축을 인장/압축/인장으로 변화시키거나 압축/압축/압축을 압축/인장/압축으로 변화시키는 경우에 가능하다.
이상에서와 같이, 본 발명은 HDP막의 균열취약부위(crack weak point)의 두께를 증가시키므로써 HDP막의 크랙 발생을 방지할 수 있으며, 이에 따라, 상기 크랙을 통한 금속배선간 브릿지 발생을 를 억제할 수 있다. 즉, 패시베이션 크랙(passivation crack)을 통한 Al 브릿지는 HDP막의 두께를 증가시키거나, 응력를 낮추어 주므로써 억제된다. 특히, 응력/금속막의 모서리부(stress/corner)의 두께비가 5.4E14(N/m3)보다 작거나, 응력/증착두께비가 1.5E14(N/m3)보다 작을 때 크랙발생이 억제된다.
따라서, 본 발명은 금속막과 절연막을 사용하여 발생되는 크랙에 대한 억제기술로서 모든 반도체소자에 사용할 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
도 1은 기존의 HDP크랙에 의한 Al배선의 브릿지 양상을 보여 주기 위한 사진,
도 2는 기존의 Al막과 HDP막 및 질화막의 응력 히스테리시스에 대해 나타낸 그래프로서, 도 2a는 Al막의 경우이고, 도 2b는 HDP막의 경우이며, 도 2c는 PE 질화막의 경우,
도 3a 내지 도 3c는 종래기술에 따른 금속막과 HDP막 및 질화막에서의 응력 현상이 나타난 소자의 단면도,
도 4는 본 발명에 따른 반도체소자의 절연막 크랙 억제방법에 있어서의 금속막과 HDP막 및 질화막에서의 응력 현상이 나타난 소자의 단면도,
도 5은 본 발명에 따른 HDP막의 응력/모서리부 두께비에 따른 크랙 억제값을 비교한 그래프,
도 6은 본 발명에 따른 HDP두께에 따른 크랙의 변화를 나타낸 그래프, 도 7은 HDP 응력에 따른 크랙의 변화를 나타낸 그래프.
* 도면의 주요 부분에 대한 부호의 설명 *
31 : 금속배선(Al) 33 : HDP막
35 : 질화막 37 : 응력완화막
A : 금속배선모서리부로부터 HDP막간 두께
B : 최적 영역

Claims (16)

  1. 반도체기판 상에 일정간격을 두고 다수의 금속배선을 형성하는 단계;
    상기 금속배선 상에 응력완화막을 형성하는 단계;
    상기 응력완화막이 형성된 금속배선에 대해 응력완화 열처리를 진행하는 단계; 및
    상기 금속배선 상단 모서리부에서의 균열 발생이 억제되도록 기판 결과물 상에 HDP막을 11,300Å 이상의 두께로 증착하는 단계;를 포함하는 것을 특징으로 하는 반도체소자의 절연막 크랙 억제방법.
  2. 제1항에 있어서, 상기 HDP막 형성시의 바이어스 파워는 2000∼3000 W인 것을 특징으로하는 반도체소자의 절연막 크랙 억제방법.
  3. 삭제
  4. 제1항에 있어서, 상기 응력완화막의 응력은 -1.0∼+3.0 dyn/m2 범위를 가지며, 그 막의 두께는 100∼1000Å인 것을 특징으로 하는 반도체소자의 절연막 크랙 억제방법.
  5. 제1항에 있어서, 상기 응력완화막은 TEOS, SiON, TiCl4 및 TiN로 구성된 그룹으로부터 선택되는 어느 하나로 이루어지는 것을 특징으로 하는 반도체소자의 절연막 크랙 억제방법.
  6. 제1항에 있어서, 상기 금속배선은 라운드지게 형성하는 것을 특징으로하는 반도체소자의 절연막 크랙 억제방법.
  7. 제1항에 있어서, 상기 열처리공정은 300∼420℃온도와 10∼100분동안 실시하는 것을 특징으로하는 반도체소자의 절연막 크랙 억제방법.
  8. 제1항에 있어서, 상기 열처리공정은 N2, H2, Ar을 단일 또는 혼합하여 사용하는 것을 특징으로하는 반도체소자의 절연막 크랙 억제방법.
  9. 제1항에 있어서, 상기 금속배선은 Al을 사용하는 것을 특징으로하는 반도체소자의 절연막 크랙 억제방법.
  10. 제9항에 있어서, 상기 Al을 사용하는 경우 금속배선은 Al2O3, W을 포함하는 것을 특징으로하는 반도체소자의 절연막 크랙 억제방법.
  11. 제10항에 있어서, 상기 Al2O3, W을 포함하는 Al박막 증착시에 코- 스퍼터링 (co-sputter)방법을 사용하여 2상을 동시에 증착하는 것을 특징으로하는 반도체소자의 절연막 크랙 억제방법.
  12. 제1항에 있어서, 상기 HDP막의 응력과 HDP 두께 비가 1.5E14N/m3 이하인 것을 특징으로하는 반도체소자의 절연막 크랙 억제방법.
  13. 삭제
  14. 제1항에 있어서, 상기 HDP막 형성후 질화막을 형성하는 단계를 더 포함하는 것을 특징으로하는 반도체소자의 절연막 크랙 억제방법.
  15. 제14항에 있어서, 상기 질화막과 HDP막 및 금속배선중 서로 인접하는 막간에 반대 응력을 갖는 것을 특징으로하는 반도체소자의 절연막 크랙 억제방법.
  16. 제1항에 있어서, 상기 HDP막의 응력과 금속배선 모서리부로부터의 HDP막 두께 비가 5.4E14N/m3 이하인 것을 특징으로하는 반도체소자의 절연막 크랙 억제방법.
KR10-2003-0031136A 2003-05-16 2003-05-16 반도체소자의 절연막 크랙 억제방법 KR100511916B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0031136A KR100511916B1 (ko) 2003-05-16 2003-05-16 반도체소자의 절연막 크랙 억제방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0031136A KR100511916B1 (ko) 2003-05-16 2003-05-16 반도체소자의 절연막 크랙 억제방법

Publications (2)

Publication Number Publication Date
KR20040098840A KR20040098840A (ko) 2004-11-26
KR100511916B1 true KR100511916B1 (ko) 2005-09-02

Family

ID=37376544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0031136A KR100511916B1 (ko) 2003-05-16 2003-05-16 반도체소자의 절연막 크랙 억제방법

Country Status (1)

Country Link
KR (1) KR100511916B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745360B1 (ko) * 2006-08-30 2007-08-02 동부일렉트로닉스 주식회사 박막들 사이의 부착력 향상 방법

Also Published As

Publication number Publication date
KR20040098840A (ko) 2004-11-26

Similar Documents

Publication Publication Date Title
US6232658B1 (en) Process to prevent stress cracking of dielectric films on semiconductor wafers
US7755197B2 (en) UV blocking and crack protecting passivation layer
US7823260B2 (en) Method for manufacturing metal-insulator-metal capacitor
KR101070761B1 (ko) 힐락-프리 알루미늄층 및 그 형성방법
KR100761361B1 (ko) 반도체 소자 및 그 제조방법
US20060017168A1 (en) Semiconductor devices to reduce stress on a metal interconnect
KR100511916B1 (ko) 반도체소자의 절연막 크랙 억제방법
US20070117387A1 (en) Semiconductor device and manufacturing method thereof
JP5051409B2 (ja) 半導体素子の製造方法
US6657299B2 (en) Semiconductor with a stress reduction layer and manufacturing method therefor
US6827835B2 (en) Method for electroplated metal annealing process
JP3142457B2 (ja) 強誘電体薄膜キャパシタの製造方法
KR100824621B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2008053551A (ja) 半導体装置の製造方法
JP2778414B2 (ja) 装置保護膜の製造方法
US6566263B1 (en) Method of forming an HDP CVD oxide layer over a metal line structure for high aspect ratio design rule
KR101164996B1 (ko) 반도체 소자의 절연층 제조방법
KR100649029B1 (ko) 반도체 소자의 금속배선 형성방법
US20220020637A1 (en) Method for preparing semiconductor structure and semiconductor structure
JPH04177751A (ja) 絶縁膜の形成方法
US20030003732A1 (en) Method of post treatment for a metal line of semiconductor device
JPH0513368A (ja) 半導体装置の製造方法
KR100280429B1 (ko) 반도체소자의확산방지막및그제조방법
US20090166874A1 (en) Semiconductor Device and Method of Fabricating the Same
JPH06224312A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee